JP2906776B2 - Silicon wafer crystal evaluation method - Google Patents
Silicon wafer crystal evaluation methodInfo
- Publication number
- JP2906776B2 JP2906776B2 JP28214791A JP28214791A JP2906776B2 JP 2906776 B2 JP2906776 B2 JP 2906776B2 JP 28214791 A JP28214791 A JP 28214791A JP 28214791 A JP28214791 A JP 28214791A JP 2906776 B2 JP2906776 B2 JP 2906776B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- oxide film
- crystal
- silicon
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に使用する
シリコンウェーハの結晶評価方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for evaluating a crystal of a silicon wafer used for a semiconductor device.
【０００２】[0002]
【従来の技術】従来のシリコンウェーハの結晶評価方法
においては、シリコンウェーハの酸化膜耐圧特性を用い
ることがある。この方法では、まずシリコンウェーハに
熱処理を施して、例えば厚さ１００〜５００Ａ（オング
ストローム）程度の薄い酸化膜をシリコンウェーハの上
部に形成する。次に、この酸化膜上に一定の面積を有す
る多数の電極を形成する。次いで、これらの電極の上面
とシリコンウェーハの下面との間に所定の電圧を印加
し、この酸化膜の絶縁破壊耐圧試験を行う。この試験の
酸化膜破壊の累積故障確率を破壊電界に対してグラフ上
にワイブルプロットし、Ｂモード（３〜８ＭＶ／ｃｍの
領域で破壊する中電界破壊モード）不良率をそのグラフ
から求める。そして、このＢモード不良率：Ｆと、電極
面積：Ｓとに基づいて酸化膜の表面欠陥密度：ρSを、
式ｌｎ（１−Ｆ）＝−ρSＳを用いて求める。この表面
欠陥密度の値をシリコンウェーハの結晶欠陥として評価
していた。2. Description of the Related Art In a conventional silicon wafer crystal evaluation method, an oxide film breakdown voltage characteristic of a silicon wafer may be used. In this method, first, a heat treatment is performed on a silicon wafer to form a thin oxide film having a thickness of, for example, about 100 to 500 A (angstrom) on the silicon wafer. Next, a number of electrodes having a certain area are formed on the oxide film. Next, a predetermined voltage is applied between the upper surfaces of these electrodes and the lower surface of the silicon wafer, and a breakdown voltage test of this oxide film is performed. The cumulative failure probability of oxide film breakdown in this test is Weibull plotted against the breakdown electric field on a graph, and the B mode (medium field breakdown mode in which breakdown occurs in a 3 to 8 MV / cm region) failure rate is obtained from the graph. Then, based on the B-mode defect rate: F and the electrode area: S, the surface defect density of the oxide film: ρ S is calculated as follows:
It is determined using the formula ln (1-F) =-ρ S S. The value of the surface defect density was evaluated as a crystal defect of the silicon wafer.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来の
シリコンウェーハの結晶評価方法にあっては、上記の式
で定義されるρSが面積密度であるので、酸化膜の膜厚
によってρSの値が異なるという課題があった。さら
に、実際の欠陥がシリコンウェーハ表面に存在するの
か、シリコンウェーハのバルク内部に存在するのかを、
判断できないという課題もあった。However, in the conventional silicon wafer crystal evaluation method, since ρ S defined by the above equation is the area density, the value of ρ S depends on the thickness of the oxide film. Was different. Furthermore, whether the actual defect exists on the silicon wafer surface or inside the bulk of the silicon wafer,
There was also a problem that we could not judge.
【０００４】[0004]
【発明の目的】そこで、本発明は、シリコンウェーハの
結晶欠陥の分布についての知見を得ることができるシリ
コンウェーハの結晶評価方法を提供することを、その目
的としている。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for evaluating the crystal quality of a silicon wafer, which can provide knowledge on the distribution of crystal defects in the silicon wafer.
【０００５】[0005]
【課題を解決するための手段】請求項１に記載の発明
は、同一の単結晶シリコンから作製された複数のシリコ
ンウェーハに膜厚の異なる酸化膜をそれぞれ形成する工
程と、これらのシリコンウェーハのそれぞれについてＢ
モード不良率を算出する工程と、これらのＢモード不良
率と上記酸化膜の膜厚とに基づいて当該単結晶シリコン
から作製されたシリコンウェーハの欠陥密度を求める工
程とを含むシリコンウェーハの結晶評価方法である。According to a first aspect of the present invention, there is provided a method of forming oxide films having different thicknesses on a plurality of silicon wafers made of the same single crystal silicon, B for each
A crystal evaluation of a silicon wafer including a step of calculating a mode defect rate, and a step of obtaining a defect density of a silicon wafer manufactured from the single crystal silicon based on the B mode defect rate and the thickness of the oxide film. Is the way.
【０００６】また、請求項２に記載の発明は、上記各Ｂ
モード不良率について上記各酸化膜の膜厚で微分処理を
施すことにより、上記シリコンウェーハについての体積
欠陥密度の分布を算出する工程を含む請求項１に記載の
シリコンウェーハの結晶評価方法である。[0006] Further, the invention according to claim 2 is characterized in that each of the above B
2. The method for evaluating a crystal of a silicon wafer according to claim 1, further comprising a step of calculating a distribution of a volume defect density of the silicon wafer by differentiating a mode defect rate with a thickness of each of the oxide films.
【０００７】[0007]
【作用】本発明の請求項１に係るシリコンウェーハの結
晶評価方法にあっては、Ｂモード不良率と酸化膜の膜厚
とを、例えばグラフ化することにより、シリコンウェー
ハの欠陥がシリコンウェーハの表面に存在するのか、シ
リコンウェーハのバルク内部に存在するのか、知見を得
ることができる。In the method for evaluating a crystal of a silicon wafer according to the first aspect of the present invention, the B-mode defect rate and the film thickness of the oxide film are graphed, for example, so that the defect of the silicon wafer is reduced. It is possible to obtain information whether it exists on the surface or inside the bulk of the silicon wafer.
【０００８】また、本発明の請求項２に係るシリコンウ
ェーハの結晶評価方法にあっては、シリコンウェーハの
体積欠陥密度と酸化膜の膜厚とを、例えばグラフ化する
ことにより、シリコンの体積欠陥密度の分布の知見を得
ることができる。According to a second aspect of the present invention, there is provided a method for evaluating a crystal of a silicon wafer, wherein the volume defect density of the silicon wafer and the film thickness of the oxide film are graphed, for example, so that the volume defect of the silicon wafer is graphed. Knowledge of the distribution of density can be obtained.
【０００９】[0009]
【実施例】以下、本発明に係るシリコンウェーハの結晶
評価方法の実施例について、図面を参照して説明する。
図１は本発明の一実施例に係るシリコンウェーハの結晶
評価装置の概略を示す図である。本発明に係るシリコン
ウェーハの結晶評価装置は、図１に示すように、シリコ
ンウェーハ１と、このシリコンウェーハ１の上部に酸化
して形成されるドライ酸化膜２と、このドライ酸化膜２
上に形成されるポリシリコン電極３と、上記ドライ酸化
膜２の耐圧測定用の可変電源４と、上記ドライ酸化膜２
の破壊判定用の電流計５と、で構成される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the method for evaluating a crystal of a silicon wafer according to the present invention will be described below with reference to the drawings.
FIG. 1 is a view schematically showing a silicon wafer crystal evaluation apparatus according to one embodiment of the present invention. As shown in FIG. 1, a silicon wafer crystal evaluation apparatus according to the present invention includes a silicon wafer 1, a dry oxide film 2 formed by oxidizing an upper portion of the silicon wafer 1, and a dry oxide film 2
A polysilicon electrode 3 formed thereon, a variable power supply 4 for measuring the withstand voltage of the dry oxide film 2,
And an ammeter 5 for determining the destruction.
【００１０】本発明のシリコンウェーハの結晶評価方法
においては、まず、ＣＺ法により製造したｐ型｛１０
０｝で、比抵抗が１０Ωｃｍのシリコンウェーハ１を準
備する。このシリコンウェーハ１を温度９００℃にて所
定時間加熱し、ドライ酸化処理を施す。この結果、シリ
コンウェーハ１の上部にはドライ酸化膜２が形成され
る。なお、ドライ酸化膜２の厚さは１５ｎｍになるよう
にする。このドライ酸化膜２上にポリシリコン電極３を
形成し、ＭＯＳ構造のキャパシタを製造するものであ
る。なお、ポリシリコン電極３は、面積が２０ｍｍ2の
ものを８１個形成している。また、上記ドライ酸化膜２
は、Ｈ2Ｏで酸化処理したウェット酸化膜にしてもよ
い。In the method for evaluating a crystal of a silicon wafer according to the present invention, first, a p-type # 10 manufactured by the CZ method is used.
At 0 °, a silicon wafer 1 having a specific resistance of 10 Ωcm is prepared. The silicon wafer 1 is heated at a temperature of 900 ° C. for a predetermined time to perform a dry oxidation treatment. As a result, a dry oxide film 2 is formed on the silicon wafer 1. Note that the thickness of the dry oxide film 2 is set to 15 nm. A polysilicon electrode 3 is formed on the dry oxide film 2 to manufacture a capacitor having a MOS structure. Incidentally, 81 polysilicon electrodes 3 having an area of 20 mm 2 are formed. Further, the dry oxide film 2
May be a wet oxide film oxidized with H 2 O.
【００１１】次に、これらのポリシリコン電極３の上面
とシリコンウェーハ１の下面との間にそれぞれ所定の電
圧を印加し、ドライ酸化膜２の耐圧測定を行う。なお、
ドライ酸化膜２の破壊の判定電流は０.１ｍＡ／ｃｍ2と
する。Next, a predetermined voltage is applied between the upper surface of the polysilicon electrode 3 and the lower surface of the silicon wafer 1 to measure the breakdown voltage of the dry oxide film 2. In addition,
The current for determining the destruction of the dry oxide film 2 is set to 0.1 mA / cm 2 .
【００１２】次いで、ドライ酸化膜２の破壊の累積故障
確率を破壊時の電界電圧の印加時間に対してグラフ上に
ワイブルプロットし、Ｂモード不良率をそのワイブルプ
ロットの傾きの変化より求める。そして、Ｂモード不良
率：Ｆ（ｄOX）を用いて−ｌｎ（１−Ｆ）をドライ酸化
膜２の膜厚：ｄOXに対してグラフ上にプロットする。Next, the cumulative failure probability of destruction of the dry oxide film 2 is Weibull plotted on a graph with respect to the application time of the electric field voltage at the time of destruction, and the B-mode failure rate is obtained from the change in the slope of the Weibull plot. Then, using the B-mode defect rate: F (d OX ), −ln (1-F) is plotted on the graph against the thickness of the dry oxide film 2: d OX .
【００１３】次に、ドライ酸化膜２の膜厚を、２５ｎ
ｍ、３５ｎｍ、５０ｎｍと変化させて、上記と同じ工程
でドライ酸化膜２の膜厚にそれぞれ対応したＢモード不
良率を求め、グラフ上にプロットすると、図２のように
なった。この図２は、式−ｌｎ（１−Ｆ（ｄOX））＝ρ
S＋ρV（ｄOX）ｄOXより、Ｙ切片の値がシリコンウェー
ハ１の表面欠陥密度：ρSで、グラフの傾きがシリコン
ウェーハ１の体積欠陥密度：ρV（ｄOX）である。した
がって、シリコンウェーハ１の欠陥密度をその表面欠陥
密度：ρSと体積欠陥密度：ρV（ｄOX）とに分離して評
価できるものである。Next, the thickness of the dry oxide film 2 is set to 25 n
The B-mode defect rates corresponding to the film thickness of the dry oxide film 2 were determined in the same steps as above while changing m, 35 nm, and 50 nm, and plotted on a graph, as shown in FIG. FIG. 2 shows the equation -ln (1-F (d OX )) = ρ
From S + ρ V (d OX ) d OX , the value of the Y intercept is the surface defect density of the silicon wafer 1: ρ S , and the slope of the graph is the volume defect density of the silicon wafer 1: ρ V (d OX ). Accordingly, the defect density of the silicon wafer 1 can be evaluated separately from its surface defect density: ρ S and volume defect density: ρ V (d OX ).
【００１４】次いで、数１に示すように、Ｂモード不良
率：Ｆ（ｄOX）をｄOXで微分処理する。但し、Ｓはポリ
シリコン電極３の面積である。この結果、シリコン１の
体積欠陥密度：ρV（ｄOX）とドライ酸化膜２の膜厚と
を図３のようにプロットすることにより、シリコンウェ
ーハ１の体積欠陥密度の分布がわかる。例えば、図２、
図３より判断すると、シリコンウェーハ１の欠陥密度
は、その表面欠陥密度が０で、その体積欠陥密度が一定
である。つまり、シリコンウェーハ１の欠陥は、表面に
は存在せず、バルク内部の深さ方向に一様に存在してい
ることになる。Next, as shown in Expression 1, the B-mode defect rate: F (d OX ) is differentiated by d OX . Here, S is the area of the polysilicon electrode 3. As a result, the volume defect density distribution of the silicon wafer 1 can be found by plotting the volume defect density: ρ V (d OX ) of the silicon 1 and the thickness of the dry oxide film 2 as shown in FIG. For example, FIG.
Judging from FIG. 3, the defect density of the silicon wafer 1 is such that its surface defect density is 0 and its volume defect density is constant. That is, the defects of the silicon wafer 1 do not exist on the surface but exist uniformly in the depth direction inside the bulk.
【００１５】[0015]
【数１】 (Equation 1)
【００１６】[0016]
【発明の効果】本発明のシリコンウェーハの結晶評価方
法は、以上説明してきたように構成されているので、シ
リコンウェーハの結晶欠陥の分布についての知見を得る
ことができる。Since the method for evaluating a crystal of a silicon wafer according to the present invention is configured as described above, knowledge on the distribution of crystal defects in the silicon wafer can be obtained.
【図１】本発明の一実施例に係るシリコンウェーハの結
晶評価装置の概略図である。FIG. 1 is a schematic diagram of a silicon wafer crystal evaluation apparatus according to one embodiment of the present invention.
【図２】本発明の一実施例に係るシリコンウェーハの結
晶評価方法においてＢモード不良率の酸化膜厚の依存性
を示した図である。FIG. 2 is a diagram showing the dependency of the B-mode defect rate on the oxide film thickness in the method for evaluating a crystal of a silicon wafer according to one embodiment of the present invention.
【図３】本発明の一実施例に係るシリコンウェーハの結
晶評価方法において欠陥密度の酸化膜厚の依存性を示し
た図である。FIG. 3 is a diagram showing the dependency of the defect density on the thickness of an oxide film in the method for evaluating a crystal of a silicon wafer according to one embodiment of the present invention.
１ シリコンウェーハ ２ ドライ酸化膜 1 silicon wafer 2 dry oxide film
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 G01R 31/26 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/66 G01R 31/26
Claims (2)
数のシリコンウェーハに膜厚の異なる酸化膜をそれぞれ
形成する工程と、 これらのシリコンウェーハのそれぞれについてＢモード
不良率を算出する工程と、 これらのＢモード不良率と上記酸化膜の膜厚とに基づい
て当該単結晶シリコンから作製されたシリコンウェーハ
の欠陥密度を求める工程とを含むシリコンウェーハの結
晶評価方法。A step of forming oxide films having different thicknesses on a plurality of silicon wafers manufactured from the same single crystal silicon; a step of calculating a B-mode defect rate for each of these silicon wafers; Obtaining a defect density of a silicon wafer manufactured from the single-crystal silicon based on the B-mode failure rate and the thickness of the oxide film.
化膜の膜厚で微分処理を施すことにより、上記シリコン
ウェーハについての体積欠陥密度の分布を算出する工程
を含む請求項１に記載のシリコンウェーハの結晶評価方
法。2. The silicon according to claim 1, further comprising a step of calculating a distribution of a volume defect density of the silicon wafer by performing a differentiation process on each of the B-mode failure rates with a thickness of each of the oxide films. Evaluation method for wafer crystal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28214791A JP2906776B2 (en) | 1991-10-02 | 1991-10-02 | Silicon wafer crystal evaluation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28214791A JP2906776B2 (en) | 1991-10-02 | 1991-10-02 | Silicon wafer crystal evaluation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102273A JPH05102273A (en) | 1993-04-23 |
| JP2906776B2 true JP2906776B2 (en) | 1999-06-21 |
Family
ID=17648718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28214791A Expired - Fee Related JP2906776B2 (en) | 1991-10-02 | 1991-10-02 | Silicon wafer crystal evaluation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906776B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6536517B2 (en) * | 2016-09-07 | 2019-07-03 | 信越半導体株式会社 | Crystal defect evaluation method |
-
1991
- 1991-10-02 JP JP28214791A patent/JP2906776B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102273A (en) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zafar et al. | Thickness and effective electron mass measurements for thin silicon dioxide films using tunneling current oscillations | |
| JP3789220B2 (en) | Insulating film evaluation method and apparatus, and process evaluation method | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| JP2906776B2 (en) | Silicon wafer crystal evaluation method | |
| JPH06101466B2 (en) | Method for forming an insulating dielectric layer of silicon dioxide on a silicon layer | |
| US5994911A (en) | Method and apparatus testing IC chips for damage during fabrication | |
| JP3147758B2 (en) | Evaluation method of insulation layer | |
| Cullen et al. | The characterization of heteroepitaxial silicon | |
| JP4623807B2 (en) | Semiconductor device voltage measuring apparatus and voltage measuring method | |
| JPH11186350A (en) | Recombination life time measuring method for minority carriers of semiconductor | |
| JP3859357B2 (en) | Insulating film evaluation method | |
| Tiwari et al. | Rapid measurement of lifetime using a ramped MOS capacitor transient | |
| JPH05102274A (en) | Silicon wafer crystal evaluation method | |
| JP2004349342A (en) | Method for measuring capacitance of depletion layer | |
| JPS59970B2 (en) | How to use the handbook | |
| JP3019564B2 (en) | Evaluation method of insulating film | |
| Hebard et al. | Thermal time constants of thin‐film resistors using pulse nonlinearity measurements | |
| JP2005019557A (en) | Method and apparatus for extracting parameters of field effect transistor | |
| JP2976624B2 (en) | Method for measuring carrier concentration distribution in semiconductor | |
| JPH0786356A (en) | Evaluating device for semiconductor characteristic | |
| JPH05183034A (en) | Measurement of characteristics of semiconductor | |
| US6884638B1 (en) | Method of fabricating a flash memory semiconductor device by determining the active region width between shallow trench isolation structures using an overdrive current measurement technique and a device thereby fabricated | |
| JPH10209238A (en) | Evaluation of semiconductor wafer | |
| Goetzberger et al. | A capacitance mapping technique for investigation of localized recombination-generation sites in Si-SiO 2 interfaces | |
| JP2739857B2 (en) | Grain size measurement method for conductive wiring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |