JPH11186350A - Recombination life time measuring method for minority carriers of semiconductor - Google Patents

Recombination life time measuring method for minority carriers of semiconductor

Info

Publication number
JPH11186350A
JPH11186350A JP36413897A JP36413897A JPH11186350A JP H11186350 A JPH11186350 A JP H11186350A JP 36413897 A JP36413897 A JP 36413897A JP 36413897 A JP36413897 A JP 36413897A JP H11186350 A JPH11186350 A JP H11186350A
Authority
JP
Japan
Prior art keywords
voltage
minority carriers
measuring
semiconductor
recombination lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36413897A
Other languages
Japanese (ja)
Inventor
Motohiro Kono
元宏 河野
Sadao Hirae
貞雄 平得
Takamasa Sakai
高正 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP36413897A priority Critical patent/JPH11186350A/en
Publication of JPH11186350A publication Critical patent/JPH11186350A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a technology, which is capable of quantitatively evaluating the recombination lifetime of the minority carriers of a semiconductor. SOLUTION: This method measures the recombination lifetime of the minority carriers in a semiconductor. The voltage in a region of inverted voltage is applied on the semiconductor, and excess minority carriers are generated in the semiconductor. Thereafter, in a state in which the carriers are held constant with the first voltage in this inverted voltage region, the time change of the electrical capacitance of the semiconductor is measured. Based on the time change of the electrical capacitance, the recombination lifetime of the minority carriers in the semiconductor is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体の少数キ
ャリアのライフタイムを測定する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for measuring the lifetime of a minority carrier of a semiconductor.

【0002】[0002]

【従来の技術】半導体基板(以下、単に「基板」とも呼
ぶ)中の不純物あるいは格子欠陥は、半導体装置の特性
に大きな影響があるため、基板中の不純物および格子欠
陥の評価が半導体装置の製造工程における重要な試験項
目の1つになっている。半導体基板中の不純物および格
子欠陥を評価するために、従来から、不純物および格子
欠陥の密度と相関のある少数キャリアのライフタイムが
測定されている。
2. Description of the Related Art Since impurities or lattice defects in a semiconductor substrate (hereinafter, also simply referred to as "substrate") have a great effect on the characteristics of a semiconductor device, the evaluation of impurities and lattice defects in the substrate requires the manufacture of the semiconductor device. It is one of the important test items in the process. In order to evaluate impurities and lattice defects in a semiconductor substrate, the lifetime of a minority carrier correlated with the density of impurities and lattice defects has been conventionally measured.

【0003】少数キャリアのライフタイム測定方法に
は、不足している少数キャリアの発生過程を捉えた発生
ライフタイム測定方法と、過剰な少数キャリアの再結合
過程を捉えた再結合ライフタイム測定方法とがある。ど
ちらの測定方法も非平衡状態から熱平衡状態に移行する
際の少数キャリアの寿命を捉えるものである。
[0003] The lifetime measurement method for minority carriers includes a generation lifetime measurement method that captures the generation process of a deficient minority carrier, and a recombination lifetime measurement method that captures the recombination process of an excess minority carrier. There is. Both measurement methods capture the lifetime of the minority carrier when shifting from the non-equilibrium state to the thermal equilibrium state.

【0004】過剰な少数キャリアの再結合過程を捉えた
再結合ライフタイム測定方法として、μ−PCD(Phot
oconductive decay)法,SPV(Surface Photo Volta
ge)法などが挙げられる。
As a method for measuring the recombination lifetime by capturing the recombination process of excess minority carriers, μ-PCD (Phot
oconductive decay method, SPV (Surface Photo Volta)
ge) method.

【0005】[0005]

【発明が解決しようとする課題】μ−PCD法による測
定では、まず、半導体基板に光を照射し、過剰の少数キ
ャリアが存在する非平衡状態を形成する。その後、光照
射を中止すると、過剰の少数キャリアは再結合により消
滅していく。この過剰少数キャリアの存在は、半導体基
板の比抵抗に影響を与える。したがって、半導体基板に
対するマイクロ波の反射率の時間変化を測定することに
より、比抵抗の時間変化、すなわち過剰少数キャリアの
時間変化(再結合過程)を捉えることができる。このよ
うにμ−PCD法は、半導体基板への光照射により注入
された過剰な少数キャリアの消滅をマイクロ波の反射率
から求めるものである。
In the measurement by the μ-PCD method, first, a semiconductor substrate is irradiated with light to form a non-equilibrium state in which an excess minority carrier exists. Thereafter, when the light irradiation is stopped, the excess minority carriers disappear by recombination. The presence of this excess minority carrier affects the specific resistance of the semiconductor substrate. Therefore, by measuring the time change of the reflectance of the microwave with respect to the semiconductor substrate, the time change of the specific resistance, that is, the time change of the excess minority carrier (recombination process) can be grasped. As described above, in the μ-PCD method, the disappearance of excess minority carriers injected by irradiating a semiconductor substrate with light is obtained from the microwave reflectance.

【0006】しかし、μ−PCD法から得られる測定結
果は、半導体基板の深さ(厚さ)方向に渡るすべての影
響のみならず、半導体基板の裏面での影響も含んだ結果
となっている。すなわち、この方法から得られる測定結
果は、測定対象である過剰少数キャリアの再結合ライフ
タイムの他に、半導体基板内部への拡散や、基板表面お
よび裏面での再結合などの影響も含んでいる。また、マ
イクロ波の反射率から得られる情報は、マイクロ波の侵
入深さ(表皮深さ)に限られているため、この方法での
少数キャリアの再結合ライフタイムの定量的な評価は困
難であるという問題があった。
However, the measurement results obtained by the μ-PCD method include not only all effects in the depth (thickness) direction of the semiconductor substrate but also effects on the back surface of the semiconductor substrate. . In other words, the measurement result obtained by this method includes, in addition to the recombination lifetime of the excess minority carrier to be measured, diffusion into the semiconductor substrate and effects such as recombination on the front and back surfaces of the substrate. . In addition, since information obtained from microwave reflectivity is limited to the penetration depth of the microwave (skin depth), it is difficult to quantitatively evaluate the recombination lifetime of minority carriers using this method. There was a problem.

【0007】一方、SPV法による測定では、まず、半
導体ウエハの絶縁層の表面に設けられた電極上に、半導
体基板内部に反転層を形成させるための電荷を付加す
る。この電荷により半導体基板の内部には反転層および
空乏層が形成される。次に断続光を照射して、反転層に
過剰の少数キャリアを発生させる。発生した過剰少数キ
ャリアは、同時に再結合するが、一部は取り残されてし
まう。この取り残された過剰少数キャリアに対して、空
乏層幅が小さくなることで、電荷中性条件は満足され
る。この空乏層幅の変化に伴い、半導体基板の表面ポテ
ンシャルは変化する。したがって、この変化量を測定す
ることにより、過剰な少数キャリアの再結合過程を捉え
ることができる。このようにSPV法は、光を照射した
ときの過剰少数キャリアの再結合量に依存する表面ポテ
ンシャルの変化から再結合ライフタイムを評価するもの
である。
On the other hand, in the measurement by the SPV method, first, an electric charge for forming an inversion layer inside a semiconductor substrate is added to an electrode provided on a surface of an insulating layer of a semiconductor wafer. This charge forms an inversion layer and a depletion layer inside the semiconductor substrate. Next, by applying intermittent light, excess minority carriers are generated in the inversion layer. The generated excess minority carriers recombine at the same time, but some are left behind. The width of the depletion layer is reduced with respect to the remaining excess minority carriers, thereby satisfying the charge neutrality condition. As the depletion layer width changes, the surface potential of the semiconductor substrate changes. Therefore, by measuring the amount of change, the recombination process of excess minority carriers can be grasped. As described above, the SPV method evaluates the recombination lifetime from the change in the surface potential depending on the recombination amount of excess minority carriers when light is irradiated.

【0008】しかし、SPV法では、再結合ライフタイ
ムと表面再結合速度とを分離して評価することが困難で
あり、再結合ライフタイムの定量的な評価が難しいとい
う問題があった。
However, the SPV method has a problem that it is difficult to separately evaluate the recombination lifetime and the surface recombination speed, and it is difficult to quantitatively evaluate the recombination lifetime.

【0009】この発明は、従来技術における上述の課題
を解決するためになされたものであり、半導体の少数キ
ャリアの再結合ライフタイムを定量的に評価することが
できる技術を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the prior art, and has as its object to provide a technique capable of quantitatively evaluating the recombination lifetime of minority carriers of a semiconductor. I do.

【0010】[0010]

【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、本発明の第
1の再結合ライフタイム測定方法は、(a)前記半導体
に反転電圧領域内の電圧を印加して前記半導体内部に過
剰の少数キャリアを発生させた後、前記反転電圧領域内
の第1の電圧で一定に保持した状態で前記半導体の電気
容量の時間変化を測定する工程と、(b)前記電気容量
の時間変化に基づいて、前記半導体中における少数キャ
リアの再結合ライフタイムを求める工程と、を備えるこ
とを特徴とする。
In order to solve at least a part of the above-mentioned problems, a first recombination lifetime measuring method according to the present invention comprises: Measuring the change over time in the capacitance of the semiconductor while maintaining a constant voltage at a first voltage in the inversion voltage region after generating an excess minority carrier inside the semiconductor by applying a voltage of And (b) obtaining a recombination lifetime of minority carriers in the semiconductor based on a time change of the electric capacity.

【0011】半導体の電気容量は、過剰の少数キャリア
量と定量的に関係付けられる。したがって、過剰の少数
キャリアの再結合過程における半導体の電気容量の時間
変化を測定することにより、半導体中における少数キャ
リアの再結合ライフタイムを定量的に求めることができ
る。なお、ここでいう半導体には、半導体基板や半導体
基板の表面に絶縁層を有する半導体ウエハが含まれる。
The capacitance of a semiconductor is quantitatively related to the amount of excess minority carriers. Therefore, by measuring the time change of the electric capacity of the semiconductor in the process of recombination of the excess minority carriers, the recombination lifetime of the minority carriers in the semiconductor can be quantitatively obtained. Note that the semiconductor here includes a semiconductor substrate and a semiconductor wafer having an insulating layer on a surface of the semiconductor substrate.

【0012】上記第1の再結合ライフタイム測定方法に
おいて、前記工程(a)は、前記半導体に光を照射する
ことによって、前記過剰の少数キャリアを発生させる工
程を含むことが好ましい。
In the first recombination lifetime measuring method, it is preferable that the step (a) includes a step of irradiating the semiconductor with light to generate the excess minority carriers.

【0013】こうすれば、短時間に多数の過剰少数キャ
リアを発生させることができるため、再結合ライフタイ
ムの測定を迅速に、かつ、容易に行うことができる。
In this case, since a large number of excess minority carriers can be generated in a short time, the recombination lifetime can be measured quickly and easily.

【0014】上記第1の再結合ライフタイム測定方法に
おいて、前記工程(a)は、前記反転電圧領域内の第2
の電圧から前記第1の電圧に変化させることによって、
前記過剰の少数キャリアを発生させる工程を含み、前記
第1の電圧は前記第2の電圧よりも空乏電圧領域に近い
電圧であることが好ましい。
[0014] In the first recombination lifetime measuring method, the step (a) includes the step of:
By changing the voltage from the first voltage to the first voltage,
Preferably, the method includes a step of generating the excess minority carriers, and the first voltage is a voltage closer to a depletion voltage region than the second voltage.

【0015】こうすれば、第1の電圧において、第2の
電圧における過剰少数キャリアよりも多数の少数キャリ
アを発生させることができるため、測定がさらに容易と
なる。
[0015] In this case, the measurement can be further facilitated because a larger number of minority carriers can be generated at the first voltage than the excess minority carriers at the second voltage.

【0016】上記第1の再結合ライフタイム測定方法に
おいて、さらに、前記空乏電圧領域から前記反転電圧領
域に電圧の直流成分を変化させつつC−V特性を測定
し、前記C−V特性から前記反転電圧領域と前記空乏電
圧領域との境界における電圧であるターンオン電圧を測
定するとともに、前記ターンオン電圧に基づいて前記第
1の電圧を決定することが好ましい。
In the first recombination lifetime measuring method, a CV characteristic is measured while changing a DC component of a voltage from the depletion voltage region to the inversion voltage region, and the CV characteristic is measured based on the CV characteristic. It is preferable that a turn-on voltage, which is a voltage at a boundary between an inversion voltage region and the depletion voltage region, is measured, and the first voltage is determined based on the turn-on voltage.

【0017】こうすれば、過剰少数キャリアがより多く
発生するターンオン電圧を知ることができるので、第1
の電圧をより適切に決定して測定することができる。
This makes it possible to know the turn-on voltage at which excess minority carriers are generated more.
Can be more appropriately determined and measured.

【0018】また、本発明の第2の再結合ライフタイム
測定方法は、(a)前記半導体ウエハの前記絶縁層の上
面に第1の極性の電荷を付加することによって、前記半
導体基板内部に反転層を形成する工程と、(b)前記半
導体ウエハに光を照射することによって、前記半導体基
板内部に過剰の少数キャリアを発生させた後、前記絶縁
層の上方において非接触で前記絶縁層の表面電位の時間
変化を測定する工程と、(c)前記表面電位の時間変化
に基づいて、前記半導体基板中における少数キャリアの
再結合ライフタイムを求める工程と、を備えることを特
徴とする。
The second recombination lifetime measuring method according to the present invention further comprises the steps of: (a) applying a charge of a first polarity to the upper surface of the insulating layer of the semiconductor wafer to cause the inside of the semiconductor substrate to be inverted Forming a layer, and (b) irradiating the semiconductor wafer with light to generate excess minority carriers inside the semiconductor substrate, and then contactlessly contact the surface of the insulating layer above the insulating layer. Measuring a potential change over time; and (c) determining a recombination lifetime of minority carriers in the semiconductor substrate based on the time variation of the surface potential.

【0019】半導体基板の表面に形成された絶縁層の表
面電位は、基板内の過剰の少数キャリア量と定量的に関
連付けらる。したがって、過剰の少数キャリアの再結合
過程における半導体ウエハの絶縁層の表面電位の時間変
化を測定することにより、半導体基板中における少数キ
ャリアの再結合ライフタイムを定量的に求めることがで
きる。
The surface potential of the insulating layer formed on the surface of the semiconductor substrate is quantitatively related to the amount of excess minority carriers in the substrate. Therefore, by measuring the change over time of the surface potential of the insulating layer of the semiconductor wafer in the process of recombining the excess minority carriers, the recombination lifetime of the minority carriers in the semiconductor substrate can be determined quantitatively.

【0020】上記第2の再結合ライフタイム測定方法に
おいて、前記工程(b)は、前記反転層が消失しない程
度に前記第1の極性とは異なる第2の電荷を付加するこ
とによって前記過剰の少数キャリアを発生させる工程を
含むことが好ましい。
In the second recombination lifetime measuring method, the step (b) is performed by adding a second charge different from the first polarity to such an extent that the inversion layer does not disappear. It is preferable to include a step of generating minority carriers.

【0021】こうすれば、極性の異なる電荷を付加する
ことによって、より多くの過剰少数キャリアを発生させ
ることができるため、測定がさらに容易となる。
In this way, by adding charges having different polarities, more excess minority carriers can be generated, and the measurement becomes easier.

【0022】[0022]

【発明の実施の形態】A.測定方法の基本的な考え方:
以下、本明細書では、半導体基板としてn型半導体基板
を例に説明する。図1は、本発明による少数キャリアの
ライフタイム測定方法で使用される基本的な構成を示す
概念図である。図1(A)において、半導体ウエハ10
0は、半導体基板101の上面に絶縁層102が形成さ
れたものであり、この絶縁層102の上には電極200
が形成されており、いわゆるMIS構造(metal-insula
tor-semiconductor)となっている。また、半導体基板
101の裏面にもオーミック接触された電極210が形
成されている。絶縁層102としては、シリコン酸化膜
等の絶縁体や、エアーギャップを用いることができる。
電極200,210間には電圧Vが印加され、その間の
電気容量(以下、「容量」という)をインピーダンスメ
ータ13により測定する。
DETAILED DESCRIPTION OF THE INVENTION Basic idea of measurement method:
Hereinafter, in this specification, an n-type semiconductor substrate will be described as an example of a semiconductor substrate. FIG. 1 is a conceptual diagram showing a basic configuration used in a minority carrier lifetime measurement method according to the present invention. In FIG. 1A, a semiconductor wafer 10
Reference numeral 0 denotes an insulating layer 102 formed on the upper surface of a semiconductor substrate 101, and an electrode 200
Are formed, and a so-called MIS structure (metal-insula) is formed.
tor-semiconductor). Also, an electrode 210 that is in ohmic contact is formed on the back surface of the semiconductor substrate 101. As the insulating layer 102, an insulator such as a silicon oxide film or an air gap can be used.
A voltage V is applied between the electrodes 200 and 210, and an electric capacity (hereinafter referred to as “capacity”) between the electrodes is measured by the impedance meter 13.

【0023】図1(B)は、図1(A)の構造の等価回
路を表している。この等価回路は半導体基板101に形
成される空乏層の容量Cdと、絶縁層102の容量Cox
との直列接続で表される。ここで、Coxは常に一定であ
る。したがって、電圧Vを印加したときの、CdとCox
との合成容量Cを測定することにより、Cdの値が分か
る。ここで、合成容量Cは式(1)で表される。
FIG. 1B shows an equivalent circuit of the structure shown in FIG. This equivalent circuit has a capacitance Cd of a depletion layer formed on the semiconductor substrate 101 and a capacitance Cox of the insulating layer 102.
It is represented by a series connection with Here, Cox is always constant. Therefore, when voltage V is applied, Cd and Cox
The value of Cd can be determined by measuring the combined capacitance C with Here, the combined capacitance C is represented by Expression (1).

【0024】[0024]

【数1】 (Equation 1)

【0025】図2は、図1に示す構成を実現しつつ合成
容量Cの測定を行なう測定装置の構成を示す概念図であ
る。この測定装置の構成と動作については、本出願人に
より開示された特開平4−132236号公報に詳述さ
れている。この測定装置は、固定台1と、固定台1の下
部に設置された圧電アクチュエータ2と、圧電アクチュ
エータ2のさらに下部に設置された架台3とを備えてい
る。架台3の底面にはプリズム4が設置されている。ま
た、架台3の一方の斜面にはGaAlAsレーザなどの
発光素子5が固定され、他方の斜面には受光素子6が固
定されている。
FIG. 2 is a conceptual diagram showing a configuration of a measuring apparatus for measuring the combined capacitance C while realizing the configuration shown in FIG. The configuration and operation of this measuring device are described in detail in Japanese Patent Application Laid-Open No. 4-132236 disclosed by the present applicant. This measuring device includes a fixed base 1, a piezoelectric actuator 2 installed below the fixed base 1, and a gantry 3 installed further below the piezoelectric actuator 2. A prism 4 is provided on the bottom of the gantry 3. A light emitting element 5 such as a GaAlAs laser is fixed on one slope of the gantry 3, and a light receiving element 6 is fixed on the other slope.

【0026】プリズム4の底面4aは、半導体ウエハ1
00を載置する試料台7の表面(平行な平面(xy平
面))と平行に設置されている。プリズム4の底面4a
には、リング状の測定用電極201が形成されている。
プリズム4の下方には、ギャップGを介して半導体ウエ
ハ100が金属製の試料台7上に保持されており、半導
体ウエハ100の表面100aがプリズム4の底面4a
とほぼ平行になるように設定されている。この測定装置
では、特開平4−132236号公報に詳述されている
ように、プリズム4の底面4aで全反射されるレーザ光
のトンネル効果を利用することによって、ギャップGお
よびdair の値を測定している。なお、図2に示す測定
装置において、図1に示す電極200が測定用電極20
1に、絶縁層102がギャップGおよび半導体ウエハ1
00の絶縁層に、電極210が金属製の試料台7に相当
する。
The bottom surface 4a of the prism 4 is
00 is placed in parallel with the surface (parallel plane (xy plane)) of the sample stage 7 on which the sample 00 is mounted. The bottom surface 4a of the prism 4
, A ring-shaped measurement electrode 201 is formed.
Below the prism 4, the semiconductor wafer 100 is held on a metal sample stage 7 via a gap G, and the surface 100 a of the semiconductor wafer 100 is
It is set to be almost parallel with. In this measuring apparatus, as described in detail in Japanese Patent Application Laid-Open No. 4-132236, the values of the gap G and dair are measured by utilizing the tunnel effect of laser light totally reflected by the bottom surface 4a of the prism 4. doing. In the measurement apparatus shown in FIG. 2, the electrode 200 shown in FIG.
1, the insulating layer 102 has a gap G and the semiconductor wafer 1
The electrode 210 corresponds to the sample stage 7 made of metal on the insulating layer 00.

【0027】圧電アクチュエータ2には位置制御装置1
1が接続されており、位置制御装置11から与えられる
電圧に応じて架台3をz方向に移動させる。受光素子6
には光量測定器12が接続され、測定用電極201と金
属製の試料台7にはインピーダンスメータ13がそれぞ
れ接続されている。インピーダンスメータ13は、測定
用電極201と試料台7との間の合成容量Cを測定する
機器である。位置制御装置11と光量測定器12とイン
ピーダンスメータ13は、ホストコントローラ14に接
続されており、このホストコントローラ14によって測
定装置全体の制御や、得られたデータの処理が行なわれ
る。なお、ホストコントローラ14としては、例えばパ
ーソナルコンピュータが用いられる。
The piezoelectric actuator 2 has a position control device 1
1 is connected, and moves the gantry 3 in the z direction according to the voltage given from the position control device 11. Light receiving element 6
Is connected to the light quantity measuring device 12, and the measuring electrode 201 and the metal sample table 7 are connected to the impedance meter 13, respectively. The impedance meter 13 is a device that measures a combined capacitance C between the measurement electrode 201 and the sample table 7. The position control device 11, the light quantity measuring device 12, and the impedance meter 13 are connected to a host controller 14, which controls the entire measuring device and processes the obtained data. As the host controller 14, for example, a personal computer is used.

【0028】図3は、図1(A)のMIS構造に対して
印加電圧を掃引したときの容量変化を示すグラフであ
る。図3(A)は、印加電圧の直流成分Vの時間変化を
示しており、実際には、この直流成分に高周波信号が重
畳された電圧がステップ状に掃引されている。図中、電
圧Va,VT,Vinvについては後述する。図3(B)
は、n型半導体基板について、図3(A)に示すように
電圧を掃引したときの容量−電圧(C−V)特性を示
す。図3(B)においては蓄積領域(蓄積電圧領域)
を、は空乏領域(空乏電圧領域)を、は強空乏領域
(強空乏電圧領域)を、は反転領域(反転電圧領域)
を示している。n型半導体の少数キャリア(正孔)のラ
イフタイムが電圧の掃引速度に対して大きい場合、すな
わち、少数キャリアの発生・再結合過程が電圧の掃引速
度に追従できない場合には、図3(B)に示すように、
ヒステリシスが現れる。なお、このヒステリシス曲線の
形状は、電圧の掃引速度(dV/dt)により変化す
る。掃引速度が小さいほどヒステリシス曲線で囲まれた
面積は小さくなる。したがって、少数キャリアの発生・
再結合過程が電圧の掃引速度に追従する場合にはヒステ
リシスは現れず、強空乏領域は存在しない。このとき
反転領域では、合成容量Cは常に反転容量Cinvに等
しくなる。なお、反転容量Cinvについては後述する。
FIG. 3 is a graph showing a change in capacitance when the applied voltage is swept with respect to the MIS structure of FIG. FIG. 3A shows a temporal change of the DC component V of the applied voltage. In practice, a voltage in which a high-frequency signal is superimposed on this DC component is swept in a stepwise manner. In the figure, the voltage Va, V T, will be described later Vinv. FIG. 3 (B)
Shows a capacitance-voltage (CV) characteristic when a voltage is swept as shown in FIG. 3A for an n-type semiconductor substrate. In FIG. 3B, the accumulation region (accumulation voltage region)
, Depletion region (depletion voltage region), strong depletion region (strong depletion voltage region), and inversion region (inversion voltage region)
Is shown. When the lifetime of the minority carrier (hole) of the n-type semiconductor is longer than the sweep speed of the voltage, that is, when the generation and recombination process of the minority carrier cannot follow the sweep speed of the voltage, FIG. ),
Hysteresis appears. Note that the shape of the hysteresis curve changes depending on the voltage sweep speed (dV / dt). The area surrounded by the hysteresis curve decreases as the sweep speed decreases. Therefore, the generation of minority carriers
When the recombination process follows the voltage sweep speed, no hysteresis appears and no strong depletion region exists. At this time, in the inversion region, the combined capacitance C is always equal to the inversion capacitance Cinv. The inverting capacitance Cinv will be described later.

【0029】図3(A)において、印加電圧を矢印d1
示すようにVaからVinvへ変化させるとき、図3(B)
に示す合成容量Cは、矢印D1に示すようにCoxからC
invより小さい値へと変化する。蓄積領域では、半導
体基板101(図1)内部には空乏層が存在しないた
め、合成容量Cは絶縁層102の容量Coxと等しい。空
乏領域では、半導体基板101内部に空乏層が形成さ
れる。その幅は電圧掃引とともに大きくなるため、空乏
層の容量Cdは次第に小さくなり、その結果、合成容量
Cは小さくなる。空乏領域と反転領域との境界で
は、合成容量Cは反転容量Cinvとなる。このとき、基
板101内部には空乏層が形成されており、さらに、基
板表面近傍には反転層が形成されている。なお、空乏領
域と反転領域との境界における電圧VTはターンオ
ン電圧と呼ばれている。
In FIG. 3A, the applied voltage is changed to an arrow d1.
When changing from Va to Vinv as shown in FIG.
Is changed from Cox to C as shown by arrow D1.
Change to a value smaller than inv. In the accumulation region, since no depletion layer exists inside the semiconductor substrate 101 (FIG. 1), the combined capacitance C is equal to the capacitance Cox of the insulating layer 102. In the depletion region, a depletion layer is formed inside the semiconductor substrate 101. Since the width increases with the voltage sweep, the capacitance Cd of the depletion layer gradually decreases, and as a result, the combined capacitance C decreases. At the boundary between the depletion region and the inversion region, the combined capacitance C becomes the inversion capacitance Cinv. At this time, a depletion layer is formed inside the substrate 101, and an inversion layer is formed near the substrate surface. The voltage V T at the boundary between the depletion region and the inversion region is called the turn-on voltage.

【0030】合成容量Cが反転容量Cinvを示すとき、
すなわち、反転領域内で熱平衡状態にあるときは、次の
式(2)で与えられる。
When the combined capacitance C indicates the inversion capacitance Cinv,
That is, when in a thermal equilibrium state in the inversion region, it is given by the following equation (2).

【0031】[0031]

【数2】 (Equation 2)

【0032】ここで、Vは反転領域内の印加電圧、Qf
は印加電圧Vにおいて熱平衡状態となるための少数キャ
リアの電荷量、qは電気素量、Ndは半導体基板101
のドナー密度、Winvは熱平衡状態(合成容量Cが反転
容量Cinvを示すとき)における空乏層幅、ε0は真空誘
電率、εSは半導体基板101の比誘電率を示す。式
(2)の右辺第1項は絶縁層102にかかる電圧Vox
(図1)を示している。第2項は半導体基板101にか
かる電圧Ψs(図1)を示しており、ポアソン方程式よ
り導かれる。
Here, V is the applied voltage in the inversion region, Qf
Is the amount of charge of the minority carrier to be in a thermal equilibrium state at the applied voltage V, q is the elementary charge, and Nd is
Is the depletion layer width in the thermal equilibrium state (when the combined capacitance C indicates the inversion capacitance Cinv), ε 0 is the vacuum dielectric constant, and ε S is the relative dielectric constant of the semiconductor substrate 101. The first term on the right side of equation (2) is the voltage Vox applied to the insulating layer 102.
(FIG. 1). The second term indicates the voltage Ψs (FIG. 1) applied to the semiconductor substrate 101, which is derived from Poisson equation.

【0033】強空乏領域では、合成容量Cは、熱平衡
状態での容量Cinvよりもさらに小さくなっている。こ
れは空乏層幅が熱平衡状態における値Winvよりも大き
くなっていることを示している。強空乏領域では、半
導体基板101中の少数キャリアの発生過程が電圧掃引
に追従しないため、少数キャリアが不足する非平衡状態
となっている。このときの電圧分配の式は、上記式
(2)の代わりに次の式(3)で与えられる。
In the strong depletion region, the combined capacitance C is smaller than the capacitance Cinv in a state of thermal equilibrium. This indicates that the width of the depletion layer is larger than the value Winv in the thermal equilibrium state. In the heavily depleted region, the generation process of minority carriers in the semiconductor substrate 101 does not follow the voltage sweep, so that the minority carriers are in a non-equilibrium state. The voltage distribution formula at this time is given by the following formula (3) instead of the formula (2).

【0034】[0034]

【数3】 (Equation 3)

【0035】ここで、ΔQは不足している少数キャリア
の電荷量、ΔWはΔQを補償するために増加した空乏層
幅を示している。
Here, ΔQ indicates the amount of charge of the deficient minority carrier, and ΔW indicates an increased depletion layer width to compensate for ΔQ.

【0036】次に、図3(A)において、印加電圧を矢
印d2示すようにVinvからVaへ変化させるとき、図3
(B)に示す合成容量Cは、矢印D2に示すようにCin
vより小さい値からCoxへと変化する。反転領域で
は、合成容量Cは熱平衡状態における値Cinvよりも大
きくなっている。これは、空乏層幅が熱平衡状態におけ
る値Winvよりも小さくなっていることを示している。
反転領域では、半導体基板101中の少数キャリアの
再結合過程が電圧掃引に追従しないため、少数キャリア
が過剰となる非平衡状態となっている。このときの電圧
分配の式は、上記式(2)の代わりに次の式(4)で与
えられる。
Next, in FIG. 3A, when the applied voltage is changed from Vinv to Va as shown by an arrow d2,
The combined capacitance C shown in (B) is Cin as shown by arrow D2.
Changes from a value smaller than v to Cox. In the inversion region, the combined capacitance C is larger than the value Cinv in the thermal equilibrium state. This indicates that the width of the depletion layer is smaller than the value Winv in the thermal equilibrium state.
In the inversion region, since the process of recombination of minority carriers in the semiconductor substrate 101 does not follow the voltage sweep, the non-equilibrium state in which minority carriers are excessive is provided. The voltage distribution equation at this time is given by the following equation (4) instead of the above equation (2).

【0037】[0037]

【数4】 (Equation 4)

【0038】ここで、ΔQは過剰な少数キャリアの電荷
量、ΔWはΔQを補償するために減少した空乏層幅を示
している。
Here, ΔQ indicates the amount of excess minority carrier charge, and ΔW indicates the depletion layer width reduced to compensate for ΔQ.

【0039】このようにして反転領域において発生し
た、過剰な少数キャリアの再結合過程を利用することに
より、再結合ライフタイムを求めることができる。すな
わち、反転領域において、掃引電圧を一定に保持する
ことより、過剰分の少数キャリアが再結合し、非平衡状
態から熱平衡状態に移行する。熱平衡状態では、合成容
量CはCinvとなる。この合成容量Cの時間変化を測定
して解析することにより再結合ライフタイムを求めるこ
とができる。この解析手法としては、発生ライフタイム
の解析手法であるセルブスト法による解析手法を応用で
きる。なお、ゼルブスト法については、ゼルブストによ
る文献(M.Zerbst,Z.Angew,Phys.Vol.22,p.30,1996)に
詳述されている。
The recombination lifetime can be obtained by utilizing the process of recombining excess minority carriers generated in the inversion region in this manner. That is, by keeping the sweep voltage constant in the inversion region, excess minority carriers are recombined, and a transition from a non-equilibrium state to a thermal equilibrium state is made. In the thermal equilibrium state, the combined capacitance C becomes Cinv. By measuring and analyzing the change over time of the combined capacitance C, the recombination lifetime can be obtained. As this analysis method, an analysis method based on the cell bust method, which is a method for analyzing the generation lifetime, can be applied. The Zerubst method is described in detail in Zelbust's reference (M. Zerbst, Z. Angew, Phys. Vol. 22, p. 30, 1996).

【0040】B.第1実施例:図4は、第1実施例にお
ける再結合ライフタイムの測定方法を示すグラフであ
る。図4(A)は、本実施例における印加電圧Vの時間
変化、および光照射のタイミングを示している。蓄積領
域内の電圧Vaから反転領域内の電圧Vinvへと電圧を変
化させた後、Vinvで電圧を一定に保持する。また、電
圧をVinvで一定に保持しているとき、過剰な少数キャ
リアを発生させるため光を照射する。この光の波長は、
半導体基板101のエネルギーギャップ以上のエネルギ
ーを有する波長とすることが好ましい。その後、電圧V
をステップ状に反転領域内の測定電圧Vmに変化させて
一定に保持する。なお、第1実施例において、Vinvが
本発明における第2の電圧に相当し、Vmが本発明にお
ける第1の電圧に相当する。
B. First Embodiment FIG. 4 is a graph showing a method for measuring a recombination lifetime in the first embodiment. FIG. 4A shows the time change of the applied voltage V and the timing of light irradiation in this embodiment. After changing the voltage from the voltage Va in the accumulation region to the voltage Vinv in the inversion region, the voltage is kept constant at Vinv. When the voltage is kept constant at Vinv, light is applied to generate excessive minority carriers. The wavelength of this light is
It is preferable that the wavelength has energy equal to or larger than the energy gap of the semiconductor substrate 101. Then, the voltage V
Is stepwise changed to the measurement voltage Vm in the inversion region and is kept constant. In the first embodiment, Vinv corresponds to the second voltage in the present invention, and Vm corresponds to the first voltage in the present invention.

【0041】図4(B)は、図4(A)のように電圧掃
引および光照射を行ったときのC−V特性を示してい
る。Vinvで電圧を一定に保持し、光を照射することに
より、少数キャリアが発生して少数キャリアの不足状態
が解消され、さらに光を照射することにより、少数キャ
リアが過剰な非平衡状態へと移行する。ここで、光照射
を止め、反転領域内の空乏領域により近い電圧Vmにス
テップ状に電圧を変化させることにより、さらに過剰な
少数キャリアが発生して合成容量CはCmとなる。Vinv
からVmへの電圧の変化によりさらに過剰な少数キャリ
アが発生するのは、Vmにおける熱平衡状態での少数キ
ャリアの量が、Vinvのときよりも少ないためである。
FIG. 4B shows CV characteristics when voltage sweep and light irradiation are performed as shown in FIG. 4A. By maintaining the voltage at Vinv and irradiating light, minority carriers are generated and the shortage state of minority carriers is eliminated, and by irradiating light, minority carriers shift to an excess non-equilibrium state. I do. Here, by stopping the light irradiation and changing the voltage stepwise to a voltage Vm closer to the depletion region in the inversion region, an excess minority carrier is generated and the combined capacitance C becomes Cm. Vinv
The change of the voltage from Vm to Vm generates more excess minority carriers because the amount of minority carriers in thermal equilibrium at Vm is smaller than at Vinv.

【0042】電圧Vmを一定に保持することにより、過
剰な少数キャリアは、再結合して非平衡状態から熱平衡
状態に移行する。このときの合成容量Cの時間変化(C
−t特性)を測定して、解析することにより再結合ライ
フタイムを求めることができる。
By keeping the voltage Vm constant, the excess minority carriers recombine and shift from the non-equilibrium state to the thermal equilibrium state. At this time, the change of the combined capacitance C with time (C
The recombination lifetime can be determined by measuring and analyzing the −t characteristic).

【0043】第1実施例の測定電圧Vmは、反転領域内
の電圧であって、光照射時の電圧Vinvとターンオン電
圧VTとの間にあることが好ましい。すなわち、以下の
条件を満たすことが好ましい。
The measurement voltage Vm in the first embodiment, a voltage of the inverted region, is preferably between the voltage Vinv and the turn-on voltage V T of the time of light irradiation. That is, it is preferable to satisfy the following conditions.

【0044】[0044]

【数5】 (Equation 5)

【0045】式(5)において、VmがVinvに等しいと
きにも、過剰な少数キャリアは存在するので、再結合過
程のC−t特性を測定することは可能だが、VmはVT
近い値が好ましい。これは、過剰な少数キャリアが多数
存在すれば、合成容量Cの変化量が大きくなり、より再
結合過程のC−t測定が容易となるからである。なお、
VmがVTより大きい場合には、半導体基板内部への少数
キャリアの拡散が無視できなくなるため、再結合過程に
よるライフタイムの測定は困難となる。
[0045] formula (5), since Vm even when equal to Vinv, the excess minority carriers are present, Although it is possible to measure C-t characteristics of recombination processes, Vm is a value close to V T Is preferred. This is because if there are a large number of excessive minority carriers, the amount of change in the combined capacitance C becomes large, and the Ct measurement in the recombination process becomes easier. In addition,
If Vm is greater than V T, since the diffusion of minority carriers into the semiconductor substrate inside can not be ignored, the measurement of the lifetime due to recombination process becomes difficult.

【0046】また、反転容量Cinvの値は、半導体基板
と絶縁層の寸法および物性値から予め決定することがで
きる。したがって、図4(A)のように印加電圧をVa
からVinvに掃引させる場合に、図4(B)のC−V特
性よりターンオン電圧VTを知ることができる。これに
より、再結合過程の測定電圧Vmを1回の電圧掃引中に
容易に決定して、適切な測定することができる。
The value of the inversion capacitance Cinv can be determined in advance from dimensions and physical properties of the semiconductor substrate and the insulating layer. Therefore, as shown in FIG.
In the case where the swept Vinv from, it is possible to know the turn-on voltage V T from the C-V characteristics of FIG. 4 (B). Thus, the measurement voltage Vm in the recombination process can be easily determined during one voltage sweep, and appropriate measurement can be performed.

【0047】図5は、過剰少数キャリアの再結合過程に
おけるC−t特性の測定結果を示すグラフである。な
お、半導体基板101として、n型Si、面指数(10
0)、比抵抗10Ω・cmの基板を用いた。また、基板
101の表面に絶縁層としてSiO2膜を形成し、その上
にAl電極を形成した。電圧Vについては、掃引速度を
1V/sec、Vaを+5V、Vinvを−5V、Vmを−
2Vとした。図4(A)において、印加電圧をVmで一
定に保つことにより、合成容量CはCmからCinvに変化
する。図5のC−t特性を用いて解析することにより再
結合ライフタイムを求めることができる。
FIG. 5 is a graph showing the measurement results of the Ct characteristics in the process of recombination of excess minority carriers. In addition, as the semiconductor substrate 101, n-type Si, surface index (10
0), a substrate having a specific resistance of 10 Ω · cm was used. Further, a SiO 2 film was formed as an insulating layer on the surface of the substrate 101, and an Al electrode was formed thereon. For the voltage V, the sweep speed is 1 V / sec, Va is +5 V, Vinv is -5 V, and Vm is-
2V. In FIG. 4A, by keeping the applied voltage constant at Vm, the combined capacitance C changes from Cm to Cinv. The recombination lifetime can be obtained by analyzing using the Ct characteristic of FIG.

【0048】少数キャリアの再結合による過渡特性は、
次の式(6)、式(7)の2式より式(8)で表され
る。
The transient characteristics due to the recombination of minority carriers are as follows:
The following two expressions (6) and (7) are used to represent the expression (8).

【0049】[0049]

【数6】 (Equation 6)

【0050】[0050]

【数7】 (Equation 7)

【0051】[0051]

【数8】 (Equation 8)

【0052】ここで、Q、WおよびCは、時刻tでの少
数キャリアの電荷量、空乏層幅、および合成容量の測定
値である。一方、少数キャリアの時間変化は、半導体基
板101の表面での表面再結合による少数キャリアの時
間変化と、基板101内部における再結合による少数キ
ャリアの変化との和に等しい。したがって、少数キャリ
アの時間変化は、式(9)により表すことができる。
Here, Q, W and C are measured values of the charge amount of the minority carrier, the depletion layer width, and the combined capacitance at time t. On the other hand, the time change of the minority carrier is equal to the sum of the time change of the minority carrier due to the surface recombination on the surface of the semiconductor substrate 101 and the change of the minority carrier due to the recombination inside the substrate 101. Therefore, the time change of the minority carrier can be expressed by Expression (9).

【0053】[0053]

【数9】 (Equation 9)

【0054】ここで、niは真性キャリア密度、Sは表
面再結合速度、τは再結合ライフタイムである。また、
Winvは反転領域内での熱平衡状態、すなわち合成容量
CがCinvとなるときの空乏層幅である。式(8)およ
び式(9)より、式(10)が成り立つ。
Here, ni is the intrinsic carrier density, S is the surface recombination speed, and τ is the recombination lifetime. Also,
Winv is the thermal equilibrium state in the inversion region, that is, the depletion layer width when the combined capacitance C becomes Cinv. From Expressions (8) and (9), Expression (10) holds.

【0055】[0055]

【数10】 (Equation 10)

【0056】式(10)において時間tに依存するのは
合成容量Cのみであり、他のパラメータは定数である。
したがって、式(10)から、(Cox/C)の2乗の時
間変化の傾きと、(1−Cinv/C)の値とが直線関係
にあることが分かる。
In equation (10), only the combined capacitance C depends on the time t, and the other parameters are constants.
Therefore, it can be seen from equation (10) that the slope of the time change of the square of (Cox / C) and the value of (1-Cinv / C) have a linear relationship.

【0057】図6は、図5のC−t特性をゼルブストプ
ロットで表したグラフである。このゼルブストプロット
が式(10)に対応する。したがって、直線の傾きから
再結合ライフタイムτを、切片から表面再結合速度Sを
求めることができる。これにより、τ、Sを分離した再
結合ライフタイムの評価が可能となる。
FIG. 6 is a graph showing the Ct characteristic of FIG. 5 in a Zerubst plot. This Zerubst plot corresponds to equation (10). Therefore, the recombination lifetime τ can be obtained from the slope of the straight line, and the surface recombination speed S can be obtained from the intercept. As a result, it becomes possible to evaluate the recombination lifetime in which τ and S are separated.

【0058】本実施例の測定方法により、少数キャリア
の再結合ライフタイムτとして26.4μsec、表面
再結合速度Sとして9.5×10-3cm/sという妥当
な結果が得られた。
According to the measuring method of the present embodiment, reasonable results were obtained with a recombination lifetime τ of minority carriers of 26.4 μsec and a surface recombination velocity S of 9.5 × 10 −3 cm / s.

【0059】C.第2実施例:図7は、第2実施例にお
ける再結合ライフタイムの測定方法を示すグラフであ
る。図7(A)は、本実施例における印加電圧Vの時間
変化を示している。蓄積領域内の電圧VaからVinvへと
電圧を変化させた後、反転領域内の電圧Vinvで電圧を
一定に保持する。その後、ステップ状に印加電圧を反転
領域内の測定電圧Vmに変化させて、電圧を一定に保持
する。なお、第2実施例では、光照射は行っていない。
C. Second Embodiment FIG. 7 is a graph showing a method of measuring a recombination lifetime in a second embodiment. FIG. 7A shows a time change of the applied voltage V in this embodiment. After changing the voltage from the voltage Va in the accumulation region to Vinv, the voltage is kept constant at the voltage Vinv in the inversion region. Thereafter, the applied voltage is changed stepwise to the measured voltage Vm in the inversion region, and the voltage is kept constant. In the second embodiment, no light irradiation is performed.

【0060】図7(B)は、図7(A)のように印加電
圧を掃引したときのC−V特性である。Vinvで電圧を
一定に保持することにより、不足している少数キャリア
が発生し、非平衡状態から熱平衡状態へと移行する。こ
の後、電圧をステップ状に反転領域内のVmとすること
により、過剰な少数キャリアを発生させる。Vmを一定
に保持することにより、過剰な少数キャリアは、再結合
して熱平衡状態に移行する。このときの合成容量Cの時
間変化(C−t特性)を測定して、解析することにより
再結合ライフタイムを求めることができる。
FIG. 7B shows the CV characteristics when the applied voltage is swept as shown in FIG. By keeping the voltage constant at Vinv, a minority carrier deficient is generated, and the state shifts from the non-equilibrium state to the thermal equilibrium state. Thereafter, by setting the voltage to Vm in the inversion region in a step-like manner, excessive minority carriers are generated. By keeping Vm constant, excess minority carriers recombine and transition to a thermal equilibrium state. The recombination lifetime can be obtained by measuring and analyzing the time change (Ct characteristic) of the combined capacitance C at this time.

【0061】第2実施例の測定電圧Vmは、反転領域内
の電圧であり、以下の条件を満たすことが好ましい。
The measurement voltage Vm of the second embodiment is a voltage in the inversion region, and preferably satisfies the following conditions.

【0062】[0062]

【数11】 [Equation 11]

【0063】式(11)は、第1実施例の式(5)と異
なり、光照射による過剰少数キャリアの発生がないた
め、VmがVinvに等しいときは再結合ライフタイムを測
定できない。
Equation (11) differs from equation (5) of the first embodiment in that no excess minority carriers are generated by light irradiation, so that the recombination lifetime cannot be measured when Vm is equal to Vinv.

【0064】また、Vmは、式(11)の条件を満た
し、VTに近い値が好ましい。この場合には、過剰な少
数キャリアが多数発生するため再結合過程の測定が容易
となる。
[0064] Further, Vm satisfies the condition of formula (11), close to V T is preferred. In this case, measurement of the recombination process becomes easy because a large number of excess minority carriers are generated.

【0065】D.第3実施例:図8は、第3実施例にお
ける再結合ライフタイムの測定方法を示すグラフであ
る。図8(A)は、本実施例における印加電圧Vの時間
変化、および光照射のタイミングを示している。蓄積領
域内の一定の電圧Vaにて電圧を印加した後、時刻t3
で、反転領域内の電圧Vinvへとステップ状に変化させ
一定に保持する。このとき、過剰な少数キャリアを発生
させるため、光を照射する。時刻t4で光照射を中止す
るとともに、印加電圧をステップ状に反転領域内の測定
電圧Vmに変化させて一定に保持する。
D. Third Embodiment FIG. 8 is a graph showing a method for measuring a recombination lifetime in the third embodiment. FIG. 8A shows the time change of the applied voltage V and the timing of light irradiation in this embodiment. After applying a voltage at a constant voltage Va in the accumulation region, at time t3
Then, the voltage is changed stepwise to the voltage Vinv in the inversion region and kept constant. At this time, light is irradiated to generate excessive minority carriers. At time t4, the light irradiation is stopped, and the applied voltage is changed stepwise to the measured voltage Vm in the inversion region and kept constant.

【0066】図8(B)は、図8(A)のように電圧掃
引および光照射を行ったときのC−t特性を示してい
る。時刻t3まで、印加電圧は蓄積領域内のVaで保持さ
れるため、合成容量CはCoxで一定である。時刻t4に
おいて、印加電圧を蓄積領域内の電圧Vinvに変化させ
ることによって、半導体基板101内部は少数キャリア
が不足する非平衡状態となる。このとき、合成容量Cは
Cinvより小さい値となる。この後、光照射を行うこと
により過剰な少数キャリアを発生させる。図8(B)に
おいて、時刻t4で合成容量CがCinvよりも大きい値と
なっており、過剰なキャリアが発生していることが分か
る。時刻t4において、光照射を中止するとともに、印
加電圧を反転領域内の測定電圧Vmに変化させることに
より、さらに過剰な少数キャリアが発生する。この後、
測定電圧Vmを一定に保持することにより過剰な少数キ
ャリアが再結合し、非平衡状態から熱平衡状態へと移行
する。
FIG. 8B shows Ct characteristics when voltage sweep and light irradiation are performed as shown in FIG. 8A. Until time t3, the applied voltage is held at Va in the accumulation region, and thus the combined capacitance C is constant at Cox. At time t4, by changing the applied voltage to the voltage Vinv in the accumulation region, the inside of the semiconductor substrate 101 becomes a non-equilibrium state in which minority carriers are insufficient. At this time, the combined capacitance C has a value smaller than Cinv. After that, light irradiation generates excessive minority carriers. In FIG. 8B, at time t4, the combined capacitance C is larger than Cinv, and it can be seen that excessive carriers are generated. At time t4, the light irradiation is stopped, and the applied voltage is changed to the measurement voltage Vm in the inversion region, so that an extra minority carrier is generated. After this,
By keeping the measurement voltage Vm constant, excess minority carriers are recombined, and a transition from a non-equilibrium state to a thermal equilibrium state is made.

【0067】なお、第3実施例の測定電圧Vmは、式
(5)の条件を満たすことが好ましい。ただし、この場
合にはC−V特性よりVT値を知ることができないの
で、測定電圧Vm値の決定は第1実施例の場合より困難
である。すなわち、VT値を知るための予備試験などの
工程が必要となる。しかし、測定電圧VmをVinvと同一
の電圧としても、過剰な少数キャリアが発生しているた
め、再結合ライフタイムの測定は可能である。
It is preferable that the measured voltage Vm of the third embodiment satisfies the condition of equation (5). However, since in this case can not know the V T value than C-V characteristics, the determination of the measured voltage Vm value is more difficult than in the first embodiment. That is, a step such as a preliminary test for knowing the VT value is required. However, even if the measurement voltage Vm is the same voltage as Vinv, recombination lifetime can be measured because excessive minority carriers are generated.

【0068】上記のように発生させた過剰少数キャリア
の、時刻t4以降でのC−t特性を用いて解析すること
により再結合ライフタイムを求めることができる。
The recombination lifetime can be obtained by analyzing the excess minority carriers generated as described above using the Ct characteristics after time t4.

【0069】E.第4実施例:図9は、第4実施例にお
ける再結合ライフタイムの測定方法を示すグラフであ
る。図9(A)は、本実施例における印加電圧Vの時間
変化を示している。蓄積領域内の一定の電圧Vaにて電
圧を印加した後、時刻t5で、Vaから反転領域内の電圧
Vinvへとステップ状に変化させ一定に保持する。その
後、時刻t6で、印加電圧をステップ状に反転領域内の
測定電圧Vmに変化させて一定に保持する。なお、第4
実施例では、光照射は行っていない。
E. Fourth Embodiment FIG. 9 is a graph showing a method for measuring the recombination lifetime in the fourth embodiment. FIG. 9A shows a time change of the applied voltage V in this embodiment. After a voltage is applied at a constant voltage Va in the accumulation region, at time t5, the voltage is stepwise changed from Va to a voltage Vinv in the inversion region and is kept constant. Thereafter, at time t6, the applied voltage is changed stepwise to the measurement voltage Vm in the inversion region and kept constant. The fourth
In the embodiment, no light irradiation is performed.

【0070】図9(B)は、図9(A)のように電圧掃
引を行ったときのC−t特性を示している。時刻t5ま
で、印加電圧が蓄積領域内のVaで保持されるため、合
成容量CはCoxで一定である。時刻t5において、印加
電圧を蓄積領域内の電圧Vinvに変化させることによっ
て、半導体基板101内部は少数キャリアが不足する非
平衡状態となる。このとき、合成容量CはCinvより小
さい値となる。このまま電圧を保持することにより少数
キャリアが発生し、非平衡状態から熱平衡状態へと移行
する。図9(B)において、時刻t6で合成容量CがCi
nvとなり熱平衡状態となっていることが分かる。時刻t
6において、印加電圧を反転領域内の測定電圧Vmに変化
させることにより、過剰な少数キャリアが発生する。電
圧を保持することにより過剰な少数キャリアが再結合
し、非平衡状態から熱平衡状態へと移行する。
FIG. 9B shows Ct characteristics when voltage sweep is performed as shown in FIG. 9A. Until time t5, the applied voltage is held at Va in the accumulation region, so that the combined capacitance C is constant at Cox. At time t5, by changing the applied voltage to the voltage Vinv in the accumulation region, the inside of the semiconductor substrate 101 enters a non-equilibrium state in which minority carriers are insufficient. At this time, the combined capacitance C has a value smaller than Cinv. By maintaining the voltage as it is, minority carriers are generated, and the state shifts from the non-equilibrium state to the thermal equilibrium state. In FIG. 9B, at time t6, the combined capacitance C becomes Ci.
nv, which indicates that it is in a thermal equilibrium state. Time t
In step 6, by changing the applied voltage to the measured voltage Vm in the inversion region, excess minority carriers are generated. By maintaining the voltage, the excess minority carriers recombine and transition from the non-equilibrium state to the thermal equilibrium state.

【0071】なお、第4実施例の測定電圧Vmは、式
(11)の条件を満たすことが好ましい。ただし、この
場合にはC−V特性よりVT値を知ることができないの
で、測定電圧Vm値の決定は第2実施例の場合より困難
である。すなわち、VT値を知るための予備試験などの
工程が必要となる。
It is preferable that the measured voltage Vm of the fourth embodiment satisfies the condition of the equation (11). However, since in this case can not know the V T value than C-V characteristics, the determination of the measured voltage Vm value is more difficult than the case of the second embodiment. That is, a step such as a preliminary test for knowing the VT value is required.

【0072】上記のように発生させた過剰少数キャリア
の、時刻t6以降でのC−t特性を用いて解析すること
により再結合ライフタイムを求めることができる。
The recombination lifetime can be obtained by analyzing the excess minority carriers generated as described above using the Ct characteristics after time t6.

【0073】F.第5実施例:図10は、ケルビンプロ
ーブを用いた再結合ライフタイムの測定方法を示す説明
図である。本実施例においては、半導体基板121の上
面には絶縁層122が、裏面には電極220が設けられ
ている。第1ないし第4実施例では、印加電圧Vを一定
としてC−t特性より再結合ライフタイムを求めたが、
ケルビンプローブを用いた再結合ライフタイムの測定方
法では、絶縁層122上に電荷を付加し、電荷量一定の
下、絶縁層122上面の電位を測定することにより再結
合ライフタイムを求める。
F. Fifth Embodiment FIG. 10 is an explanatory diagram showing a method of measuring a recombination lifetime using a Kelvin probe. In this embodiment, the insulating layer 122 is provided on the upper surface of the semiconductor substrate 121, and the electrode 220 is provided on the rear surface. In the first to fourth embodiments, the recombination lifetime was determined from the Ct characteristic while the applied voltage V was constant.
In the method of measuring a recombination lifetime using a Kelvin probe, a charge is added to the insulating layer 122 and the potential of the upper surface of the insulating layer 122 is measured with a constant amount of charge to obtain a recombination lifetime.

【0074】図10(a)では、絶縁層122上に負電
荷を付加する様子を示している。負電荷は、放電ニード
ル300よりコロナ放電により付加される。負電荷が付
加されたとき、半導体基板121中には、空乏層が形成
され、このとき少数キャリアが不足する非平衡状態とな
っている。時間が経過するとともに少数キャリアが発生
し、最終的には、熱平衡状態となる。なお、図10
(a)に示す状態は、図3において反転領域内の電圧V
invを印加した状態に相当する。図10(b)では、光
を照射して、半導体基板121中に過剰の少数キャリア
を発生させる。このとき、半導体基板121中は過剰な
少数キャリアが存在する非平衡状態となっている。図1
0(c)では、コロナ放電により正電荷を付加して絶縁
層122上の負電荷の電荷量を小さくする。なお、図1
0(c)に示す状態は、図3において反転領域内の電圧
Vmを印加した状態に相当する。図10(d)では、プ
ローブ400を用いて過剰少数キャリアの再結合過程に
伴う絶縁層122の上面の電位変化を非接触で測定す
る。この測定は、絶縁層122上の負電荷によりプロー
ブ400に誘導された電荷量を、プローブ400を上下
に振動させながら図示しない結合コンデンサに交流結合
させることにより、絶縁層122の上面の電位に比例し
た交流信号として得るものである。なお、ケルビンプロ
ーブ装置は周知のものであり、Z.Physin,115,296(1940
年)に所載のB.キ゛セ゛(Gysae)及びS.ワーケ゛ナー(Wagener)の論
文に詳細に開示されている。
FIG. 10A shows a state where a negative charge is added to the insulating layer 122. The negative charge is added from the discharge needle 300 by corona discharge. When a negative charge is added, a depletion layer is formed in the semiconductor substrate 121, and the semiconductor substrate 121 is in a non-equilibrium state in which minority carriers are insufficient. As time passes, minority carriers are generated, and finally, a thermal equilibrium state is reached. Note that FIG.
The state shown in (a) corresponds to the voltage V in the inversion region in FIG.
This corresponds to a state where inv is applied. In FIG. 10B, light is irradiated to generate excessive minority carriers in the semiconductor substrate 121. At this time, the semiconductor substrate 121 is in a non-equilibrium state in which an excess minority carrier exists. FIG.
At 0 (c), positive charges are added by corona discharge to reduce the amount of negative charges on the insulating layer 122. FIG.
The state indicated by 0 (c) corresponds to the state where the voltage Vm in the inversion region is applied in FIG. In FIG. 10D, a change in potential on the upper surface of the insulating layer 122 due to a process of recombining excess minority carriers is measured in a non-contact manner using the probe 400. In this measurement, the amount of charge induced in the probe 400 by the negative charge on the insulating layer 122 is AC-coupled to a coupling capacitor (not shown) while vibrating the probe 400 up and down, so that it is proportional to the potential on the upper surface of the insulating layer 122. It is obtained as an alternating signal. The Kelvin probe device is well known and is described in Z. Physin, 115, 296 (1940).
(Gysae) and S. Wagener, which are published in detail in (Year).

【0075】図11は、図10(d)の状態での半導体
基板内部を模式的に示す説明図である。図10(a)か
ら(c)の処理により、半導体基板121の内部には、
空乏層と反転層とが形成されており、反転層には過剰な
少数キャリアが発生している。
FIG. 11 is an explanatory diagram schematically showing the inside of the semiconductor substrate in the state of FIG. By the processing of FIGS. 10A to 10C, the inside of the semiconductor substrate 121 is
A depletion layer and an inversion layer are formed, and excess minority carriers are generated in the inversion layer.

【0076】図11の絶縁層122を介した電荷中性条
件は式(12)により、また、絶縁層122の上面の電
位Vは式(13)により表される。
The neutral condition of the electric charge via the insulating layer 122 in FIG. 11 is expressed by Expression (12), and the potential V on the upper surface of the insulating layer 122 is expressed by Expression (13).

【0077】[0077]

【数12】 (Equation 12)

【0078】[0078]

【数13】 (Equation 13)

【0079】ここで、式(12)のQmは絶縁層122
上の負電荷の電荷量である。右辺第1項は空乏層内の電
荷量であり、qは電気素量、Ndは半導体基板121の
ドナー密度、Wは空乏層幅を示す。また、第2項のQは
反転層の少数キャリアの電荷量である。なお、左辺の絶
対値は、右辺が正電荷で、左辺が負電荷であることによ
る。
Here, Qm in the equation (12) is the insulating layer 122
This is the amount of negative charge above. The first term on the right side is the amount of charge in the depletion layer, q is the elementary charge, Nd is the donor density of the semiconductor substrate 121, and W is the width of the depletion layer. Further, Q in the second term is the charge amount of the minority carrier in the inversion layer. Note that the absolute value of the left side is based on the fact that the right side is positive and the left side is negative.

【0080】式(13)のVoxは絶縁層122にかかる
電圧、Ψsは半導体基板121にかかる電圧である。
In the equation (13), Vox is a voltage applied to the insulating layer 122, and Δs is a voltage applied to the semiconductor substrate 121.

【0081】ここで、式(12)を時間tで微分する
と、Qmは一定であるため、式(14)が成り立つ。
Here, when equation (12) is differentiated with respect to time t, equation (14) holds because Qm is constant.

【0082】[0082]

【数14】 [Equation 14]

【0083】また、式(13)を時間tで微分すると、
Voxは一定であるため、式(15)が成り立つ。
Also, differentiating equation (13) with time t gives:
Since Vox is constant, equation (15) holds.

【0084】[0084]

【数15】 (Equation 15)

【0085】また、Ψsは、ポアソン方程式より、式
(16)により表される。
Further, Ψs is expressed by equation (16) from the Poisson equation.

【0086】[0086]

【数16】 (Equation 16)

【0087】式(16)中、ε0は真空誘電率、εSは半
導体基板121の比誘電率を示す。
In the equation (16), ε 0 indicates a vacuum dielectric constant, and ε S indicates a relative dielectric constant of the semiconductor substrate 121.

【0088】式(15),(16)を用いると、式(1
4)の過剰少数キャリアの時間変化は、式(17)のよ
うに絶縁層122上面における電位の時間変化により表
されることが分かる。
Using equations (15) and (16), equation (1)
It can be seen that the time change of the excess minority carriers in 4) is represented by the time change of the potential on the upper surface of the insulating layer 122 as shown in the equation (17).

【0089】[0089]

【数17】 [Equation 17]

【0090】さらに、式(17)と少数キャリアの時間
変化を示す式(9)とから、式(18)が成り立つ。
Further, Expression (18) is established from Expression (17) and Expression (9) showing the time change of the minority carrier.

【0091】[0091]

【数18】 (Equation 18)

【0092】式(18)を用いれば、第1ないし第4実
施例における容量の時間変化を示す式(10)と同じよ
うに、τ、Sを分離した再結合ライフタイムの評価が可
能となる。
By using the equation (18), it is possible to evaluate the recombination lifetime in which τ and S are separated, similarly to the equation (10) showing the time change of the capacitance in the first to fourth embodiments. .

【0093】上記のように、本発明の測定方法を用いれ
ば、少数キャリアの再結合ライフタイムτおよび表面再
結合速度Sに依存した容量や電位を測定することができ
る。したがって、ゼルブスト法による解析手法を応用し
て、再結合ライフタイムτと表面再結合速度Sを分離し
て、少数キャリアの再結合ライフタイムτを定量的に評
価することができる。
As described above, by using the measurement method of the present invention, it is possible to measure the capacitance and potential depending on the recombination lifetime τ and the surface recombination velocity S of minority carriers. Therefore, the recombination lifetime τ and the surface recombination velocity S can be separated by applying the analysis method based on the Zerubst method, and the recombination lifetime τ of minority carriers can be quantitatively evaluated.

【0094】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能であり、
例えば次のような変形も可能である。
The present invention is not limited to the above Examples and Embodiments, but can be implemented in various modes without departing from the gist of the invention.
For example, the following modifications are possible.

【0095】(1)上記第1および第2実施例において
は、図4(A),図7(A)に示すように、印加電圧V
をステップ状に蓄積領域内の電圧Vaから反転領域内の
電圧Vinvへと変化させているが、ターンオン電圧を決
定することができれば、これに限られない。例えば、直
線状に電圧を掃引してもよい。
(1) In the first and second embodiments, as shown in FIGS. 4A and 7A, the applied voltage V
Is stepwise changed from the voltage Va in the accumulation region to the voltage Vinv in the inversion region, but is not limited to this as long as the turn-on voltage can be determined. For example, the voltage may be swept linearly.

【0096】(2)上記第1および第2実施例において
は、図4(A),図7(A)に示すように、印加電圧V
を、蓄積領域内の電圧Vaから反転領域内の電圧Vinvへ
と一定の掃引速度で変化させているが、ターンオン電圧
Tを正確に測定するために、その付近だけ掃引速度を
小さくしてもよい。こうすれば、より適切な第1の電圧
Vmを決定することができる。
(2) In the first and second embodiments, as shown in FIGS. 4A and 7A, the applied voltage V
And although the voltage Va of the storage area to a voltage Vinv of the inversion region are varied at a constant sweep rate, in order to accurately measure the turn-on voltage V T, also to reduce the sweep rate only near Good. In this case, a more appropriate first voltage Vm can be determined.

【0097】(3)上記第1および第2実施例において
は、図4(A),図7(A)に示すように、印加電圧V
を、蓄積領域内の電圧Vaから反転領域内の電圧Vinvへ
と一定の掃引速度で変化させているが、ターンオン電圧
Tを正確に測定するために、その付近だけ測定しても
よい。こうすれば、より迅速に第1の電圧Vmを決定す
ることができる。
(3) In the first and second embodiments, as shown in FIGS. 4A and 7A, the applied voltage V
And although the voltage Va of the storage area to a voltage Vinv of the inversion region are varied at a constant sweep rate, in order to accurately measure the turn-on voltage V T, it may be measured by near. This allows the first voltage Vm to be determined more quickly.

【0098】(4)上記第5実施例においては、より多
くの過剰な少数キャリアを発生させるため、図10
(c)に示すように絶縁層122上の電荷量を減少させ
ているが、図10(c)に示す工程を省略してもよい。
こうしても、光照射により過剰な少数キャリアを発生さ
せることができる。
(4) In the fifth embodiment, in order to generate more excess minority carriers, FIG.
Although the charge amount on the insulating layer 122 is reduced as shown in FIG. 10C, the step shown in FIG. 10C may be omitted.
Even in this case, excess minority carriers can be generated by light irradiation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による少数キャリアのライフタイム測定
方法で使用される基本的な構成を示す概念図。
FIG. 1 is a conceptual diagram showing a basic configuration used in a minority carrier lifetime measuring method according to the present invention.

【図2】図1に示す構成を実現しつつ合成容量Cの測定
を行なう測定装置の構成を示す概念図。
FIG. 2 is a conceptual diagram showing a configuration of a measuring device that measures a combined capacitance C while realizing the configuration shown in FIG.

【図3】図1(A)のMIS構造に対して印加電圧を掃
引したときの容量変化を示すグラフ。
FIG. 3 is a graph showing a change in capacitance when an applied voltage is swept with respect to the MIS structure of FIG.

【図4】第1実施例における再結合ライフタイムの測定
方法を示すグラフ。
FIG. 4 is a graph showing a method for measuring a recombination lifetime in the first embodiment.

【図5】過剰少数キャリアの再結合過程におけるC−t
特性の測定結果を示すグラフ。
FIG. 5: Ct in the process of recombination of excess minority carriers
5 is a graph showing measurement results of characteristics.

【図6】図5のC−t特性をゼルブストプロットで表し
たグラフ。
FIG. 6 is a graph showing the Ct characteristic of FIG. 5 in a Zerubst plot.

【図7】第2実施例における再結合ライフタイムの測定
方法を示すグラフ。
FIG. 7 is a graph showing a method for measuring a recombination lifetime in the second embodiment.

【図8】第3実施例における再結合ライフタイムの測定
方法を示すグラフ。
FIG. 8 is a graph showing a method for measuring a recombination lifetime in the third embodiment.

【図9】第4実施例における再結合ライフタイムの測定
方法を示すグラフ。
FIG. 9 is a graph showing a method for measuring a recombination lifetime in the fourth embodiment.

【図10】ケルビンプローブを用いた再結合ライフタイ
ムの測定方法を示す説明図。
FIG. 10 is an explanatory diagram showing a method for measuring a recombination lifetime using a Kelvin probe.

【図11】図10(d)の状態での半導体基板内部を模
式的に示す説明図。
FIG. 11 is an explanatory view schematically showing the inside of the semiconductor substrate in the state of FIG.

【符号の説明】[Explanation of symbols]

1…固定台 2…圧電アクチュエータ 3…架台 4…プリズム 4a…底面 5…発光素子 6…受光素子 7…試料台 11…位置制御装置 12…光量測定器 13…インピーダンスメータ 14…ホストコントローラ 100…半導体ウエハ 100a…表面 101…半導体基板 102…絶縁層 121…半導体基板 122…絶縁層 200,210…電極 201…測定用電極 220…電極 300…放電ニードル 400…プローブ G…ギャップ …蓄積領域 …空乏領域 …強空乏領域 …反転領域 DESCRIPTION OF SYMBOLS 1 ... Fixed stand 2 ... Piezoelectric actuator 3 ... Stand 4 ... Prism 4a ... Bottom surface 5 ... Light emitting element 6 ... Light receiving element 7 ... Sample table 11 ... Position control device 12 ... Light quantity measuring device 13 ... Impedance meter 14 ... Host controller 100 ... Semiconductor Wafer 100a Surface 101 Semiconductor substrate 102 Insulating layer 121 Semiconductor substrate 122 Insulating layer 200, 210 Electrode 201 Measurement electrode 220 Electrode 300 Discharge needle 400 Probe G Gap Accumulation region Depletion region Strong depletion region… Inversion region

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体における少数キャリアの再結合ラ
イフタイムを測定する方法であって、(a)前記半導体
に反転電圧領域内の電圧を印加して前記半導体内部に過
剰の少数キャリアを発生させた後、前記反転電圧領域内
の第1の電圧で一定に保持した状態で前記半導体の電気
容量の時間変化を測定する工程と、(b)前記電気容量
の時間変化に基づいて、前記半導体中における少数キャ
リアの再結合ライフタイムを求める工程と、を備えるこ
とを特徴とする少数キャリアの再結合ライフタイム測定
方法。
1. A method for measuring the recombination lifetime of minority carriers in a semiconductor, comprising: (a) applying a voltage in an inversion voltage region to the semiconductor to generate an excess minority carrier inside the semiconductor; And a step of measuring a time change of the capacitance of the semiconductor while maintaining the voltage constant at a first voltage in the inversion voltage region; and (b) measuring a time change of the capacitance in the semiconductor based on the time change of the capacitance. Determining a recombination lifetime of minority carriers. A method for measuring a recombination lifetime of minority carriers.
【請求項2】 請求項1記載の再結合ライフタイム測定
方法であって、 前記工程(a)は、前記半導体に光を照射することによ
って、前記過剰の少数キャリアを発生させる工程を含む
ことを特徴とする再結合ライフタイム測定方法。
2. The recombination lifetime measurement method according to claim 1, wherein the step (a) includes a step of irradiating the semiconductor with light to generate the excess minority carriers. Characterized recombination lifetime measurement method.
【請求項3】 請求項1または請求項2記載の再結合ラ
イフタイム測定方法であって、 前記工程(a)は、前記反転電圧領域内の第2の電圧か
ら前記第1の電圧に変化させることによって、前記過剰
の少数キャリアを発生させる工程を含み、前記第1の電
圧は前記第2の電圧よりも空乏電圧領域に近い電圧であ
ることを特徴とする再結合ライフタイム測定方法。
3. The recombination lifetime measuring method according to claim 1, wherein in the step (a), the second voltage in the inversion voltage region is changed to the first voltage. Thereby generating the excess minority carriers, wherein the first voltage is closer to the depletion voltage region than the second voltage.
【請求項4】 請求項3記載の再結合ライフタイム測定
方法であって、さらに、 前記空乏電圧領域から前記反転電圧領域に電圧の直流成
分を変化させつつC−V特性を測定し、前記C−V特性
から前記反転電圧領域と前記空乏電圧領域との境界にお
ける電圧であるターンオン電圧を測定するとともに、前
記ターンオン電圧に基づいて前記第1の電圧を決定する
ことを特徴とする再結合ライフタイム測定方法。
4. The recombination lifetime measuring method according to claim 3, further comprising: measuring a CV characteristic while changing a DC component of a voltage from the depletion voltage region to the inversion voltage region; Measuring a turn-on voltage, which is a voltage at a boundary between the inversion voltage region and the depletion voltage region, from the -V characteristic, and determining the first voltage based on the turn-on voltage. Measuring method.
【請求項5】 半導体基板の表面に絶縁層を有する半導
体ウエハにおける少数キャリアの再結合ライフタイムを
測定する方法であって、(a)前記半導体ウエハの前記
絶縁層の上面に第1の極性の電荷を付加することによっ
て、前記半導体基板内部に反転層を形成する工程と、
(b)前記半導体ウエハに光を照射することによって、
前記半導体基板内部に過剰の少数キャリアを発生させた
後、前記絶縁層の上方において非接触で前記絶縁層の表
面電位の時間変化を測定する工程と、(c)前記表面電
位の時間変化に基づいて、前記半導体基板中における少
数キャリアの再結合ライフタイムを求める工程と、を備
えることを特徴とする少数キャリアの再結合ライフタイ
ム測定方法。
5. A method for measuring a recombination lifetime of a minority carrier in a semiconductor wafer having an insulating layer on a surface of a semiconductor substrate, the method comprising: (a) providing a first polarity on a top surface of the insulating layer of the semiconductor wafer; Forming an inversion layer inside the semiconductor substrate by adding a charge;
(B) irradiating the semiconductor wafer with light,
A step of measuring a time change of a surface potential of the insulating layer in a non-contact manner above the insulating layer after generating an excessive minority carrier inside the semiconductor substrate; and (c) measuring a time change of the surface potential. Determining the recombination lifetime of minority carriers in the semiconductor substrate.
【請求項6】 請求項5記載の再結合ライフタイム測定
方法であって、 前記工程(b)は、前記反転層が消失しない程度に前記
第1の極性とは異なる第2の電荷を付加することによっ
て前記過剰の少数キャリアを発生させる工程を含むこと
を特徴とする再結合ライフタイム測定方法。
6. The recombination lifetime measuring method according to claim 5, wherein in the step (b), a second charge different from the first polarity is added to such an extent that the inversion layer does not disappear. A method for generating the excess minority carriers by the method.
JP36413897A 1997-12-16 1997-12-16 Recombination life time measuring method for minority carriers of semiconductor Pending JPH11186350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36413897A JPH11186350A (en) 1997-12-16 1997-12-16 Recombination life time measuring method for minority carriers of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36413897A JPH11186350A (en) 1997-12-16 1997-12-16 Recombination life time measuring method for minority carriers of semiconductor

Publications (1)

Publication Number Publication Date
JPH11186350A true JPH11186350A (en) 1999-07-09

Family

ID=18481069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36413897A Pending JPH11186350A (en) 1997-12-16 1997-12-16 Recombination life time measuring method for minority carriers of semiconductor

Country Status (1)

Country Link
JP (1) JPH11186350A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045926A (en) * 2001-07-27 2003-02-14 Shin Etsu Handotai Co Ltd Method for measuring carrier concentration of silicon epitaxial layer
JP2003273183A (en) * 2002-03-15 2003-09-26 Solid State Measurements Inc Method for measuring threshold voltage and dopant concentration at high speed
JP2004146831A (en) * 2002-10-22 2004-05-20 Solid State Measurements Inc Method for measuring electrical charge carrier lifetime of semiconductor wafer and its measurement apparatus
US6756607B2 (en) 2002-06-27 2004-06-29 Sumitomo Electric Industries, Ltd. Method and device for determining backgate characteristics
JP2007115769A (en) * 2005-10-18 2007-05-10 Tokyo Univ Of Agriculture & Technology Instrument for measuring electric characteristics
JPWO2006022425A1 (en) * 2004-08-27 2008-05-08 国立大学法人東京農工大学 Device for measuring electrical characteristics of semiconductors
JP2014529181A (en) * 2011-07-27 2014-10-30 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat Al’Energie Atomique Et Aux Energiesalternatives Identifying dopant content in compensated silicon samples
JP2017009307A (en) * 2015-06-17 2017-01-12 信越半導体株式会社 Method for evaluating semiconductor substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045926A (en) * 2001-07-27 2003-02-14 Shin Etsu Handotai Co Ltd Method for measuring carrier concentration of silicon epitaxial layer
JP2003273183A (en) * 2002-03-15 2003-09-26 Solid State Measurements Inc Method for measuring threshold voltage and dopant concentration at high speed
US6756607B2 (en) 2002-06-27 2004-06-29 Sumitomo Electric Industries, Ltd. Method and device for determining backgate characteristics
JP2004146831A (en) * 2002-10-22 2004-05-20 Solid State Measurements Inc Method for measuring electrical charge carrier lifetime of semiconductor wafer and its measurement apparatus
JPWO2006022425A1 (en) * 2004-08-27 2008-05-08 国立大学法人東京農工大学 Device for measuring electrical characteristics of semiconductors
JP4621922B2 (en) * 2004-08-27 2011-02-02 国立大学法人東京農工大学 Device for measuring electrical characteristics of semiconductors
JP2007115769A (en) * 2005-10-18 2007-05-10 Tokyo Univ Of Agriculture & Technology Instrument for measuring electric characteristics
JP2014529181A (en) * 2011-07-27 2014-10-30 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat Al’Energie Atomique Et Aux Energiesalternatives Identifying dopant content in compensated silicon samples
JP2017009307A (en) * 2015-06-17 2017-01-12 信越半導体株式会社 Method for evaluating semiconductor substrate

Similar Documents

Publication Publication Date Title
US4812756A (en) Contactless technique for semicondutor wafer testing
US6448804B2 (en) Contactless total charge measurement with corona
US5065103A (en) Scanning capacitance - voltage microscopy
Rosenwaks et al. Kelvin probe force microscopy of semiconductor surface defects
JP2702807B2 (en) Method and apparatus for measuring deep impurity level in semiconductor
US4827212A (en) Noninvasive method and apparatus for characterization of semiconductors
JP2951582B2 (en) Method and apparatus for non-contact corona oxide semiconductor QV mobile charge measurement
Fleming Space charge profile measurement techniques: recent advances and future directions
US4995939A (en) Method and apparatus for determining the layer thickness of semiconductor layer structures
US6915232B2 (en) Film thickness measuring method, relative dielectric constant measuring method, film thickness measuring apparatus, and relative dielectric constant measuring apparatus
JPH11186350A (en) Recombination life time measuring method for minority carriers of semiconductor
US9442078B2 (en) Scanning frequency comb microscopy (SFCM) for carrier profiling in semiconductors
Drndic et al. Imaging the charge transport in arrays of CdSe nanocrystals
US7488610B2 (en) Insulator film characteristic measuring method and insulator film characteristic measuring apparatus
Marka et al. Characterization of X-ray radiation damage in Si/SiO/sub 2/structures using second-harmonic generation
US4621233A (en) Non-destructive testing of semiconductors using acoustic wave method
Larcher et al. Gate current in ultrathin MOS capacitors: a new model of tunnel current
JPH06112291A (en) Measurement of life time of minority carrier of semiconductor
JPH10270515A (en) Electrical-characteristic evaluating device
Jordan et al. BiasMDP: Carrier lifetime characterization technique with applied bias voltage
JP3736749B2 (en) Method for measuring resistivity of semiconductor wafer
JP2609728B2 (en) MIS interface evaluation method and apparatus
Palma A new theoretical model for transverse acoustoelectric voltage measurements on Si/SiO2 structures
Baudon et al. Advances in electric charge measurements in semi-conducting structures by non-destructive thermal methods
JP2004349342A (en) Method for measuring capacitance of depletion layer