JPH05183034A - Measurement of characteristics of semiconductor - Google Patents

Measurement of characteristics of semiconductor

Info

Publication number
JPH05183034A
JPH05183034A JP35890691A JP35890691A JPH05183034A JP H05183034 A JPH05183034 A JP H05183034A JP 35890691 A JP35890691 A JP 35890691A JP 35890691 A JP35890691 A JP 35890691A JP H05183034 A JPH05183034 A JP H05183034A
Authority
JP
Japan
Prior art keywords
change
curve
capacitance
capacitance value
mos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP35890691A
Other languages
Japanese (ja)
Inventor
Motoaki Nagamori
基明 長森
Takayuki Shingyouchi
隆之 新行内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP35890691A priority Critical patent/JPH05183034A/en
Publication of JPH05183034A publication Critical patent/JPH05183034A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To detemine a life time, etc., within a short period of time and accurately conduct the analysis through reduction of noise by generating a particular Zerbst curve by measuring change of capacitance value for voltage change of MOS structure and change of capacitance value for time and then calculating a gradient of this curve. CONSTITUTION:A capacitance COX of an oxide film 3 of a MOS structure 1 is measured, a characteristic curve indicating change of a capacitance C for change of a voltage V is obtained and a saturated capacitance value Cmin in the minimum value side on the characteristic curve is measured. Next, while change of the capacitance value C for time is being measured by applying a constant voltage to the MOS structure 1, a Zerbst curve is generated by plotting ((Cmin/C) -1) on the horizontal axis and the converted values derived from code with time t. When the values indicated by the Zerbst curve show almost constant change within the predetermined range of change, minority carrier generation life time etc., can be determined by calculating a gradient of the Zerbst curve of the range of change.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体の結晶評価に用
いられる少数キャリアの発生ライフタイムおよびその表
面再結合速度の測定方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of measuring a minority carrier generation lifetime and its surface recombination rate used for semiconductor crystal evaluation.

【0002】[0002]

【従来の技術】従来、MOS構造のC−t特性を測定す
ることより、少数キャリアの発生ライフタイムτgおよ
びその表面再結合速度SOが求められた。これらの測定
された発生ライフタイムτgおよび表面再結合速度S
Oは、半導体工業における製造工程の管理等に用いられ
ている。
Conventionally, from measuring the C-t characteristics of MOS structure, occurrence lifetime tau g and the surface recombination velocity S O of minority carriers it was determined. These measured onset lifetimes τ g and surface recombination rates S
O is used for controlling manufacturing processes in the semiconductor industry.

【0003】この測定方法は、例えば、図5に示すよう
に、n型シリコンウェーハ12上に二酸化ケイ素膜13
を介してポリシリコン電極14を形成し、かようにして
形成されたMOSキャパシタ11を暗箱15内の所定位
置に設置する。このMOSキャパシタ11は高周波容量
計16に接続される。この高周波容量計16は直流電源
18から得られる直流バイアスに高周波信号を重畳し
て、テストシグナル(測定周波数1MHz)を発生す
る。このテストシグナルはMOSキャパシタ11のn型
シリコンウエハ12とポリシリコン電極14に印加され
るものである。
This measurement method is, for example, as shown in FIG. 5, a silicon dioxide film 13 on an n-type silicon wafer 12.
A polysilicon electrode 14 is formed through the above, and the MOS capacitor 11 thus formed is placed at a predetermined position in a dark box 15. The MOS capacitor 11 is connected to the high frequency capacitance meter 16. The high frequency capacitance meter 16 superimposes a high frequency signal on a direct current bias obtained from a direct current power source 18 to generate a test signal (measurement frequency 1 MHz). This test signal is applied to the n-type silicon wafer 12 and the polysilicon electrode 14 of the MOS capacitor 11.

【0004】かようにしてMOSキャパシタ11に印加
されるテストシグナルでは、図6に示すように、直流電
源18のバイアス電圧を−5Vから+5Vまで一旦変化
させる。かかる変化後、テストシグナルは、所定時間、
+5Vのバイアス電圧を維持し、空乏層の厚さをゼロに
して、二酸化ケイ素膜13の容量COXを求める。次に、
直流電源18のバイアス電圧を再び−5Vに下げ、図7
に示すように、−5Vに下げられてからの経過時間tに
対するMOSキャパシタ11の容量Cの変化を測定す
る。この測定の結果、MOSキャパシタ11の容量Cの
最終値Cfin(図7中□印)は、経過時間t=1500
秒において19.3pFとなった。
In the test signal thus applied to the MOS capacitor 11, the bias voltage of the DC power supply 18 is once changed from -5V to + 5V, as shown in FIG. After such a change, the test signal is
The bias voltage of +5 V is maintained, the thickness of the depletion layer is set to zero, and the capacitance C OX of the silicon dioxide film 13 is obtained. next,
The bias voltage of the DC power supply 18 is lowered to -5V again, and
As shown in, the change in the capacitance C of the MOS capacitor 11 with respect to the elapsed time t after the voltage is lowered to -5V is measured. As a result of this measurement, the final value C fin of the capacitance C of the MOS capacitor 11 (marked by □ in FIG. 7) is the elapsed time t = 1500.
It became 19.3 pF in seconds.

【0005】次いで、図7のC−t曲線の解析は、図8
に示すように、Zerbst(ゼルプスト)プロットの
解析により行われる。上記容量COX、最終値Cfinに基
づいて、このC−t曲線の各測定値を、縦軸を{−d
(COX/C)2/dt}、横軸を{(Cfin/C)−1}
にしてプロットしてゼルプスト曲線ZPを得るものであ
る。そして、このゼルプスト曲線ZPにあって略直線を
形成する部分(例えば図8中△印と□印とを通過する直
線k)について、その傾きmを算出し、これに基づいて
発生ライフタイムτgを、この直線kと縦軸との切片Δ
より表面再結合速度SOをそれぞれ求めるものである。
Next, the analysis of the Ct curve of FIG.
As shown in, the analysis is performed on the Zerbst plot. Based on the capacitance C OX and the final value C fin , each measured value of this Ct curve is plotted along the vertical axis with {-d.
(C OX / C) 2 / dt}, the horizontal axis is {(C fin / C) -1}
Then, a Zelpst curve ZP is obtained by plotting. Then, the slope m is calculated for a portion of the Zerbst curve ZP that forms a substantially straight line (for example, a straight line k passing through the Δ mark and the □ mark in FIG. 8), and the generated lifetime τ g Is the intercept Δ between this straight line k and the vertical axis.
The surface recombination velocity S O is obtained from each.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体の特性測定方法にあっては、MOS構
造の容量の最終値Cfinを測定するまでの経過時間tが
大変長く、かつ、最終値Cfinの測定が終了してからゼ
ルプスト解析を行うため、ライフタイム等の決定に長時
間を要するという問題点があった。また、図8に示すよ
うに、ゼルプストプロットによるゼルプスト曲線ZPで
は、その縦軸が{−(COX/C)2}の微分値であるの
で、ノイズが多く含まれるという課題もあった。
However, in such a conventional semiconductor characteristic measuring method, the elapsed time t until the final value C fin of the capacitance of the MOS structure is measured is very long, and the final value t fin is very long. Since the Zelpst analysis is performed after the measurement of the value C fin is completed, there is a problem that it takes a long time to determine the lifetime and the like. Further, as shown in FIG. 8, in the Zelpst curve ZP by Zelpst plot, since the vertical axis is the differential value of {− (C OX / C) 2 }, there is a problem that a lot of noise is included.

【0007】そこで、本発明は、MOS構造の容量の最
終値Cfinが飽和値Cminに等しいことにより、最終値C
finをC−V特性のCminより決定し、C−t測定と同時
にゼルプスト解析を実行することにより、ライフタイム
等の決定を短時間で行うことのできる半導体の測定方法
を提供することを、その目的としている。また、本発明
は、そのゼルプストプロットの際のノイズを除去して正
確に解析を行うことができる半導体の特性測定方法を提
供することを、その目的としている。
Therefore, according to the present invention, since the final value C fin of the capacitance of the MOS structure is equal to the saturation value C min , the final value C fin
To provide a semiconductor measuring method capable of determining lifetimes and the like in a short time by determining fin from C min of C-V characteristics and performing Zelpst analysis simultaneously with C-t measurement. That is the purpose. Another object of the present invention is to provide a semiconductor characteristic measuring method capable of removing noise in the Zelpst plot and performing accurate analysis.

【0008】[0008]

【課題を解決するための手段】請求項1に記載の半導体
の特性測定方法においては、酸化膜を半導体と導電体と
の間に介在させてMOS構造を形成し、このMOS構造
の酸化膜の容量COXを測定し、電圧Vの変化に対する上
記MOS構造の容量値Cを測定することにより、電圧変
化に対する容量値の変化を示す特性曲線を求め、この特
性曲線上の最小値側の飽和容量値Cminを測定し、上記
MOS構造に一定電圧を印加し、時間tに対する上記M
OS構造の容量値Cの変化を測定し、この容量値Cの変
化を測定しつつ、((Cmin/C)−1)を横軸に、
(COX/C)2を時間tで微分した値を符号変換した変
換値を縦軸にしてこの容量値Cの変化をゼルプストプロ
ットしてゼルプスト曲線を作成し、このゼルプスト曲線
に示す値が所定の変動範囲にて略一定の変化となったと
き、この変動範囲のゼルプスト曲線の傾きを算出するこ
とにより、小数キャリアの発生ライフタイム等を決定す
るものである。
According to a first aspect of the present invention, there is provided a semiconductor characteristic measuring method, wherein a MOS structure is formed by interposing an oxide film between a semiconductor and a conductor, and the oxide film of the MOS structure is formed. By measuring the capacitance C OX and measuring the capacitance value C of the MOS structure with respect to the change of the voltage V, a characteristic curve showing the change of the capacitance value with respect to the voltage change is obtained, and the saturation capacitance on the minimum value side on this characteristic curve is obtained. The value C min is measured, a constant voltage is applied to the MOS structure, and the M
The change in the capacitance value C of the OS structure is measured, and while measuring the change in the capacitance value C, ((C min / C) -1) is plotted on the horizontal axis,
(C OX / C) 2 is differentiated with respect to time t, and the conversion value obtained by sign conversion is plotted on the vertical axis to plot a change in the capacitance value C by a Zelpst plot to create a Zelpst curve. When there is a substantially constant change in a predetermined fluctuation range, the slope of the Zerbst curve in this fluctuation range is calculated to determine the lifetime of occurrence of minority carriers and the like.

【0009】また、請求項2に記載の半導体の特性測定
方法においては、上記ゼルプスト曲線の作成に際してゼ
ルプストプロットによるプロット値を平均化処理したも
のである。
Further, in the semiconductor characteristic measuring method according to the second aspect of the present invention, the plotted values by the Zelpst plot are averaged when the Zelpst curve is created.

【0010】[0010]

【作用】請求項1に記載の発明の係る半導体の特性測定
方法にあっては、電圧Vの変化に対するMOS構造の容
量値Cの変化を示す特性曲線上の最小値側の飽和容量値
minを、MOS構造の容量の最終値Cfinと推定して、
ゼルプストプロットの解析を行う。このゼルプスト解析
はC−t測定と同時に行い、ゼルプスト曲線によりその
変化の割合が一定になった時点でライフタイム等を算
出、決定する。このため、半導体のライフタイム等を短
時間で決定することができる。
In the semiconductor characteristic measuring method according to the first aspect of the present invention, the saturation capacitance value C min on the minimum value side on the characteristic curve showing the variation of the capacitance value C of the MOS structure with respect to the variation of the voltage V is obtained. Is estimated as the final value C fin of the capacitance of the MOS structure,
Perform a Zelpst plot analysis. This Zelpst analysis is performed at the same time as the Ct measurement, and the lifetime and the like are calculated and determined when the rate of change becomes constant according to the Zelpst curve. Therefore, the lifetime of the semiconductor or the like can be determined in a short time.

【0011】また、請求項2に記載の発明に係る半導体
の特性測定方法にあっては、ゼルプストプロットに際し
てそのプロット値を例えば平均化処理する。この結果、
ゼルプスト曲線を平滑化することができ、そのノイズを
除去することができる。よって、より正確にライフタイ
ム等を決定することができる。
Further, in the semiconductor characteristic measuring method according to the second aspect of the present invention, the plotted values are subjected to, for example, averaging processing in the Zelpst plot. As a result,
The Zelpst curve can be smoothed and its noise can be removed. Therefore, the lifetime etc. can be determined more accurately.

【0012】[0012]

【実施例】以下、本発明に係る半導体の特性測定方法の
実施例について、図面を参照して説明する。図1は本発
明の一実施例に係る半導体の特性測定装置を示すブロッ
ク図である。この装置は、MOSキャパシタ1の設置用
の暗箱5、MOSキャパシタ1の容量測定用の高周波容
量計6、この高周波容量計6のテストシグナル用直流電
源8、この直流電源8の電圧計7、暗箱5内に設置され
MOSキャパシタ1の表面を照射する蛍光灯9等で構成
される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of a semiconductor characteristic measuring method according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a semiconductor characteristic measuring apparatus according to an embodiment of the present invention. This device includes a dark box 5 for installing the MOS capacitor 1, a high-frequency capacitance meter 6 for measuring the capacitance of the MOS capacitor 1, a DC power supply 8 for a test signal of the high-frequency capacitance meter 6, a voltmeter 7 for the DC power supply 8, and a dark box. 5, a fluorescent lamp 9 for illuminating the surface of the MOS capacitor 1 and the like.

【0013】本発明の半導体の特性測定方法において
は、まず、その表面を鏡面にしたn型シリコンウェーハ
2を用意する。このn型シリコンウェーハ2の表面は高
温酸化雰囲気中で熱処理される。熱処理されると、n型
シリコンウェーハ2の表面には二酸化ケイ素層3が2
2.5nmの厚さに形成される。この二酸化ケイ素層3
上にはポリシリコン電極4が1.96×10-3cm2の面
積に形成される。このようにして、MOSキャパシタ1
を製造する。
In the semiconductor property measuring method of the present invention, first, an n-type silicon wafer 2 having a mirror surface is prepared. The surface of the n-type silicon wafer 2 is heat-treated in a high temperature oxidizing atmosphere. When heat-treated, a silicon dioxide layer 3 is formed on the surface of the n-type silicon wafer 2.
It is formed to a thickness of 2.5 nm. This silicon dioxide layer 3
A polysilicon electrode 4 is formed on the upper surface of the substrate in an area of 1.96 × 10 −3 cm 2 . In this way, the MOS capacitor 1
To manufacture.

【0014】次に、このMOSキャパシタ1は、暗箱5
内の所定の位置に設置される。このMOSキャパシタ1
には、高周波容量計6が接続される。この高周波容量計
6は、テストシグナルとして1MHzの高周波信号を発
生する。この高周波信号には、直流電源8より得られる
直流バイアスが重畳される。テストシグナルは、MOS
キャパシタ1のn型シリコンウェーハ2の下面とポリシ
リコン電極4の上面とに印加されるものである。
Next, this MOS capacitor 1 has a dark box 5
It is installed in a predetermined position. This MOS capacitor 1
A high-frequency capacitance meter 6 is connected to. The high frequency capacitance meter 6 generates a high frequency signal of 1 MHz as a test signal. A DC bias obtained from the DC power supply 8 is superimposed on this high frequency signal. The test signal is MOS
It is applied to the lower surface of the n-type silicon wafer 2 and the upper surface of the polysilicon electrode 4 of the capacitor 1.

【0015】次いで、MOSキャパシタ1に印加するテ
ストシグナルに、直流電源8より−5Vのバイアス電圧
を重畳する。すると、ポリシリコン電極4は負の電圧に
なる。このバイアス電圧の印加と同時に、暗箱5内の蛍
光灯9を点灯する。この蛍光灯9の光はMOSキャパシ
タ1の表面を照射する。その30秒後、蛍光灯9を消灯
する。なお、この蛍光灯9の照射中、直流電源8はMO
Sキャパシタ1に−5Vのバイアス電圧を印加し続けて
いる。
Next, a bias voltage of -5 V is superposed on the test signal applied to the MOS capacitor 1 from the DC power supply 8. Then, the polysilicon electrode 4 has a negative voltage. Simultaneously with the application of this bias voltage, the fluorescent lamp 9 in the dark box 5 is turned on. The light of this fluorescent lamp 9 illuminates the surface of the MOS capacitor 1. After 30 seconds, the fluorescent lamp 9 is turned off. During the irradiation of the fluorescent lamp 9, the DC power source 8 is
A bias voltage of -5V is continuously applied to the S capacitor 1.

【0016】次に、直流電源8のバイアス電圧を−5V
から+5Vまで一定の変化量で上げていく。このバイア
ス電圧の変化に対するMOSキャパシタ1の容量Cを高
周波容量計6で測定する。このMOSキャパシタ1の容
量の測定値Cおよび電圧計7の測定値Vはコンピュータ
(図示していない)に入力される。これらの入力値は、
MOSキャパシタ1のC−V特性を示すC−V曲線(図
2)に変換される。以上の測定は300Kにて行ってい
る。そして、C−V測定に要する全時間は、150秒
(30秒+120秒)となっている。さらに、このC−
V曲線をデータ処理する。このデータ処理の結果以下の
ことを決定する。すなわち、二酸化ケイ素層3の容量値
OXは295pFである。また、C−V曲線のMOSキ
ャパシタ1の最小値側の飽和容量値Cminは19.3pF
である。
Next, the bias voltage of the DC power supply 8 is set to -5V.
To + 5V with constant change. The capacitance C of the MOS capacitor 1 with respect to this change in bias voltage is measured by the high frequency capacitance meter 6. The measured value C of the capacitance of the MOS capacitor 1 and the measured value V of the voltmeter 7 are input to a computer (not shown). These input values are
It is converted into a CV curve (FIG. 2) showing the CV characteristic of the MOS capacitor 1. The above measurement is performed at 300K. And the total time required for the C-V measurement is 150 seconds (30 seconds + 120 seconds). Furthermore, this C-
Data processing of V-curve. As a result of this data processing, the following is determined. That is, the capacitance value C OX of the silicon dioxide layer 3 is 295 pF. Further, the saturation capacitance value C min on the minimum value side of the MOS capacitor 1 of the CV curve is 19.3 pF.
Is.

【0017】次いで、直流電源18のバイアス電圧を再
び−5Vに下げる。図3に示すように、−5Vに下げら
れてからの経過時間tに対するMOSキャパシタ1の容
量Cの変化を測定する。同時にこのC−t曲線の解析を
行う。図4に示すように、ゼルプストプロットの解析を
用いて、このC−t曲線は解析される。このゼルプスト
プロットは、上記二酸化ケイ素層3の容量値COX、およ
び、C−V曲線のMOSキャパシタ1の最小値側の飽和
容量値Cminを用いて、縦軸を{−d(COX/C)2/d
t}、横軸を{(Cmin/C)−1}として上記測定値
をプロットすることにより、ゼルプスト曲線を得るもの
である。また、この場合、この縦軸に示す微分値につい
ては、データのフィッティングがなされる。詳しくは、
経過時間tの短い範囲において各微分値のデータを平均
化するものである。この平均化の結果、ゼルプスト曲線
ではノイズが除去される。このゼルプスト曲線の平滑化
が図れる。平滑化されたゼルプスト曲線では、その変化
の割合が一定となった場合またはその変化の割合が最小
値を示した場合について直線を作成するが、この直線を
正確に作成することができる。例えばこの直線の作成は
C−t特性の測定が開始してからの経過時間が500秒
となった場合に行うことができる。この直線の作成と同
時に、MOSキャパシタ1の容量Cの変化の測定を終了
する。このゼルプスト曲線が略直線(図4中破線)にな
る部分(図4中△印と□印とを通過する破線)の傾きm
よりn型シリコンウェーハ2の少数キャリアの発生ライ
フタイムτgを算出することができるとともに、この直
線における縦軸との切片Δよりその再結合速度SOを求
めることができる。なお、ゼルプスト解析においてゼル
プスト曲線から直線を作成することができない場合は、
データのフィッティングをやりなおす。
Next, the bias voltage of the DC power supply 18 is lowered to -5V again. As shown in FIG. 3, the change in the capacitance C of the MOS capacitor 1 with respect to the elapsed time t after the voltage is lowered to −5V is measured. At the same time, this Ct curve is analyzed. This C-t curve is analyzed using the Zelpst plot analysis, as shown in FIG. In this Zelpst plot, using the capacitance value C OX of the silicon dioxide layer 3 and the saturation capacitance value C min on the minimum value side of the MOS capacitor 1 of the CV curve, the vertical axis represents {−d (C OX. / C) 2 / d
t} and the horizontal axis are {(C min / C) -1} and the above measured values are plotted to obtain a Zelpst curve. Further, in this case, data fitting is performed for the differential value shown on the vertical axis. For more information,
The data of each differential value is averaged in the short range of the elapsed time t. As a result of this averaging, noise is removed from the Zelpst curve. It is possible to smooth the Zerbst curve. In the smoothed Zelpst curve, a straight line is created when the rate of change becomes constant or when the rate of change shows the minimum value, but this straight line can be created accurately. For example, this straight line can be created when the elapsed time from the start of the measurement of the Ct characteristic reaches 500 seconds. Simultaneously with the creation of this straight line, the measurement of the change in the capacitance C of the MOS capacitor 1 is completed. The slope m of the portion (broken line passing through the Δ mark and the □ mark in FIG. 4) where the Zerbst curve becomes a substantially straight line (broken line in FIG. 4)
The generation lifetime τ g of minority carriers in the n-type silicon wafer 2 can be calculated, and the recombination velocity S O can be obtained from the intercept Δ of the straight line with respect to the vertical axis. If you cannot create a straight line from a Zelpst curve in Zelpst analysis,
Refit the data.

【0018】このように、光照射を用いたMOSキャパ
シタ1のC−V特性の測定では、最小値側の飽和容量値
minおよび二酸化ケイ素層3の容量値COXを短時間で
決定することができる。そして、この容量値CminはC
−t特性測定のときの容量の飽和値Cfinと推定され
る。この結果、Cfinを短時間で決定することができ
る。そして、上記COXおよびCminは、C−t特性のゼ
ルプストプロットの解析に用いることができる。すなわ
ち、C−t特性の測定と並行してゼルプスト解析を行う
ことが可能となり、このC−t特性のゼルプスト曲線か
ら直線を決定することがてきたとき、C−t特性の測定
を停止できる。つまり、MOSキャパシタ1の容量Cが
飽和するまでC−t特性の測定は行わなくてもよい。こ
の結果、n型シリコンウェーハ2の少数キャリア発生ラ
イフタイムτgおよびn型シリコンウェーハ2の少数キ
ャリアの表面再結合速度SOをきわめて短時間で決定す
ることができる。
As described above, in the measurement of the CV characteristics of the MOS capacitor 1 using light irradiation, the saturation capacitance value C min on the minimum value side and the capacitance value C OX of the silicon dioxide layer 3 should be determined in a short time. You can And this capacity value C min is C
It is estimated to be the saturation value C fin of the capacitance when the −t characteristic is measured. As a result, C fin can be determined in a short time. Then, the above C OX and C min can be used for the analysis of the Zerbst plot of the Ct characteristic. In other words, it becomes possible to perform the Zerbst analysis in parallel with the measurement of the Ct characteristic, and when the straight line can be determined from the Zelpst curve of the Ct characteristic, the measurement of the Ct characteristic can be stopped. That is, it is not necessary to measure the Ct characteristic until the capacitance C of the MOS capacitor 1 is saturated. As a result, it is possible to extremely determined short time the surface recombination velocity S O of the minority carriers in the n-type minority carrier generation lifetime tau g and n-type silicon wafer 2 of silicon wafer 2.

【0019】また、ゼルプストプロットの縦軸のデータ
をフィッティング処理することにより、直線の傾きmお
よびその縦軸との切片Δを正確に求めることができる。
この結果、n型シリコンウェーハ2の少数キャリアの発
生ライフタイムτgのデータおよびn型シリコンウェー
ハ2の少数キャリアの表面再結合速度SOのデータの信
頼性を向上させることができる。
By fitting the vertical axis data of the Zelpst plot, the slope m of the straight line and the intercept Δ with respect to the vertical axis can be accurately obtained.
As a result, the reliability of the generation lifetime τ g of the minority carriers of the n-type silicon wafer 2 and the data of the surface recombination velocity S O of the minority carriers of the n-type silicon wafer 2 can be improved.

【0020】[0020]

【発明の効果】本発明は、以上説明してきたように構成
されているので、MOS構造の容量の最終値Cfinを飽
和値Cminから推定することにより、最終値Cfinを短時
間で決定することができる。その結果、半導体の少数キ
ャリア発生ライフタイムτgおよび半導体の少数キャリ
アの表面再結合速度SOをきわめて短時間で決定するこ
とができる。また、MOS構造のC−t特性のゼルプス
トプロットのノイズを除去することができる結果、半導
体の少数キャリアの発生ライフタイムτgのデータおよ
び半導体の少数キャリアの表面再結合速度SOのデータ
の信頼性を向上させることができる。
Since the present invention is configured as described above, the final value C fin of the capacitance of the MOS structure is estimated from the saturation value C min to determine the final value C fin in a short time. can do. As a result, it is possible to extremely determined short time the surface recombination velocity S O of minority carrier generation lifetime tau g and semiconductors minority carriers in the semiconductor. In addition, as a result of being able to remove the noise in the Zelpst plot of the Ct characteristic of the MOS structure, the data of the generation lifetime τ g of semiconductor minority carriers and the data of the surface recombination velocity S O of semiconductor minority carriers are obtained. The reliability can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る半導体の特性測定装置
を示すブロック図である。
FIG. 1 is a block diagram showing a semiconductor characteristic measuring apparatus according to an embodiment of the present invention.

【図2】本発明の一実施例に係るMOS構造のC−V特
性を示すグラフである。
FIG. 2 is a graph showing CV characteristics of a MOS structure according to an embodiment of the present invention.

【図3】本発明の一実施例に係るMOS構造のC−t特
性を示すグラフである。
FIG. 3 is a graph showing a Ct characteristic of a MOS structure according to an embodiment of the present invention.

【図4】本発明の一実施例に係るMOS構造のゼルプス
トプロットを示すグラフである。
FIG. 4 is a graph showing a Zelpst plot of a MOS structure according to an embodiment of the present invention.

【図5】従来例に係る半導体の特性測定装置を示すブロ
ック図である。
FIG. 5 is a block diagram showing a semiconductor characteristic measuring apparatus according to a conventional example.

【図6】従来例に係るMOS構造へのバイアス印加電圧
の変化を時間に対して示すグラフである。
FIG. 6 is a graph showing a change in bias applied voltage to a MOS structure according to a conventional example with respect to time.

【図7】従来例に係るMOS構造のC−t特性を示すグ
ラフである。
FIG. 7 is a graph showing Ct characteristics of a MOS structure according to a conventional example.

【図8】従来例に係るMOS構造のゼルプストプロット
を示すグラフである。
FIG. 8 is a graph showing a Zelpst plot of a MOS structure according to a conventional example.

【符号の説明】[Explanation of symbols]

1 MOSキャパシタ 2 n型シリコンウェーハ 3 二酸化ケイ素層 4 ポリシリコン電極 6 高周波容量計 7 電圧計 8 直流電源 1 MOS Capacitor 2 n-type Silicon Wafer 3 Silicon Dioxide Layer 4 Polysilicon Electrode 6 High Frequency Capacitance Meter 7 Voltmeter 8 DC Power Supply

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 酸化膜を半導体と導電体との間に介在さ
せてMOS構造を形成し、 このMOS構造の酸化膜の容量COXを測定し、 電圧Vの変化に対する上記MOS構造の容量値Cを測定
することにより、電圧変化に対する容量値の変化を示す
特性曲線を求め、 この特性曲線上の最小値側の飽和容量値Cminを測定
し、 上記MOS構造に一定電圧を印加し、時間tに対する上
記MOS構造の容量値Cの変化を測定し、 この容量値Cの変化を測定しつつ、((Cmin/C)−
1)を横軸に、(COX/C)2を時間tで微分した値を
符号変換した変換値を縦軸にしてこの容量値Cの変化を
ゼルプストプロットしてゼルプスト曲線を作成し、 このゼルプスト曲線に示す値が所定の変動範囲にて略一
定の変化となったとき、この変動範囲のゼルプスト曲線
の傾きを算出することにより、小数キャリアの発生ライ
フタイム等を決定することを特徴とする半導体の特性測
定方法。
1. A MOS structure is formed by interposing an oxide film between a semiconductor and a conductor, the capacitance C OX of the oxide film of this MOS structure is measured, and the capacitance value of the MOS structure with respect to a change in voltage V is measured. A characteristic curve showing the change of the capacitance value with respect to the voltage change is obtained by measuring C, the saturation capacitance value C min on the minimum value side on this characteristic curve is measured, and a constant voltage is applied to the MOS structure, The change in the capacitance value C of the MOS structure with respect to t is measured, and while measuring the change in the capacitance value C, ((C min / C) −
1) on the abscissa, (C OX / C) 2 is differentiated by time t, and the converted value obtained by sign conversion is plotted on the ordinate, and the change in the capacitance value C is Zelpst plotted to create a Zelpst curve. When the value shown in this Zelpst curve has a substantially constant change in a predetermined fluctuation range, the generation lifetime of the decimal carrier is determined by calculating the slope of the Zelpst curve in this fluctuation range. Method for measuring semiconductor characteristics.
【請求項2】 上記ゼルプスト曲線の作成に際してゼル
ブストプロットによるプロット値を平均化処理した請求
項1に記載の半導体の特性測定方法。
2. The method for measuring the characteristics of a semiconductor according to claim 1, wherein plot values obtained by a Zelvst plot are averaged when the Zerbst curve is created.
JP35890691A 1991-12-26 1991-12-26 Measurement of characteristics of semiconductor Withdrawn JPH05183034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35890691A JPH05183034A (en) 1991-12-26 1991-12-26 Measurement of characteristics of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35890691A JPH05183034A (en) 1991-12-26 1991-12-26 Measurement of characteristics of semiconductor

Publications (1)

Publication Number Publication Date
JPH05183034A true JPH05183034A (en) 1993-07-23

Family

ID=18461723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35890691A Withdrawn JPH05183034A (en) 1991-12-26 1991-12-26 Measurement of characteristics of semiconductor

Country Status (1)

Country Link
JP (1) JPH05183034A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153220A (en) * 2013-04-24 2013-08-08 Mitsubishi Electric Corp Method of manufacturing semiconductor device
JP2017009307A (en) * 2015-06-17 2017-01-12 信越半導体株式会社 Method for evaluating semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153220A (en) * 2013-04-24 2013-08-08 Mitsubishi Electric Corp Method of manufacturing semiconductor device
JP2017009307A (en) * 2015-06-17 2017-01-12 信越半導体株式会社 Method for evaluating semiconductor substrate

Similar Documents

Publication Publication Date Title
US6538462B1 (en) Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
JP2954492B2 (en) Method for Determining the Life Constant of Surface Recombination of Minority Carriers in a Sample of Semiconductor Materials
US6191605B1 (en) Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
US4286215A (en) Method and apparatus for the contactless monitoring carrier lifetime in semiconductor materials
US6265890B1 (en) In-line non-contact depletion capacitance measurement method and apparatus
US4028207A (en) Measuring arrangements
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
Sakai et al. Noncontact, electrode-free capacitance/voltage measurement based on general theory of metal-oxide-semiconductor (MOS) structure
US7488610B2 (en) Insulator film characteristic measuring method and insulator film characteristic measuring apparatus
JPH05183034A (en) Measurement of characteristics of semiconductor
US5760594A (en) Contamination monitoring using capacitance measurements on MOS structures
Tansley AC profiling by Schottky gated cloverleaf
JPH07240450A (en) Method for measuring carrier life
JPH05183035A (en) Measurement of characteristics of semiconductor
JP2977172B2 (en) Method for measuring semiconductor characteristics
US7190186B2 (en) Method and apparatus for determining concentration of defects and/or impurities in a semiconductor wafer
JPH05183036A (en) Measurement of c-v characteristic
JPH02205046A (en) Method and apparatus for measuring semiconductor surface
JP2003179114A (en) Method of measuring resistivity of semiconductor wafer
JP3871131B2 (en) Depletion layer capacitance measurement method
JPH02143543A (en) Evaluation of transition region of epitaxial wafer
JP2001351957A (en) Method and apparatus for measuring by scanning electrostatic capacity microscope
Stacey et al. Using surface charge analysis to characterize the radiation response of Si/SiO/sub 2/structures
JP2906776B2 (en) Silicon wafer crystal evaluation method
JP2000058612A (en) Method for evaluating insulation film of semiconductor element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311