JP2891901B2 - Wireless selective call receiver with display - Google Patents

Wireless selective call receiver with display

Info

Publication number
JP2891901B2
JP2891901B2 JP7153151A JP15315195A JP2891901B2 JP 2891901 B2 JP2891901 B2 JP 2891901B2 JP 7153151 A JP7153151 A JP 7153151A JP 15315195 A JP15315195 A JP 15315195A JP 2891901 B2 JP2891901 B2 JP 2891901B2
Authority
JP
Japan
Prior art keywords
ram
rom
storage means
selective call
message data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7153151A
Other languages
Japanese (ja)
Other versions
JPH099314A (en
Inventor
淳 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Shizuoca Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Shizuoca Ltd filed Critical NEC Shizuoca Ltd
Priority to JP7153151A priority Critical patent/JP2891901B2/en
Publication of JPH099314A publication Critical patent/JPH099314A/en
Application granted granted Critical
Publication of JP2891901B2 publication Critical patent/JP2891901B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は無線選択呼出受信機(以
下、ページャと称す)に関し、特にメッセージデータ等
を格納する一時記憶手段(以下、RAMと称す)と、ペ
ージャを制御するためのプログラムを格納する読み出し
専用記憶手段(以下、ROMと称す)とを使用し多機能
に対応させることが可能な表示付きページャに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radio selective call receiver (hereinafter referred to as a pager), and more particularly to a temporary storage means (hereinafter referred to as a RAM) for storing message data and the like, and a program for controlling the pager. And a read-only storage unit (hereinafter referred to as a ROM) for storing multi-functions.

【0002】[0002]

【従来の技術】最近では、集積回路(以下、ICと称
す)の集積度が上がりページャの制御に必要なデコー
ダ、CPU、ROM、RAMが1つのIC内にまとめら
れ、いわゆる特定用途向けIC(Applicatio
n Specific IC;ASIC)と呼ばれる1
チップ化が盛んになっている。しかしICにも大きさ、
入出力端子の限界がありページャすべてが1チップ化に
なっている訳では無い。また、ページャには機能規模や
客先からの要求によって、小規模な機能のページャ、中
規模および大規模な機能のページャ等様様な仕様があ
る。これら機能規模の違いは存在するが、製造を簡単に
するためこれらすべてのページャの制御部分にには同じ
ASICが用いられることが多い。
2. Description of the Related Art In recent years, the degree of integration of integrated circuits (hereinafter, referred to as ICs) has increased, and decoders, CPUs, ROMs, and RAMs necessary for controlling a pager have been integrated into one IC. Applicatio
n Specific IC (ASIC)
Chips are becoming popular. But the size of the IC,
Due to the limitations of input / output terminals, not all pagers are integrated into one chip. Further, the pager has specifications such as a pager having a small function, a pager having a medium-sized function and a large-scale function, etc., depending on the function scale and the request from the customer. Although these functional scale differences exist, the same ASIC is often used for the control part of all these pagers in order to simplify manufacturing.

【0003】比較的小規模な機能のページャの場合、前
述のようなIC1チップで実現可能であり、このASI
CのなかのROM,RAMを用いてページャを構成して
いる。限られたICスペースのなかでROM,RAMそ
れぞれの領域が与えられているため、例えば、ROM容
量320キロビット,RAM容量16キロビットとそれ
程大きな容量は得られない。従って、プログラム領域が
少なく、メッセージメモリ容量も比較的少ないため機能
としては小規模のものとなる。
[0003] In the case of a pager having a relatively small function, it can be realized by an IC1 chip as described above.
A pager is configured using ROM and RAM in C. Since each area of ROM and RAM is provided in the limited IC space, for example, a ROM capacity of 320 kilobits and a RAM capacity of 16 kilobits cannot be so large. Therefore, since the program area is small and the message memory capacity is relatively small, the function is small.

【0004】一方、大規模な機能のページャの場合、A
SICに納められている前述した規模のROM,RAM
では物足りず外付けに、例えば、容量2メガビットのR
OM,容量64キロビットのRAMを設け、プログラム
領域およびメッセージメモリ容量を非常に大きくとれる
構成としている。
On the other hand, in the case of a pager having a large function, A
ROM and RAM of the above-mentioned scale stored in SIC
Then it is unsatisfactory externally, for example, R of 2 megabit capacity
An OM, a RAM having a capacity of 64 kilobits is provided, and a program area and a message memory capacity can be made very large.

【0005】また、中規模な機能のページャの場合、A
SICだけでは物足りずROMかRAMのどちらかが更
に必要になる。どちらかを使用するかは客先の機能要求
により異なる。従って、この中規模なページャの場合、
部品実装するプリント配線板にROM,RAMの実装エ
リア及び実装パターンを別々に設けていた。別々に実装
パターンを設けているのは部品の大きさがメモリ容量に
よって異なることと、ROMとRAMとでは若干端子配
置が異なることにある。
In the case of a pager having a medium function, A
SIC alone is unsatisfactory, and either ROM or RAM is further required. Which one to use depends on the functional requirements of the customer. So for this medium pager,
A mounting area for ROM and RAM and a mounting pattern are separately provided on a printed wiring board on which components are mounted. The reason why the mounting patterns are separately provided is that the size of the components differs depending on the memory capacity and that the terminal arrangement is slightly different between the ROM and the RAM.

【0006】[0006]

【発明が解決しようとする課題】この従来の中規模ペー
ジャの場合、部品の大きさがメモリ容量によって異な
り、ROMとRAMとでは若干端子配置が異なるため、
部品を実装するプリント配線板にROM,RAMの実装
エリアおよび実装パターンを別々に設けていた。従っ
て、客先の機能要求で追加のROMを使う場合、プリン
ト配線板上のRAMの実装エリアは無駄になり、一方、
RAMの追加の場合にはROMの実装エリアは無駄にな
り、実装効率は非常に悪くなる。この結果、プリント配
線板のサイズが大きくなり機器サイズが大きくなってし
まうという問題があった。また部品搭載の際、ROMと
RAMの搭載位置が違うために搭載のためのプログラム
をいちいち変更しなければならないという製造上の問題
もあった。
In the case of this conventional medium-sized pager, the size of components differs depending on the memory capacity, and the terminal arrangement is slightly different between ROM and RAM.
A mounting area for ROM and RAM and a mounting pattern are separately provided on a printed wiring board on which components are mounted. Therefore, when an additional ROM is used for a customer's function request, the mounting area of the RAM on the printed wiring board is wasted, while
In the case of adding a RAM, the mounting area of the ROM is wasted, and the mounting efficiency becomes very poor. As a result, there is a problem that the size of the printed wiring board increases and the size of the device increases. In addition, there is also a manufacturing problem in mounting the components, because the mounting positions of the ROM and the RAM are different, the mounting program must be changed one by one.

【0007】本発明の目的は、中規模機能のページャ
で、追加するROMまたはRAMのいずれかを選択的に
使用可能なように同一の実装エリア,実装パターンをプ
リント配線板に設けておくことにより、客先別の機能要
求に対し無駄に機器サイズを大きくすることのない表示
付き無線選択呼出受信機を提供することにある。
An object of the present invention is to provide a medium-sized pager with the same mounting area and mounting pattern provided on a printed wiring board so that either a ROM or a RAM to be added can be selectively used. Another object of the present invention is to provide a radio selective call receiver with a display that does not needlessly increase the device size in response to a function request for each customer.

【0008】また、本発明の他の目的は、上述したプリ
ント配線板でROMおよびRAMを実装するセンター位
置が一致するようにパッドを配列しておくことにより、
製造上融通性の高い部品搭載が可能になる表示付き無線
選択呼出受信機を提供することにある。
Another object of the present invention is to arrange the pads so that the center positions of mounting the ROM and RAM on the printed wiring board coincide with each other.
It is an object of the present invention to provide a radio selective call receiver with a display which allows mounting of components with high flexibility in manufacturing.

【0009】[0009]

【課題を解決するための手段】本発明の表示付き無線選
択呼出受信機は、メッセージデータを含んだ無線信号を
受信し復調する無線部と、前記無線部で復調された信号
を復号化すると共に自局宛の呼出しであることを識別し
たとき前記メッセージデータを出力するデコーダと、無
線選択呼出受信機を制御するためのプログラムをあらか
じめ格納しているROMと、前記デコーダから出力され
たメッセージデータを前記プログラムによって書込み読
出し制御するCPUと、前記メッセージデータを前記C
PUの制御に基づき格納あるいは出力するためのRAM
とを1チップICで構成する制御部とを備える表示付き
無線選択呼出受信機において、前記ICに外付けされ、
受信するメッセージの格納エリアを拡張するため前記R
AMとは別に設けられる第1の記憶手段および無線選択
呼出受信機の機能追加用プログラムの格納エリアを拡張
するため前記ROMとは別に設けられる第2の記憶手段
のいずれかを同一実装エリアに選択的に実装可能なプリ
ント配線板を備えるものであり、前記プリント配線板
は、前記第1および第2の記憶手段の実装エリアを共有
する配線パターンを備えるものである。
A radio selective call receiver with a display according to the present invention receives a radio signal containing message data and demodulates the radio signal, and decodes the signal demodulated by the radio unit. A decoder that outputs the message data when it is identified that the call is addressed to the own station, a ROM that stores a program for controlling the radio selective call receiver in advance, and a message data output from the decoder. A CPU that controls writing and reading by the program;
RAM for storing or outputting under control of PU
And a control unit configured as a one-chip IC, and a radio selective call receiver with a display, which is externally attached to the IC,
In order to extend the storage area of the received message,
Select one of the first storage means provided separately from the AM and the second storage means provided separately from the ROM in the same mounting area in order to expand the storage area of the program for adding the function of the radio selective calling receiver. The printed wiring board includes a wiring pattern that shares a mounting area of the first and second storage units.

【0010】また、前記プリント配線板は、前記第1ま
たは第2の記憶手段を実装するため、これら記憶手段の
センター位置が一致するように配列された前記第1およ
び第2の記憶手段用のパッドを備える。
[0010] Further, the printed wiring board is provided with the first or second storage means, so that the first and second storage means are arranged so that the center positions of these storage means coincide with each other. It has a pad.

【0011】[0011]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例を示す構成図であり、
(a)はASICに外付けされたRAMを使用したペー
ジャを示す図で、(b)はASICに外付けされたRO
Mを使用したページャを示す図である。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram showing one embodiment of the present invention.
(A) is a diagram showing a pager using a RAM externally attached to the ASIC, and (b) is a diagram showing an RO externally attached to the ASIC.
FIG. 3 is a diagram illustrating a pager using M.

【0012】図1(a)において、ページャは、無線信
号を受信するアンテナ1と、アンテナ1で受信されたメ
ッセージデータを含む無線信号を復調する無線部2と、
無線部2で復調された信号を復号化すると共に自局宛の
呼出しであることを識別したとき受信したメッセージデ
ータを出力するデコーダ3と、ページャを制御するため
のプログラムをあらかじめ格納しているROM4と、デ
コーダ3から出力されたメッセージデータをROM4に
格納されたプログラムによって書込み読出し制御するC
PU5と、メッセージデータをCPU5の制御に基づき
格納あるいは出力するためのRAM6と、自局の選択呼
出番号およびページャに固有のシステム情報をあらかじ
め格納しているID−ROM8と、受信した無線信号中
にメッセージデータが含まれている場合このメッセージ
データを表示するためのLCD10と、CPU5の制御
に基づきLCD10を駆動するLCDドライバ9とを備
える。制御部7は、デコーダ3,ROM4,CPU5お
よびRAM6を1チップ化し構成し、いわゆるASIC
と呼称されるものである。受信したメッセージデータ
は、制御部7のなかのRAM6もしくは外付けの例え
ば、容量64キロビットのRAM11に保存される。な
お、図1では、自局の選択呼出信号と受信したデータに
含まれる選択呼出信号とが比較され、合致した場合にペ
ージャの所持者に音や振動で知らせる報知部は図示を省
略してある。図1(b)は図1(a)と比較しRAM1
1に代わって、追加プログラムを格納するための例え
ば、容量2メガビットのROM12以外は同一なので、
説明を省略する。
In FIG. 1A, a pager includes an antenna 1 for receiving a radio signal, a radio unit 2 for demodulating a radio signal including message data received by the antenna 1,
A decoder 3 that decodes the signal demodulated by the radio unit 2 and outputs the message data received when the call is addressed to the own station, and a ROM 4 that stores a program for controlling the pager in advance. And C for controlling the writing and reading of the message data output from the decoder 3 by a program stored in the ROM 4.
PU 5, RAM 6 for storing or outputting message data under the control of CPU 5, ID-ROM 8 previously storing a selective call number of its own station and system information unique to a pager, An LCD 10 for displaying the message data when the message data is included, and an LCD driver 9 for driving the LCD 10 under the control of the CPU 5 are provided. The control unit 7 includes the decoder 3, the ROM 4, the CPU 5, and the RAM 6 on a single chip, and forms a so-called ASIC.
It is called. The received message data is stored in the RAM 6 in the control unit 7 or an external RAM 11 having a capacity of, for example, 64 kilobits. In FIG. 1, the notifying section for comparing the selective calling signal of the own station with the selective calling signal included in the received data and notifying the owner of the pager by sound or vibration when they match is omitted. . FIG. 1 (b) is different from FIG.
In place of 1, for example, the ROM 12 for storing an additional program is the same except for a ROM 12 having a capacity of 2 megabits.
Description is omitted.

【0013】ここで、RAM11およびROM12のい
ずれか一方を選択使用するかについては、製造者が、客
先仕様から判断し、メッセージメモリ容量を重視する場
合にはRAM11を選択し、また、プログラム領域を重
視する場合にはROM12を選択する。このため、ペー
ジャのプリント配線板には以下に示す工夫がなされてい
る。
Here, the manufacturer decides whether to use one of the RAM 11 and the ROM 12 based on the customer's specifications, and selects the RAM 11 when emphasizing the message memory capacity. When importance is attached to the ROM, the ROM 12 is selected. For this reason, the following contrivance has been made on the printed wiring board of the pager.

【0014】図2はROM,RAM共通のプリント配線
板の実装パターンの配線例の一例を示す図であり、図3
は図2における実際のプリント配線板パターンの一例を
示す図である。図2において、小さい方のICはRA
M,例えばSRM2564TMであり容量は64キロビ
ットでTSOP28ピン(ピンピッチ0.55mm)の
タイプ。大きい方のICはROMであり容量は1メガビ
ットでTSOP32ピン(ピンピッチ0.5mm)のタ
イプである。図2に示すようにROM,RAMのアドレ
スバス(A0、A1、A2・・・)、データバス(O
0、O1、O2・・・)、電源線、グランド線のピン配
置はとても似ていて図2に示すような配線4a,4bが
可能となる。制御線についてはリードに関する線は共通
に出来、RAMのライトに関する制御線はRAMだけ独
立線とする。これらはROM用パッド2aとRAM用パ
ッド3b間(一部RAM用パッド3間)で配線され、R
OM用パッド2bとRAM用パッド3aの間で配線され
る。
FIG. 2 is a diagram showing an example of a wiring example of a mounting pattern of a printed wiring board common to ROM and RAM.
FIG. 3 is a diagram showing an example of an actual printed wiring board pattern in FIG. 2. In FIG. 2, the smaller IC is RA
M, for example, SRM2564TM, with a capacity of 64 kilobits and a TSOP 28 pin (pin pitch 0.55 mm) type. The larger IC is a ROM and has a capacity of 1 megabit and a TSOP 32-pin type (pin pitch: 0.5 mm). As shown in FIG. 2, the address buses (A0, A1, A2,...) Of the ROM and RAM and the data bus (O
0, O1, O2,...), Power supply lines, and ground lines have very similar pin arrangements, and wirings 4a and 4b as shown in FIG. 2 are possible. As for the control line, the line related to the read can be commonly used, and the control line related to the write of the RAM is an independent line only for the RAM. These are wired between the ROM pad 2a and the RAM pad 3b (partially between the RAM pads 3).
The wiring is provided between the OM pad 2b and the RAM pad 3a.

【0015】図2の配線を具体的にプリント配線板の実
装パターンにあらわしたのが図3のパターン図である。
RAM64キロビット28ピンパッケージの場合、RO
M1メガビット32ピンパッケージよりもパッケージサ
イズが小さいためROM用実装パッドの中に十分入って
しまう。そこで配線上共通にできるアドレスバス、デー
タバス、ライトに関する制御線、電源線、グランド線を
ROMに用パッド2a,2bとRAM用パッド3a,3
bとの間で結んでしまう。そうするとROM、RAM共
通パターンが出来る。後はROM(大きい方)の外側か
ら出ているパターンをASICに接続すれば完了であ
る。
FIG. 3 is a pattern diagram specifically showing the wiring of FIG. 2 in a mounting pattern of a printed wiring board.
RO in case of RAM 64Kbit 28pin package
Since the package size is smaller than that of the M1 megabit 32-pin package, it can be sufficiently contained in the ROM mounting pad. Therefore, the address bus, data bus, write control line, power supply line, and ground line, which can be commonly used for wiring, are connected to the ROM pads 2a and 2b and the RAM pads 3a and 3 respectively.
b. Then, a common ROM and RAM pattern is formed. After that, connecting the pattern coming out of the ROM (larger one) to the ASIC is completed.

【0016】このようにROM、RAMの実装エリアを
共有する配線パターンをページャのプリントの配線板に
設けることにより、実装エリアを有効に使え実装効率を
向上させ、ページャのサイズを小さくすることができ
る。また、ページャの機能変更を容易化できる。さらに
ROM,RAMの部品センター位置を同じにしておけば
部品実装における搭載プログラムを共通にすることが可
能である。つまり、搭載プログラムを変更することなく
部品搭載が可能になる。
By providing the wiring pattern sharing the mounting area of the ROM and RAM on the printed circuit board of the pager, the mounting area can be used effectively, the mounting efficiency can be improved, and the size of the pager can be reduced. . Further, it is possible to easily change the function of the pager. Further, if the component center positions of the ROM and the RAM are set to be the same, it is possible to use a common mounting program for component mounting. That is, components can be mounted without changing the mounting program.

【0017】[0017]

【発明の効果】以上説明したように、デコーダ,RO
M,RAMおよびCPUを1チップICで構成する制御
部を備える本発明による表示付き無線選択呼出受信機
は、1チップICに外付けされ、受信するメッセージの
格納エリアを拡張するための1チップ内のRAMとは別
の第1の記憶手段およびページャの追加用プログラムの
格納エリアを拡張するため1チップ内のROMとは別の
第2の記憶手段のいずれかを同一実装エリアに選択的に
実装可能なプリント配線板を備えることにより、ページ
ャのプリント配線板における実装効率は格段に向上しペ
ージャのサイズを小さくすることができる。また、この
プリント配線板は、前述の第1のよび第2の記憶手段の
センター位置が一致するように配列されたそれぞれ記憶
手段用のパッドを備えることにより、部品搭載プログラ
ムを変更することなしにこれら記憶手段を搭載すること
ができる。
As described above, the decoder, RO,
A radio selective call receiver with a display according to the present invention including a control unit in which the M, RAM, and CPU are formed by a one-chip IC is provided externally to a one-chip IC, and is provided within a single chip for expanding a storage area of a received message. In order to extend the storage area for the first storage means and the pager addition program, which is different from the RAM, any one of the second storage means different from the ROM in one chip is selectively mounted in the same mounting area. By providing a possible printed wiring board, the mounting efficiency of the pager on the printed wiring board is significantly improved, and the size of the pager can be reduced. Further, this printed wiring board is provided with pads for storage means arranged so that the center positions of the first and second storage means coincide with each other, so that the component mounting program is not changed. These storage means can be mounted.

【0018】従って、ページャにおいて客先別の機能要
求に対し無駄に機器サイズを大きくすることなく、また
製造工程も前述の記憶手段の変更以外何の変更もなく対
応可能になる。
Therefore, the pager can cope with a function request for each customer without needlessly increasing the device size, and can cope with the manufacturing process without any change other than the change of the storage means.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は本発明の一実施例のASICに外付け
されたRAMを使用したページャを示す構成図である。
(b)は本発明の一実施例のASICに外付けされたR
OMを使用したページャを示す構成図である。
FIG. 1A is a configuration diagram showing a pager using a RAM externally attached to an ASIC according to an embodiment of the present invention.
(B) shows an externally connected R in the ASIC according to one embodiment of the present invention.
FIG. 2 is a configuration diagram illustrating a pager using an OM.

【図2】ROM,RAM共通のプリント配線板の実装パ
ターンの配線列の一例を示す図である。
FIG. 2 is a diagram showing an example of a wiring array of a mounting pattern of a printed wiring board common to ROM and RAM.

【図3】図2における実際のプリント配線板のパターン
の一例を示す図である。
FIG. 3 is a diagram showing an example of an actual printed wiring board pattern in FIG. 2;

【符号の説明】[Explanation of symbols]

1 アンテナ 2 無線部 3 デコーダ 4,12 ROM 5 CPU 6,11 RAM 7 制御部 8 ID−ROM 9 LCDドライバ 10 LCD 2a,2b ROM用パッド 3a,3b RAM用パッド 4a〜4d 配線 Reference Signs List 1 antenna 2 radio unit 3 decoder 4, 12 ROM 5 CPU 6, 11 RAM 7 control unit 8 ID-ROM 9 LCD driver 10 LCD 2a, 2b ROM pad 3a, 3b RAM pad 4a to 4d Wiring

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 メッセージデータを含んだ無線信号を受
信し復調する無線部と、 前記無線部で復調された信号を復号化すると共に自局宛
の呼出しであることを識別したとき前記メッセージデー
タを出力するデコーダと、無線選択呼出受信機を制御す
るためのプログラムをあらかじめ格納しているROM
と、前記デコーダから出力されたメッセージデータを前
記プログラムによって書込み読出し制御するCPUと、 前記メッセージデータを前記CPUの制御に基づき格納
あるいは出力するためのRAMとを1チップICで構成
する制御部とを備える表示付き無線選択呼出受信機にお
いて、 前記ICに外付けされ、受信するメッセージの格納エリ
アを拡張するため前記RAMとは別に設けられる第1の
記憶手段および無線選択呼出受信機の機能追加用プログ
ラムの格納エリアを拡張するため前記ROMとは別に設
けられる第2の記憶手段のいずれかを同一実装エリアに
選択的に実装可能なプリント配線板を備え、 前記プリント配線板は、前記第1および第2の記憶手段
の実装エリアを共有する配線パターンと、前記第1また
は第2の記憶手段のセンター位置が一致するように配列
された前記第1および第2の記憶手段用のパッドと、前
記第1および第2の記憶手段用のパッドを接続する配線
とを備えることを特徴とする表示付き無線選択呼出受信
機。
A wireless signal including message data is received.
A radio unit for transmitting and demodulating the signal, and decoding the signal demodulated by the radio unit and
When the message data is identified as
Control the decoder that outputs the data and the radio selective calling receiver.
ROM that stores the program to be used in advance
And the message data output from the decoder
A CPU that controls writing and reading by the program, and stores the message data based on the control of the CPU.
Alternatively, a RAM for output is composed of a one-chip IC.
Wireless selective call receiver with display, comprising
There it is external to the IC, storage area of the message received
A first memory provided separately from the RAM to extend
Program for adding function of storage means and radio selective call receiver
It is set up separately from the ROM to extend the storage area of the RAM.
One of the second storage means to be installed in the same mounting area
Selectively includes a mountable printed wiring board, the printed wiring board, a wiring pattern sharing mounting area of the first and second storage means, the first addition
Are arranged so that the center positions of the second storage means match.
Pads for the first and second storage means,
Wiring for connecting pads for the first and second storage means
And a radio selective call receiver with a display.
JP7153151A 1995-06-20 1995-06-20 Wireless selective call receiver with display Expired - Fee Related JP2891901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7153151A JP2891901B2 (en) 1995-06-20 1995-06-20 Wireless selective call receiver with display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7153151A JP2891901B2 (en) 1995-06-20 1995-06-20 Wireless selective call receiver with display

Publications (2)

Publication Number Publication Date
JPH099314A JPH099314A (en) 1997-01-10
JP2891901B2 true JP2891901B2 (en) 1999-05-17

Family

ID=15556142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7153151A Expired - Fee Related JP2891901B2 (en) 1995-06-20 1995-06-20 Wireless selective call receiver with display

Country Status (1)

Country Link
JP (1) JP2891901B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0184460U (en) * 1987-11-26 1989-06-05
JP3138457B2 (en) * 1989-11-30 2001-02-26 日本電気株式会社 Mobile radio equipment
JPH04222002A (en) * 1990-12-25 1992-08-12 Matsushita Electric Works Ltd Display device

Also Published As

Publication number Publication date
JPH099314A (en) 1997-01-10

Similar Documents

Publication Publication Date Title
US7975077B2 (en) Data processing system and data processor
US20020103988A1 (en) Microprocessor with integrated interfaces to system memory and multiplexed input/output bus
US6618784B1 (en) Universal memory bus and card
JPH0944448A (en) Data processor
JP2891901B2 (en) Wireless selective call receiver with display
EP0800139A2 (en) Programmable read/write access signal and method therefor
JP3673015B2 (en) Peripheral device identification method in semiconductor device
JP2003223412A (en) Semiconductor integrated circuit
CN100483376C (en) A connection bus, an electronic device, and a system
US20030126350A1 (en) Method and system for accessing memory devices
KR100366641B1 (en) Board connection structure for computer
JPH02115957A (en) Relative address access system
JP4024713B2 (en) Data processing system and control device
JP2709392B2 (en) Development method of microcomputer system
JP2549914B2 (en) Method of changing external terminal function of integrated circuit
JPH11110285A (en) Computer device and external memory extension method
JPH07248964A (en) Data processing method/device and semiconductor integrated circuit device
JP3075213B2 (en) Memory control circuit
JP2013037622A (en) Printed circuit board
JPS6211753B2 (en)
JPS58112152A (en) Semiconductor integrated circuit
JPH0140434B2 (en)
JPH05324461A (en) Memory data control system, semiconductor memory device and microcomputer system
KR100542339B1 (en) Apparatus for expanding a memory
JP2001092714A (en) Memory controller

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees