JP2882332B2 - Power circuit - Google Patents
Power circuitInfo
- Publication number
- JP2882332B2 JP2882332B2 JP8002192A JP219296A JP2882332B2 JP 2882332 B2 JP2882332 B2 JP 2882332B2 JP 8002192 A JP8002192 A JP 8002192A JP 219296 A JP219296 A JP 219296A JP 2882332 B2 JP2882332 B2 JP 2882332B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- voltage
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は電源回路に係り、特
にＡＣ（交流）アダプタとバッテリの２ウェイ方式で動
作する装置の電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit, and more particularly to a power supply circuit of a device which operates in a two-way system of an AC (AC) adapter and a battery.
【０００２】[0002]
【従来の技術】図２は従来の電源回路の一例の回路図を
示す。同図において、ＡＣアダプタ１の電源端子は逆流
防止用ダイオード２１を介して負荷３の正側端子に接続
され、また、バッテリ２の電源端子は逆流防止用ダイオ
ード２２を介して負荷３の正側端子に接続されている。
更に、ＡＣアダプタ１及びバッテリ２の接地端子はいず
れも負荷３の接地端子と共に接地されている。2. Description of the Related Art FIG. 2 is a circuit diagram showing an example of a conventional power supply circuit. In the figure, the power terminal of the AC adapter 1 is connected to the positive terminal of the load 3 via a diode 21 for preventing reverse current, and the power terminal of the battery 2 is connected to the positive terminal of the load 3 via a diode 22 for preventing reverse current. Connected to terminal.
Further, the ground terminals of the AC adapter 1 and the battery 2 are grounded together with the ground terminal of the load 3.
【０００３】この従来の電源回路の動作について説明す
るに、ＡＣアダプタ１は入力された交流電圧を直流電圧
に変換してその電源端子より出力する。一方、バッテリ
２は直流電圧を発生してその電源端子より出力する。The operation of this conventional power supply circuit will be described. The AC adapter 1 converts an input AC voltage into a DC voltage and outputs it from a power supply terminal. On the other hand, the battery 2 generates a DC voltage and outputs it from its power supply terminal.
【０００４】ここで、ＡＣアダプタ１とバッテリ２が共
に接続されている場合は、通常はＡＣアダプタ１の出力
直流電圧の方がバッテリ２の出力直流電圧よりも高いの
で、ダイオード２１が順方向にバイアスされ、ダイオー
ド２２は逆バイアスされるため、ＡＣアダプタ１の出力
直流電力がダイオード２１を通して負荷３に印加され
る。一方、ＡＣアダプタ１が接続されていない場合は、
バッテリ２の出力直流電力がダイオード２２を通して負
荷３に印加される。When the AC adapter 1 and the battery 2 are connected together, the output DC voltage of the AC adapter 1 is normally higher than the output DC voltage of the battery 2, so that the diode 21 is connected in the forward direction. Since the diode 22 is biased and the diode 22 is reverse-biased, the output DC power of the AC adapter 1 is applied to the load 3 through the diode 21. On the other hand, when the AC adapter 1 is not connected,
The output DC power of the battery 2 is applied to the load 3 through the diode 22.
【０００５】[0005]
【発明が解決しようとする課題】しかるに、上記のＡＣ
アダプタ１とバッテリ２がそれぞれに対応するダイオー
ド２１、２２を介して負荷３に並列に接続された構成の
従来の電源回路では、ダイオード２１、２２を介して直
流電力を負荷３に印加する構成であるため、ダイオード
２１、２２の順方向電圧降下分だけ電位が低下し、損失
が生じるという問題がある。However, the above AC
In the conventional power supply circuit in which the adapter 1 and the battery 2 are connected in parallel to the load 3 via the corresponding diodes 21 and 22, the DC power is applied to the load 3 via the diodes 21 and 22. Therefore, there is a problem that the potential is reduced by the forward voltage drop of the diodes 21 and 22 and loss occurs.
【０００６】本発明は上記の点に鑑みなされたもので、
電界効果トランジスタの低オン抵抗を利用することによ
り、損失を低減し得る電源回路を提供することを目的と
する。[0006] The present invention has been made in view of the above points,
It is an object of the present invention to provide a power supply circuit capable of reducing a loss by utilizing a low on-resistance of a field-effect transistor.
【０００７】 [0007]
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、第１の電源からの第１の直流電圧と、第
２の電源からの第１の直流電圧よりも電圧値の低い第２
の直流電圧の一方を選択して負荷に電源電圧として印加
する電源回路において、第１の電源からの第１の直流電
圧がドレイン端子に入力されソース端子が負荷に接続さ
れ、かつ、ゲート端子が第１の抵抗を介して接地され
た、ダイオードの順方向降下電圧よりもオン時のドレイ
ン・ソース間電圧が小さな特性の第１のトランジスタ
と、第１のトランジスタのドレイン端子からソース端子
方向を順方向としてドレイン端子とソース端子間に設け
られた第１のダイオードと、第２の電源からの第２の直
流電圧がドレイン端子に入力されソース端子が負荷に接
続され、かつ、ゲート端子が第２の抵抗を介して接地さ
れた、ダイオードの順方向降下電圧よりもオン時のドレ
イン・ソース間電圧が小さな特性の第２のトランジスタ
と、第２のトランジスタのドレイン端子からソース端子
方向を順方向としてドレイン端子とソース端子間に設け
られた第２のダイオードと、第１のトランジスタのドレ
イン端子にアノード端子が接続され、カソード端子が第
３の抵抗を介して第２のトランジスタの第２の抵抗とゲ
ート端子との接続点に接続された信号用ダイオードと、
第１、第２のトランジスタのゲート端子とソース端子と
の間に接続された第４、第５の抵抗とを有する構成とし
たものである。In order to achieve the above object, the present invention provides a first DC voltage from a first power supply and a voltage value smaller than the first DC voltage from the second power supply. Low second
A DC voltage from a first power supply is input to a drain terminal, a source terminal is connected to a load, and a gate terminal is connected to a load. A first transistor which is grounded via a first resistor and has a characteristic in which a drain-source voltage at the time of ON is smaller than a forward voltage drop of the diode, and a drain terminal to a source terminal of the first transistor
Provide between drain terminal and source terminal with the direction as forward
And a diode, wherein a second DC voltage from a second power supply is input to a drain terminal, a source terminal is connected to a load, and a gate terminal is grounded via a second resistor. A second transistor having a characteristic in which the drain-source voltage at the time of on is smaller than the forward drop voltage of the second transistor, and a drain terminal to a source terminal of the second transistor.
Provide between drain terminal and source terminal with the direction as forward
The anode terminal is connected to the drain terminal of the first diode and the drain terminal of the first transistor, and the cathode terminal is connected to the connection point between the second resistor and the gate terminal of the second transistor via the third resistor. Signal diode,
The semiconductor device has fourth and fifth resistors connected between the gate terminal and the source terminal of the first and second transistors.
【０００８】本発明では、第１のトランジスタ及び第２
のトランジスタのうちオン状態とされたトランジスタの
ドレイン・ソースを介して負荷に直流電力が印加される
電源回路を構成でき、このときトランジスタのドレイン
・ソース間電圧がダイオードの順方向降下電圧よりも小
さいので、ダイオード・オアを用いた電源回路よりも電
圧降下少なく負荷に電源からの直流電力を印加すること
ができる。In the present invention, the first transistor and the second transistor
Power supply circuit in which DC power is applied to the load via the drain / source of the transistor which is turned on among the transistors, and the voltage between the drain and source of the transistor is smaller than the forward drop voltage of the diode. Therefore, it is possible to apply DC power from a power supply to a load with a smaller voltage drop than a power supply circuit using a diode or.
【０００９】ここで、本発明における第１及び第２のト
ランジスタは、パワーＭＯＳ型電界効果トランジスタで
あることを特徴とする。また、第１の電源をＡＣアダプ
タとし、第２の電源をバッテリとしたときは、ＡＣアダ
プタとバッテリとが共に接続されている場合は第１のト
ランジスタがオン状態、第２のトランジスタがオフ状態
に制御され、バッテリのみ接続されているときは第２の
トランジスタのみオン状態に制御されることにより、Ａ
Ｃアダプタとバッテリの２ウェイ方式で動作する情報処
理装置（ノート型パーソナルコンピュータなど）の電源
回路に適用できる。Here, the first and second transistors according to the present invention are characterized by being power MOS field effect transistors. When the first power supply is an AC adapter and the second power supply is a battery, when the AC adapter and the battery are connected together, the first transistor is on and the second transistor is off. When only the battery is connected, only the second transistor is controlled to the ON state, so that A
The present invention can be applied to a power supply circuit of an information processing apparatus (such as a notebook personal computer) that operates in a two-way system of a C adapter and a battery.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる電源回路の
一実施の形態の回路図を示す。同図中、図２と同一構成
部分には同一符号を付し、その説明を省略する。図１に
おいて、ＡＣアダプタ１の正側の電源端子はＰチャネル
パワーＭＯＳ型電界効果トランジスタ（ＦＥＴ）４のド
レイン端子と信号用ダイオード６のアノード端子とにそ
れぞれ接続されている。また、バッテリ２の正側の電源
端子はＰチャネルパワーＭＯＳ型ＦＥＴ５のドレインに
接続されている。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit diagram of an embodiment of a power supply circuit according to the present invention. 2, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof will be omitted. In FIG. 1, a positive power supply terminal of an AC adapter 1 is connected to a drain terminal of a P-channel power MOS type field effect transistor (FET) 4 and an anode terminal of a signal diode 6, respectively. The positive power supply terminal of the battery 2 is connected to the drain of the P-channel power MOSFET 5.
【００１１】また、ＦＥＴ４のゲート端子は、抵抗７を
介してＦＥＴ４のソース端子と共に負荷３の正側端子に
接続されると共に、抵抗８を介して接地されている。ま
た、ＦＥＴ５のゲート端子は、抵抗９を介してＦＥＴ５
のソース端子と共に負荷３の正側端子に接続されると共
に、抵抗１０を介して接地されている。更に、ダイオー
ド６のアノード端子は、抵抗１１を介して前記ＦＥＴ５
のゲート端子と抵抗９及び１０の共通接続点に接続され
ている。The gate terminal of the FET 4 is connected to the positive terminal of the load 3 together with the source terminal of the FET 4 via the resistor 7 and is grounded via the resistor 8. The gate terminal of the FET 5 is connected to the FET 5 via the resistor 9.
Are connected to the positive terminal of the load 3 together with the source terminal of the load 3 and grounded via the resistor 10. Further, the anode terminal of the diode 6 is connected to the FET 5 via a resistor 11.
Is connected to the common connection point of the gate terminals of the resistors 9 and 10.
【００１２】ここで、抵抗９、１０及び１１の抵抗値を
それぞれＲ９、Ｒ１０及びＲ１１とすると、Ｒ９＞Ｒ１
０＞Ｒ１１なる関係に設定されており、また、抵抗７及
び８のそれぞれの抵抗値をＲ７及びＲ８とするとＲ７＞
Ｒ８なる関係に設定されている。なお、ＦＥＴ４のドレ
イン・ソース間のダイオード１２はＦＥＴ４の寄生ダイ
オードを示し、ＦＥＴ５のドレイン・ソース間のダイオ
ード１３はＦＥＴ５の寄生ダイオードを示す。以上のＦ
ＥＴ４及び５、ダイオード６、抵抗７〜１１はオア回路
を構成している。Here, assuming that the resistance values of the resistors 9, 10 and 11 are R9, R10 and R11, respectively, R9> R1
0> R11, and if the resistances of the resistors 7 and 8 are R7 and R8, respectively, R7>
R8 is set. The diode 12 between the drain and the source of the FET 4 indicates a parasitic diode of the FET 4, and the diode 13 between the drain and the source of the FET 5 indicates a parasitic diode of the FET 5. Above F
The ETs 4 and 5, the diode 6, and the resistors 7 to 11 form an OR circuit.
【００１３】次に、本発明の実施の形態の動作について
説明する。図１に示すように、ＡＣアダプタ１とバッテ
リ２が共に接続されている場合は、ＡＣアダプタ１の出
力直流電圧がダイオード６及び抵抗１１を介してＦＥＴ
５のゲート端子に印加され、一方、バッテリ２の出力直
流電圧がＦＥＴ５のドレイン端子に印加されると共に、
ＦＥＴ５の寄生ダイオード１３を通じてソース端子に印
加されるため、ＦＥＴ５のドレイン電位とソース電位が
ほぼ等しくなる。Next, the operation of the embodiment of the present invention will be described. As shown in FIG. 1, when the AC adapter 1 and the battery 2 are connected together, the output DC voltage of the AC adapter 1 is connected to the FET 6 via the diode 6 and the resistor 11.
5, while the output DC voltage of the battery 2 is applied to the drain terminal of the FET 5,
Since the voltage is applied to the source terminal through the parasitic diode 13 of the FET 5, the drain potential and the source potential of the FET 5 become substantially equal.
【００１４】ここで、ＡＣアダプタ１の出力直流電圧は
バッテリ２の出力直流電圧よりも高いので、ＦＥＴ５の
ゲート・ソース間電圧ＶGSは正の値となり、よってＦＥ
Ｔ５はオフ状態とされる。一方、ＦＥＴ４のゲート電圧
はグランド（ＧＮＤ）電位であるため、ＦＥＴ４がオン
状態とされる。これにより、ＡＣアダプタ１の出力直流
電力がＦＥＴ４のドレイン・ソースを介して負荷３に印
加される。Here, since the output DC voltage of the AC adapter 1 is higher than the output DC voltage of the battery 2, the gate-source voltage V GS of the FET 5 becomes a positive value.
T5 is turned off. On the other hand, since the gate voltage of the FET 4 is the ground (GND) potential, the FET 4 is turned on. As a result, the output DC power of the AC adapter 1 is applied to the load 3 via the drain / source of the FET 4.
【００１５】ＡＣアダプタ１が接続されていない場合
は、ＦＥＴ４のドレイン端子は開放されるためＦＥＴ５
はオフ状態とされる。一方、バッテリ２の出力直流電圧
がＦＥＴ５のドレイン端子に印加されると共に、ＦＥＴ
５の寄生ダイオード１３を通じてソース端子に印加され
るため、ＦＥＴ５のドレイン電位とソース電位がほぼ等
しくなり、また、ＦＥＴ５のソース電圧が抵抗９及び１
０によって抵抗分圧されてＦＥＴ５のゲート端子に印加
され、ＦＥＴ５のゲート電圧がソース電圧より低くなる
ため、ＦＥＴ５がオンする。これにより、バッテリ５か
らの直流電力がＦＥＴ５のドレイン・ソースを通して負
荷３に印加される。When the AC adapter 1 is not connected, the drain terminal of the FET 4 is opened, so that the FET 5
Is turned off. On the other hand, while the output DC voltage of the battery 2 is applied to the drain terminal of the FET 5,
5 is applied to the source terminal through the parasitic diode 13, the drain potential and the source potential of the FET 5 become substantially equal, and the source voltage of the FET 5 is reduced by the resistors 9 and 1.
Since the resistance is divided by 0 and applied to the gate terminal of the FET 5, the gate voltage of the FET 5 becomes lower than the source voltage, so that the FET 5 is turned on. Thus, the DC power from the battery 5 is applied to the load 3 through the drain / source of the FET 5.
【００１６】ここで、従来回路におけるダイオード２１
及び２２の順方向降下電圧に比べてＦＥＴ４及び５のオ
ン時のドレイン・ソース間電圧ＶDS(SAT) は非常に小さ
いので、ＡＣアダプタ１が接続されているときも接続さ
れていないときもいずれも直流電力は低損失で負荷３に
印加されることとなり、従来に比べて低損失の電源回路
を実現できる。Here, the diode 21 in the conventional circuit
Since the drain-source voltage V DS (SAT) when the FETs 4 and 5 are turned on is very small compared to the forward drop voltages of the AC adapter 1 and 22, both when the AC adapter 1 is connected and when it is not connected, Also, the DC power is applied to the load 3 with low loss, and a power supply circuit with lower loss than before can be realized.
【００１７】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばＦＥＴ４、５はＰチャネルと
して説明したが、Ｎチャネルとして負荷に負の直流電力
を印加するようにしてもよい。また、寄生ダイオードに
相当するダイオードを必要とするが、バイポーラトラン
ジスタでも原理的に使用可能である。The present invention is not limited to the above embodiment. For example, although the FETs 4 and 5 are described as P-channel, negative DC power may be applied to the load as N-channel. . Although a diode corresponding to a parasitic diode is required, a bipolar transistor can also be used in principle.
【００１８】[0018]
【発明の効果】以上説明したように、本発明によれば、
第１のトランジスタ及び第２のトランジスタのうちオン
状態とされたトランジスタのドレイン・ソースを介して
負荷に直流電力が印加される電源回路を構成できると共
に、このときトランジスタのドレイン・ソース間電圧が
ダイオードの順方向降下電圧よりも小さいので、ダイオ
ード・オアを用いた従来の電源回路よりも電圧降下少な
く負荷に電源からの直流電力を印加することができるた
め、ダイオード・オア回路を用いた従来の電源回路に比
し電源の効率を向上することができる。As described above, according to the present invention,
A power supply circuit in which DC power is applied to the load via the drain / source of the transistor turned on of the first transistor and the second transistor can be configured, and at this time, the voltage between the drain and source of the transistor is a diode. Is smaller than the forward drop voltage of the conventional power supply circuit using a diode-or circuit, and the DC power from the power supply can be applied to the load with less voltage drop than the conventional power supply circuit using a diode-or circuit. Power supply efficiency can be improved as compared with a circuit.
【図１】本発明の電源回路の一実施の形態の回路図であ
る。FIG. 1 is a circuit diagram of an embodiment of a power supply circuit of the present invention.
【図２】従来の電源回路の一例の回路図である。FIG. 2 is a circuit diagram of an example of a conventional power supply circuit.
１ ＡＣアダプタ ２ バッテリ ３ 負荷 ４、５ ＰチャネルパワーＭＯＳ型電界効果トランジス
タ（ＦＥＴ） ６ 信号用ダイオード ７〜１１ 抵抗 １２、１３ 電界効果トランジスタの寄生ダイオードDESCRIPTION OF SYMBOLS 1 AC adapter 2 Battery 3 Load 4, 5 P-channel power MOS field effect transistor (FET) 6 Signal diode 7-11 Resistance 12, 13 Parasitic diode of field effect transistor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田内 孝明 東京都港区芝５丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平６−252725（ＪＰ，Ａ) 特開 平６−85642（ＪＰ，Ａ) 実開 昭64−33096（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/693 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Takaaki Tauchi 5-7-1 Shiba, Minato-ku, Tokyo NEC Corporation (56) References JP-A-6-252725 (JP, A) JP-A-6 −85642 (JP, A) Japanese Utility Model Showa 64-33096 (JP, U) (58) Field surveyed (Int. Cl. 6 , DB name) H03K 17/693
Claims (3)
２の電源からの該第１の直流電圧よりも電圧値の低い第
２の直流電圧の一方を選択して負荷に電源電圧として印
加する電源回路において、 前記第１の電源からの第１の直流電圧がドレイン端子に
入力されソース端子が前記負荷に接続され、かつ、ゲー
ト端子が第１の抵抗を介して接地された、ダイオードの
順方向降下電圧よりもオン時のドレイン・ソース間電圧
が小さな特性の第１のトランジスタと、前記第１のトランジスタのドレイン端子からソース端子
方向を順方向として該ドレイン端子とソース端子間に設
けられた第１のダイオードと、 前記第２の電源からの第２の直流電圧がドレイン端子に
入力されソース端子が前記負荷に接続され、かつ、ゲー
ト端子が第２の抵抗を介して接地された、ダイオードの
順方向降下電圧よりもオン時のドレイン・ソース間電圧
が小さな特性の第２のトランジスタと、前記第２のトランジスタのドレイン端子からソース端子
方向を順方向として該ドレイン端子とソース端子間に設
けられた第２のダイオードと、 前記第１のトランジスタのドレイン端子にアノード端子
が接続され、カソード端子が第３の抵抗を介して前記第
２のトランジスタの第２の抵抗とゲート端子との接続点
に接続された信号用ダイオードと、 前記第１、第２のトランジスタのゲート端子とソース端
子との間に接続された第４、第５の抵抗とを有すること
を特徴とする電源回路。A first DC voltage supplied from a first power supply and a second DC voltage having a lower voltage value than the first DC voltage supplied from a second power supply selected to supply power to a load; In a power supply circuit for applying a voltage, a first DC voltage from the first power supply is input to a drain terminal, a source terminal is connected to the load, and a gate terminal is grounded via a first resistor. A first transistor having a characteristic in which a drain-source voltage at the time of on is smaller than a forward drop voltage of a diode, and a drain terminal to a source terminal of the first transistor.
Direction between the drain and source terminals.
And a second DC voltage from the second power supply is input to a drain terminal, a source terminal is connected to the load, and a gate terminal is grounded via a second resistor. A second transistor having a characteristic in which a drain-source voltage when the diode is on is smaller than a forward drop voltage of the diode; and a drain terminal and a source terminal of the second transistor.
Direction between the drain and source terminals.
The anode of the second diode is connected to the drain terminal of the first transistor, and the cathode terminal is connected to the second resistor and the gate terminal of the second transistor via a third resistor. A power supply circuit comprising: a signal diode connected to a point; and fourth and fifth resistors connected between gate terminals and source terminals of the first and second transistors.
ワーＭＯＳ型電界効果トランジスタであり、前記第１及
び第２のダイオードとして該パワーＭＯＳ型電界効果ト
ランジスタのドレイン端子とソース端子間の寄生ダイオ
ードを用いることを特徴とする請求項１記載の電源回
路。Wherein said first and second transistors, Ri power MOS field effect transistor der, the first及
And the power MOS type field effect transistor as a second diode.
Parasitic diode between drain and source terminals of transistor
Power circuit according to claim 1, wherein the use of over-de.
前記第２の電源はバッテリであり、前記ＡＣアダプタと
前記バッテリとが共に接続されている場合は前記第１の
トランジスタがオン状態、前記第２のトランジスタがオ
フ状態に制御され、前記バッテリのみ接続されていると
きは前記第２のトランジスタのみオン状態に制御される
ことを特徴とする請求項１又は２記載の電源回路。3. The first power source is an AC adapter,
The second power source is a battery, and when the AC adapter and the battery are connected together, the first transistor is controlled to be in an on state, the second transistor is controlled to be in an off state, and only the battery is connected. The power supply circuit according to claim 1, wherein only the second transistor is controlled to be in an on state when the operation is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002192A JP2882332B2 (en) | 1996-01-10 | 1996-01-10 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8002192A JP2882332B2 (en) | 1996-01-10 | 1996-01-10 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09191241A JPH09191241A (en) | 1997-07-22 |
| JP2882332B2 true JP2882332B2 (en) | 1999-04-12 |
Family
ID=11522507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8002192A Expired - Lifetime JP2882332B2 (en) | 1996-01-10 | 1996-01-10 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882332B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3303740B2 (en) * | 1997-09-18 | 2002-07-22 | エフ・ディ−・ケイ株式会社 | Battery pack discharge control device |
| JP5792552B2 (en) | 2011-08-03 | 2015-10-14 | ラピスセミコンダクタ株式会社 | Power supply control system and semiconductor integrated circuit |
| JP5954091B2 (en) * | 2011-10-20 | 2016-07-20 | ヤマハ株式会社 | Power switching device |
| JP2018063558A (en) * | 2016-10-12 | 2018-04-19 | 富士通株式会社 | Power supply control circuit, electronic device, and power supply control method |
-
1996
- 1996-01-10 JP JP8002192A patent/JP2882332B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09191241A (en) | 1997-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116153B2 (en) | Circuit for driving a depletion-type JFET | |
| US7205808B2 (en) | Power supply switching circuit and method | |
| US6642750B1 (en) | Sequencing circuit for applying a highest voltage source to a chip | |
| JPS62227215A (en) | Controller of power mos-fet | |
| EP0669717A1 (en) | Comparator capable of preventing large noise voltage | |
| JPH10233632A (en) | High voltage side mosfet gate protection shunt circuit | |
| US20060197582A1 (en) | Voltage providing circuit | |
| JPH07105706B2 (en) | Current switching type driver circuit | |
| US5432665A (en) | Short circuit protected capacitive load driver | |
| JP2882332B2 (en) | Power circuit | |
| JPH08293744A (en) | Semiconductor circuit | |
| US7009314B2 (en) | One-way switch | |
| JPH09130996A (en) | Power source switching equipment | |
| JPH0318119A (en) | Complementary type metallic-oxide semiconductor translator | |
| US6861831B2 (en) | Voltage regulator | |
| US5994944A (en) | Level converting circuit having a high switching speed | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US11239750B2 (en) | Charge pump circuits | |
| JPH0385918A (en) | Large current/high speed driver circuit | |
| JP2969381B2 (en) | Composite power element | |
| US20020075043A1 (en) | Push-pull amplifier for use in generating a reference voltage | |
| JPH08242155A (en) | Driving circuit device of power mosfet | |
| JP3333853B2 (en) | Diode simulation circuit | |
| JPS6387128A (en) | Overcurrent protective circuit | |
| JPH1070850A (en) | Power-supply input circuit |