JP2876621B2 - データ位相補償回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば光記録媒体から読み出されるデータ
の位相補償を行うデータ位相補償回路に関するものであ
る。

〔発明の概要〕

本発明は、予め光学的にクロック情報が書き込まれた
記録再生可能な光記録媒体に参照ビットを含む記録デー
タが記録されており、この参照ビットの再生信号に基づ
き再生クロックの位相補償を行うデータ位相補償回路に
おいて、読み出された再生信号をチャンネルクロックに
てサンプリングし、サンプリングされた再生信号中の参
照ビット部分を検出し、この参照ビット部分に対するチ
ャンネルクロックの位相誤差を検出してそれに基づいて
原チャンネルクロックのクロック位相を調整してチャン
ネルクロックと再生信号の位相を補償すると共に、参照
ビットに欠陥が有る場合或いは未記録状態の場合は原チ
ャンネルクロックの調整を行わないことにより、回路の
温度特性、遅延量に影響されず、かつ回路規模が小さ
く、また、位相補償の精度の高いデータ位相補償回路を
提供するものである。

〔従来の技術〕

予めクロック情報が書き込まれた光記録媒体、例えば
いわゆるサンプルフォーマットの光ディスクに対して、
データの記録再生を行う光記録再生装置においては、光
検出素子等により光ディスク上のクロックピットを再生
して得られる再生クロック信号と同期を取りながら記録
再生を行っている。

ところで、上述のように光ディスクにデータを記録再
生する光記録再生装置では、素子のバラツキや温度特性
等が原因となり、光ディスクから読み取られる高周波信
号をサンプリングするタイミング（位相）がずれること
がある。例えば、光ディスクへのデータの記録はレーザ
光により行うが、このレーザ光により形成される光ディ
スクのデータ記録領域では、レーザ光の出力状態により
形成位置がずれてしまう。このサンプリングのタイミン
グのずれは、そのままデータ読出クロック信号（再生ク
ロック）と記録データのずれになり、例えば記録された
データの読み出しにエラーが多くなってしまう虞れがあ
った。

そのため、従来より光ディスクからデータを再生する
際には、データの位相補償が行われている。例えば光デ
ィスクにデータを書き込む際に予めセクタの頭等に参照
ビットを記録しておき、この参照ビットを再生して得ら
れる信号波形のピーク位相に基準クロック（原チャンネ
ルクロック）のエッヂを合わせることで位相補償を行っ
ている。

ここで、上述のような参照ビットの記録された光ディ
スクのセクタのデータフォーマットを第８図Ａに示し、
このセクタの再生波形を第８図Ｂに示す。すなわち、第
８図Ａにおいて、上記光ディスクは、上述のようにサン
プルフォーマットの光ディスクであるため、予め上記ク
ロック情報として例えば２バイトのサーボバイトSBが記
録されており、16バイトのアドレスブロックの例えば後
半６バイト分に参照ビットのデータとして１バイトにつ
き１孤立ピットすなわち、６孤立ピットが記録されてい
る。したがって、上記アドレスブロックは、８バイトの
アドレスデータAD、６バイトの参照ビット部分RM、２バ
イトのAPCの記録領域がある。次に、再びサーボバイトS
Bが記録され、その後16バイトのデータ記録領域に記録
データDTが記録される。

上述のようなフォーマットで記録されているため、こ
の光ディスクを再生すると、その再生信号の波形は、第
８図Ｂに示すように、サーボバイトSB、参照ビット部分
RC、サーボバイトSB、記録データDTの順番の波形とな
る。

ここで、データの位相補償は第９図に示すようなデー
タ位相補償回路によって行われている。

すなわち、第９図のデータ位相補償回路は、クロック
系100とデータ系110とで構成され、入力端子101を介し
て上記クロック系100に送られた再生信号は、先ず微分
回路102に送られる。該微分回路102では、上記再生信号
が微分され、ピーク検出回路103に送られて、上記参照
ビット再生波形のピークが検出される。このピーク検出
出力は、位相検出回路104に送られて、上記参照ビット
再生波形のピークと原チャンネルクロック（基準クロッ
ク）との位相差が検出される。この位相検出回路104か
らの出力がループフィルタ105を介して電圧制御オシレ
ータ106に供給されて、当該電圧制御オシレータ106から
のチャンネルクロックが位相検出回路104に送られる。
すなわち、上記チャンネルクロックが位相検出回路104
に供給されてPLLのループを構成し、上記参照ビット再
生波形のピークにチャンネルクロックの位相が合わされ
る。

このようにして参照ビットにより位相の合わされたチ
ャンネルクロックが、データ系110のA/D変換器107に送
られ、このチャンネルクロックに基づいて上記A/D変換
器107が再生信号のサンプリング及び２値化を行う。こ
のサンプリングされて得られたA/D出力値は、復調器108
により復調されて出力端子109を介して出力される。

〔発明が解決しようとする課題〕

ところで、上述の第９図のデータ位相補償回路では、
上記クロック系100が微分回路102等の温度特性を有する
アナログ回路で構成されているため、これらの回路で処
理される信号は温度変化に応じて位相が変化してしま
い、この位相の変化によりデータ再生時にビットエラー
が生じてしまう虞れがある。同時に、上記クロック系10
0とデータ系110では経路が異なっているため、遅延量に
差が出来、最終的には両者のデータの合わせ込みが必要
となる。また、上記クロック系100のようなアナログ回
路は一般にIC化が困難であるため、装置の小型化に対し
て障害となっている。

更に、例えば特開昭63−244448号公報に開示される技
術においては、参照ビット再生信号をA/D変換した出力
に基づいてデコーダ読出クロック信号の位相を制御して
おり、アナログ的なピーク検出による悪影響は回避し得
るものの、上記参照ビットに欠陥が生じていたり未記録
状態となっているときは、正常な参照ビット再生波形が
得られなくなり、上記位相検出回路104の出力データが
乱れてしまうことになる。また、位相合わせが出来なく
なる虞れもある。すなわち、このようなデータの欠陥等
があると、位相補償の精度が低下することになる。

そこで、本発明は、上述のような実情に鑑みて提案さ
れたものであり、回路の温度特性、遅延量等の影響を受
けずにデータの位相補償が可能で、位相補償の精度が高
く、かつ回路規模が小型化されたデータ位相補償回路を
提供することを目的とするものである。

〔課題を解決するための手段〕

本発明の位相補償回路は、上述の目的を達成するため
に提案されたものであり、予め光学的にクロック情報が
書き込まれた記録再生可能な光記録媒体に参照ビットと
記録データとが記録されており、参照ビットの再生信号
に基づいて、記録データの再生信号の再生クロックの位
相補償を行うデータ位相補償回路であって、光記録媒体
から読み出された参照ビット及び記録データの再生信号
をチャンネルクロックにてサンプリングするサンプリン
グ手段と、サンプリングされた再生信号中の参照ビット
部分を検出し、当該参照ビット部分の再生信号に対する
チャンネルクロックの位相誤差を検出する位相検出手段
と、検出された位相誤差に基づいて、サンプリングされ
た再生信号中の記録データの再生信号に対する原チャン
ネルクロックのクロック位相を調整する位相調整手段
と、参照ビットの欠陥或いは未記録状態を検出する欠陥
検出手段とからなり、参照ビットに欠陥があるとき或い
は未記録状態のときには、原チャンネルクロックのクロ
ック位相調整を禁止する。

〔作用〕

本発明によれば、再生信号をディジタルで処理してお
り、参照ビットの再生信号の位相とチャンネルクロック
との位相誤差に基づいてチャンネルクロックと参照ビッ
トの再生信号の位相を合わせており、参照ビットに欠陥
が有る場合或いはデータの未記録領域が有る場合には位
相補償を行わない。

〔実施例〕

以下、本発明を適用した実施例について図面を参照し
ながら説明する。

予め光学的にクロック情報が書き込まれた記録再生可
能な光ディスク（光磁気ディスクも含む）いわゆるサン
プルフォーマットの光ディスクには、前述した第８図で
説明したような参照ビットのデータを含む記録データが
記録されており、当該記録データが例えばピックアップ
等の読取手段により読み取られるようになっている。

上記光ディスクから読み取られた再生信号が、第１図
のデータ位相補償回路の入力端子１に供給されている。
上記入力端子１に入力された再生信号は、A/D変換器２
により後述のチャンネルクロックに基づいてサンプリン
グされ量子化及び符号化が施されてディジタルのサンプ
リング波高値データとされる。

このA/D出力値（サンプル値）は位相検出回路３に送
られ、先ず当該位相検出回路３で上記サンプリングされ
たA/D出力値から参照ビットが検出される。次に、当該
参照ビットの再生信号と上記チャンネルクロックとの位
相誤差すなわち位相のずれ量及び正負（＋，−）の極性
が検出される。

以下に上記位相検出回路３の内部構成を説明する。

ここで、上記光ディスクから読み取られた再生信号に
は、上述のように参照ビットの再生信号の成分も含まれ
ており、この参照ビットは読み取る際に符号間干渉を起
こさないように記録されている。したがって、上記参照
ビットの再生信号は、第２図の参照ビット再生波形S₀の
ように波形が左右対称となっている。この参照ビット再
生波形S₀は、上記A/D変換器２によって例えば第２図に
示すように、チャンネルクロック（C_a，C_b，C_c）のタイ
ミングでサンプリングされた（サンプリングポイント
P_a，P_b，P_c）サンプル値（サンプリング波高値）a,b,c
のデータとなっており、当該位相検出回路３では、上記
サンプル値ａをサンプル値ｃから減算（ｃ−ａ）し、そ
の絶対値ｙ（|a−c|）と、正負（＋，−）の極性とを求
める。この絶対値ｙが所定の誤差許容値ｘ（ｃ−ａの減
算結果の許容値）より大きいかどうか比較する。この比
較処理は各セクタ毎に行われる。

すなわち、第１の条件として、上記絶対値ｙが誤差許
容値ｘよりも小さい場合、すなわち|a−c|＜ｘの場合、
第２図Ａに示すように上記サンプリングポイントP_b（サ
ンプル値ｂ）が参照ビット再生波形S₀の略ピークの値と
なり、このことは位相が合っていることを示している。
したがって、位相を変化させない。

第２の条件として、上記絶対値ｙが誤差許容値ｘより
も大きい場合、すなわち|a−c|＞ｘの場合において、上
記極性が正（＋）すなわち（ｃ−ａ）＞ｘの時、第２図
Ｂに示すように、上記サンプリングポイントP_bが上記参
照ビット再生波形S₀のピークよりも前に存在するとして
チャンネルクロックに一定量分の遅延をかける。

第３の条件として、上記絶対値ｙが誤差許容値ｘより
も大きい場合、すなわち|a−c|＞ｘの場合において、上
記極性が負（−）すなわち（ａ−ｃ）＞ｘの時、第２図
Ｃに示すように、上記サンプリングポイントP_bが上記参
照ビット再生波形S₀のピークよりも後に存在するとして
チャンネルクロックの遅延量を一定量分だけ減らす。

ここで、上記第２の条件と第３の条件における遅延量
の変化量は、後述するアップ／ダウンカウンタ６が１カ
ウント分アップ或いはダウンする量であり、このアップ
／ダウンカウンタ６を１カウント分アップ或いはダウン
させる位相変化信号Ｆ及び正負（＋，−）の極性は、上
記位相検出回路３から出力される。すなわちカウント値
大で遅延量大となり、カウント値小で遅延量小となる。

ここで、上述した各条件で比較を行うために、上記位
相検出回路３の内部構成は第３図に示す構成で実現され
る。すなわち、第３図において、上記A/D変換器２から
出力された上記A/D出力値が、上記位相検出回路３の入
力端子30を介してレジスタ31とレジスタ32に供給され
る、これらレジスタ31及び32は、上記チャンネルクロッ
クC_a及びC_cのタイミングでA/D出力値から参照ビット再
生波形S₀のサンプル値ａ及びｃを取り出して保持するも
のである。当該レジスタ31と32で取り出されたサンプル
値ａ及びｃは、減算器33に伝送され、当該減算器33で上
述のように、サンプル値ａとｃを減算（ｃ−ａ）し、そ
の絶対値ｙ（|a−c|）と正負（＋，−）の極性とを求め
る。次に、上記減算器33で求められた上記絶対値ｙは比
較器34に送られる。この比較器34は、上記絶対値ｙが所
定の誤差許容値ｘ（ｃ−ａの減算結果の許容値）より大
きいかどうか比較するものであるため、該比較器34に
は、レジスタ35から上記所定の誤差許容値ｘが供給され
ている。したがって、上記比較器34では、上記絶対値ｙ
（|a−c|）と上記誤差許容値ｘとの比較を行う。前述の
第１の条件の時は位相が合っているため、前述のように
チャンネルクロックの位相を変化させない。また、第２
の条件の時は上記位相変化信号Ｆを後述するアップ／ダ
ウンカウンタ６のカウントパルス入力端子に供給し、上
記極性（正（＋））をアップ／ダウン制御端子に供給し
て、例えばチャンネルクロックの遅延量を増やす（位相
を遅らせる）。第３の条件の時は、上記位相変化信号Ｆ
をアップ／ダウンカウンタ６のカウントパルス入力端子
に供給し、上記極性（負（−））をアップ／ダウン制御
端子に供給して、例えばチャンネルクロックの遅延量を
減らす（位相を進める）。

すなわち、上記位相検出回路３からは、上述のチャン
ネルクロックの位相を遅らせる信号又は位相を進める信
号が出力され、これらの信号は原チャンネルクロックの
クロック位相を調整する位相調整手段である第１図のア
ップ／ダウンカウンタ６及びセレクタブル遅延回路７に
供給される。

上記アップ／ダウンカウンタ６は、上述の位相変化信
号Ｆ及び正負（＋，−）の極性に基づいて後述するセレ
クタブル遅延回路７で行われる原チャンネルクロックの
遅延量制御のための３ビットのデータを出力する。ここ
で、上記アップ／ダウンカウンタ６の説明に先立ち、上
記３ビットの遅延量制御データが供給されるセレクタブ
ル遅延回路７について説明する。

上記セレクタブル遅延回路７は、第４図に示すよう
に、遅延量がいずれも一定値ｔ（以下単位遅延量とい
う）の遅延素子71₀〜71₇と８−１セレクタ72で構成され
るものであり、入力端子73〜75を介して供給される上記
遅延量制御データに基づき、入力端子70を介して供給さ
れる原チャンネルクロックを、各遅延素子71₀〜71₇でそ
れぞれ一定量遅延（位相をずらす）させることにより、
遅延クロックC₀〜C₇として出力するものである。

ここで、上記原チャンネルクロックは、第５図Ａに示
すような波形であり、上記セレクタブル遅延回路７にと
りｔ〜8tまでの８段階で遅延された波形とされる。例え
ば、上記原チャンネルクロックを上記遅延素子71₀で単
位遅延量ｔだけ遅延させた波形は、第５図Ｂに示すよう
な波形となる。同様に、上記遅延素子71₇で遅延された
すなわち単位遅延量8tで遅延された波形は、第５図Ｃに
示すような波形となる。したがって、上記セレクタブル
遅延回路７は、上述のような原チャンネルクロック又は
当該原チャンネルクロックからそれぞれ遅延された各遅
延クロックC₀〜C₇の８個の信号の内から上記３ビットの
遅延量制御デコーダに応じて１個の信号を選択し出力端
子76を介して、前記A/D変換器２のサンプリングクロッ
クであるチャンネルクロックとして出力するものであ
る。

なお、本実施例においては、上記原チャンネルクロッ
クの位相のずらし方としては、精度や直進性等は無視で
き、したがって、単位遅延量ｔは必ずしも一定でなくて
もよい（ある程度バラツキがあってもよい）ので、リニ
アリティのないIC等のゲート遅延器を用いて構成しても
なんら実用上問題はない。このようにゲート遅延器を用
いても良い理由としては、再生信号の復調用データと全
く同じ系の信号を当該位相補償回路に使用しているた
め、温度特性による影響、伝播遅延の誤差等が存在しな
いからである。なお、上記遅延クロック等の切り換え時
のグリッジは、切り換えの場所が必要な信号から十分離
れていれば問題ない。

また、上記セレクタブル遅延回路７においては、上述
のように、遅延素子71₀〜71₇を用いて遅延クロックC₀〜
C₇までのクロックを作り、これら遅延クロックC₀〜C₇は
本実施例回路のA/D変換器や各レジスタのラッチ用に用
いているだけで、その他のタイミングは原チャンネルク
ロックから作られる。

更に、位相合わせの機能をフルに活用できるようにす
るためには、記録データの読み出しエラーレートの低減
やセクタの追従性等を考慮して、例えば上記セレクタブ
ル遅延回路の標準状態での読み出し位置が遅延クロック
C₃の遅延量となるように調整する。すなわち、この遅延
クロックC₃は上記原チャンネルクロックに対して遅延量
がｔ〜8tの中間の遅延量4tであるため、チャンネルクロ
ックの位相を進めたり遅らせたりする量の余裕度が他の
遅延クロックよりも高いためである。なお、遅延クロッ
クC₀とC₇を越えるような情報がきたとしても位相は変化
させない。

次に、上記A/Dの出力値は、上記参照ビットの欠陥或
いは未記録状態を検出する欠陥検出手段であるディフェ
クト検出回路４にも供給されている。このディフェクト
検出回路４は、上記参照ビットの欠陥或いは未記録状態
を検出したときには、チャンネルクロックの位相を進め
たり遅らせたりする動作を禁止する信号を上記アップ／
ダウンカウンタ６に出力するものである。

上記ディフェクト検出回路４における参照ビットの欠
陥或いは未記録状態の検出は、第６図に示すような２つ
の条件で行われる。すなわち、第ｉの条件は、上記参照
ビット再生波形についての条件であり、第iiの条件は、
上記参照ビット再生波形スレシホールドについての条件
である。

第ｉの条件において、前記サンプル値ｂの値がサンプ
ル値ａとサンプル値ｃのどちらかの値より大きい値（ｂ
＞ａ又はｂ＞ｃ）、すなわち、参照ビット再生波形が第
６図Ａに示すような波形の時には、参照ビットに欠陥が
ないとするものであり、参照ビット再生波形が例えば第
６図Ｂに示すようにサンプル値ａとサンプル値ｃ以外の
中心がへこんだような波形の時には、参照ビットに欠陥
があるとするものである。

第iiの条件において、サンプル値a,b,cのうちのどれ
かが所定のスレシホールドレベルｄよりも大きい時（ａ
＞ｄ又はｂ＞ｄ又はｃ＞ｄ）、すなわち、参照ビット再
生波形が第６図Ｃに示すような波形の時には、参照ビッ
トがある（記録されている）とするものであり、参照ビ
ット再生波形が例えば、第６図Ｄに示すようにサンプル
値a,b,cの全ての値が上記スレシホールドレベルｄ以下
の時には、当該スレシホールドレベルｄの値は何も記録
されていない時のオフセット値すなわち、参照ビットが
未記録状態であるとするものである。

したがって、上記ディフェクト検出回路４において
は、第ｉの条件によって、光ディスクに参照ビットが記
録される際に記録し損なってか、或いは、記録後に参照
ビットが変化してしまったかを検出してこの部分のデー
タを除外し、第iiの条件によって、光ディスクに参照ビ
ットが記録されているかいないかを検出し、再生時にそ
のセクタの参照ビットの欠陥と未記録状態の領域につい
てはクロックが追従しないようにする。

上述のようなディフェクト検出処理を行うディフェク
ト検出回路４は、第７図に示す回路構成で実現されてい
る。

すなわち、第７図において、前記A/D出力値は、上記
ディフェクト検出回路４の入力端子40を介して、先ず、
レジスタ42a〜42cに順次伝送される。当該レジスタ42a
〜42cは、入力端子41を介して供給される前記チャンネ
ルクロックC_a，C_b，C_cのタイミングで上記A/D出力値か
らサンプリングポイントP_a，P_b，P_cでの参照ビット再生
波形S₀のサンプル値ａ〜ｃを取り出すものである。すな
わち、レジスタ42aからの出力データが上記サンプル値
のとき、レジスタ42b,42cからの各出力データはそれぞ
れ上記サンプル値b,cとなっている。このとき、上記レ
ジスタ42aによって取り出されたサンプル値ａは比較器4
3と比較器45に伝送され、上記レジスタ42bによって取り
出されたサンプル値ｂは比較器43と比較器44に伝送さ
れ、上記レジスタ42cによって取り出されたサンプル値
ｃは比較器44に伝送される。上記比較器43は上記レジス
タ42aからのサンプル値ａと42bからのサンプル値ｂとを
比較し、上述の第ｉの条件のようにサンプル値がｂ＞ａ
の時に上記参照ビットに欠陥がないことを示す信号をデ
コーダ回路48に出力する。上記比較器44は上記レジスタ
42bからのサンプル値ｂと42cからのサンプル値ｃの出力
を比較するものであり、上述の第ｉの条件のようにｂ＞
ｃの時に上記参照ビットに欠陥がないことを示す信号を
デコーダ回路48に出力する。また、上記比較器45は、上
述の第iiの条件のように、上記レジスタ42aの出力と所
定のスレシホールドレベルｄとの比較を行い、その比較
結果を出力するものである。ここで、上記比較器45の出
力はラッチ回路46と47に伝送されており、当該ラッチ回
路46でも上記チャンネルクロックC_a，C_b，C_cのタイミン
グで上記比較器45の出力がラッチされている。すなわ
ち、上記比較器45からａ＞ｄか否かを示す信号が出力さ
れることになり、上記ラッチ回路46からｂ＞ｄか否かを
示す信号が、上記ラッチ回路47からｃ＞ｄか否かを示す
信号が、それぞれ出力されることになる。これらの比較
器45とラッチ回路46,47の出力は、デコーダ回路48に供
給されている。上述のようにして比較器43、44、45及び
ラチ回路46、47から得られた各出力信号は、上記デコー
ダ回路48でデコードされてディフェクト検出信号として
出力端子49を介して上記アップ／ダウンカウンタ６の例
えばイネーブル端子に供給される。

なお、上述のように、位相補償の行われたA/D出力値
は、復調器５を介して出力端子８から出力される。

前述したように、従来のデータ位相補償回路のよう
に、参照ビット再生波形のピークを検出してその位相誤
差分のチャンネルクロックの位相を変化させているもの
では、クロック系とデータ系の回路の遅延量が異なり、
そのため位相を正確に合わせ込み難い。しかし、本実施
例の回路を用いればA/D変換後のA/D出力値自身で当該A/
D変換のチャンネルクロックを変化させるためクロック
系とデータ系が同じ経路を通り、回路の温度特性等によ
る相対的な誤差は少ない。また、元々A/D変換器を必要
としているサンプルフォーマットでは、追加する回路は
ディジタル回路だけなのでIC化し易い。

〔発明の効果〕

本発明のデータ位相補償回路においては、サンプリン
グされた再生信号と参照ビットに対するチャンネルクロ
ックの位相誤差を示す情報（位相のずれを示す情報）を
同じ経路から得ているため、回路の温度特性、遅延量に
影響されないデータの位相補償が可能となる。また、参
照ビットに欠陥が有る場合或いは未記録状態の場合は、
原チャンネルクロックの調整を行わないことにより、外
部からの影響を受けることなく位相補償の高精度化を図
ることが可能となる。

また、アナログ回路を用いない回路構成となっている
ためIC化が容易であり、回路をIC化することにより回路
規模を縮小することができる。

【図面の簡単な説明】

第１図は本発明のデータ位相補償回路の一実施例回路の
概略構成を示す回路図、第２図Ａはサンプル値と誤差許
容量が|a−c|＜ｘの場合の参照ビット再生波形とチャン
ネルクロックの波形図、第２図Ｂはサンプル値と誤差許
容量が（ｃ−ａ）＞ｘの場合の参照ビット再生波形とチ
ャンネルクロックの波形図、第２図Ｃはサンプル値と誤
差許容量が（ａ−ｃ）＞ｘの場合の参照ビット再生波形
とチャンネルクロックの波形図、第３図は位相検出回路
の内部構成を示す回路図、第４図はセレクタブル遅延回
路の内部構成を示す回路図、第５図は原チャンネルクロ
ック及び遅延クロックの波形図、第６図Ａはサンプル値
がｂ＞ａ又はｂ＞ｃの時の参照ビット再生波形の波形
図、第６図Ｂはサンプル値ａとサンプル値ｃよりもサン
プル値ｂが小さい場合の参照ビット再生波の波形図、第
６図Ｃはサンプル値a,b,cとスレシホールドレベルｄが
ａ＞ｄ又はｂ＞ｄ又はｃ＞ｄの場合の参照ビット再生波
形の波形図、第６図Ｄはサンプル値a,b,cの全ての値が
スレシホールドレベルｄ以下の場合を示す参照ビット再
生波形の波形図、第７図はディフェクト検出回路の内部
構成を示す回路図、第８図Ａは光ディスクに記録されて
いるデータのフォーマットを示すブロック図、第８図Ｂ
は光ディスクのデータの再生波形を示す波形図、第９図
は従来のデータ位相補償回路を示す回路図である。 ２……A/D変換器 ３……位相検出回路 ４……ディフェクト検出回路 ５……アップ／ダウンカウンタ ６……セレクタブル遅延回路 ７……復調器 31,32,35,42a,42b,42c……レジスタ 33,34,43,44,45……比較器 46,47……ラッチ回路 71₀〜71₇……遅延素子 72……８−１セレクタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】予め光学的にクロック情報が書き込まれた
   記録再生可能な光記録媒体に参照ビットと記録データと
   が記録されており、上記参照ビットの再生信号に基づい
   て、上記記録データの再生信号の再生クロックの位相補
   償を行うデータ位相補償回路であって、 上記光記録媒体から読み出された上記参照ビット及び記
   録データの再生信号をチャンネルクロックにてサンプリ
   ングするサンプリング手段と、 上記サンプリングされた再生信号中の上記参照ビット部
   分を検出し、当該参照ビット部分の再生信号に対する上
   記チャンネルクロックの位相誤差を検出する位相検出手
   段と、 上記検出された位相誤差に基づいて、上記サンプリング
   された再生信号中の上記記録データの再生信号に対する
   原チャンネルクロックのクロック位相を調整する位相調
   整手段と、 上記参照ビットの欠陥或いは未記録状態を検出する欠陥
   検出手段とからなり、 上記参照ビットに欠陥があるとき或いは未記録状態のと
   きには、上記原チャンネルクロックのクロック位相調整
   を禁止する ことを特徴とするデータ位相補償回路。