JP2868575B2 - Ceramic wiring board - Google Patents
Ceramic wiring boardInfo
- Publication number
- JP2868575B2 JP2868575B2 JP2074601A JP7460190A JP2868575B2 JP 2868575 B2 JP2868575 B2 JP 2868575B2 JP 2074601 A JP2074601 A JP 2074601A JP 7460190 A JP7460190 A JP 7460190A JP 2868575 B2 JP2868575 B2 JP 2868575B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- wiring layer
- wiring
- ceramic
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はセラミックス配線基板に係り、特に、ビアホ
ールによって両面配線を行うセラミックス配線基板に関
する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a ceramic wiring substrate, and more particularly, to a ceramic wiring substrate in which double-sided wiring is performed using via holes.
（従来の技術） 電子回路基板の高密度実装化に伴って、電子部品のパ
ッケージ内で多層配線を行うセラミックス基板が、チッ
プ部品搭載用の基板として用いられるようになってきて
いる。(Prior Art) With the high-density mounting of electronic circuit boards, ceramic substrates for performing multilayer wiring in packages of electronic components have been used as substrates for mounting chip components.
第３図は、このようなセラミックス配線基板にチップ
部品を搭載した電子部品の斜視図である。FIG. 3 is a perspective view of an electronic component in which a chip component is mounted on such a ceramic wiring board.
第３図において、セラミックス配線基板１は表面およ
び裏面のそれぞれに配線層２が形成され、表面には半導
体チップ３が搭載されている。In FIG. 3, a wiring layer 2 is formed on each of a front surface and a rear surface of a ceramic wiring substrate 1, and a semiconductor chip 3 is mounted on the front surface.
半導体チップ３はボンディングワイヤ４によって配線
層２と電気的に接続されている。The semiconductor chip 3 is electrically connected to the wiring layer 2 by bonding wires 4.
さらに、配線層２は第４図の断面図に示すように、表
面配線層2aと裏面配線層2bとが、ビアホール５によって
電気的に接続されている。Further, as shown in the cross-sectional view of FIG. 4, the wiring layer 2 is electrically connected to the front wiring layer 2a and the back wiring layer 2b by the via hole 5.
このようなビアホールによる両面配線基板の製造は、
たとえば次のようにして行うことができる。The production of double-sided wiring boards using such via holes
For example, it can be performed as follows.
第５図（ａ）〜（ｅ）は、ビアホールを有するセラミ
ックス基板の製造方法の概略を示す図である。5 (a) to 5 (e) are diagrams schematically showing a method for manufacturing a ceramic substrate having via holes.
はじめに、多個取り用のセラミックスグリーンシート
10を用意する（第５図−ａ）。First, ceramic green sheet for multi-cavity
10 is prepared (FIG. 5-a).
このグリーンシート10にビアホール形成用の金型を用
いてビアホール11を打ち抜きによって形成する（第５図
−ｂ）。A via hole 11 is formed in the green sheet 10 by punching using a mold for forming a via hole (FIG. 5B).
ビアホール11に導体ペースト等の導電材料を充填し、
さらにグリーンシート10の表面および裏面にスクリーン
印刷により金属配線層12を形成する（第５図−ｃ）。Fill the via hole 11 with a conductive material such as a conductive paste,
Further, a metal wiring layer 12 is formed on the front and back surfaces of the green sheet 10 by screen printing (FIG. 5C).
このようなグリーンシート10を焼成した後、金属配線
層12上に金メッキ13を施す（第５図−ｄ）。After firing such a green sheet 10, gold plating 13 is applied on the metal wiring layer 12 (FIG. 5D).
ダイシングにより焼結体を個々の基板に切り離すこと
によりセラミックス基板14が完成する（第５図−ｅ）。The ceramic substrate 14 is completed by cutting the sintered body into individual substrates by dicing (FIG. 5-e).
こうして作製したセラミックス基板14は、ビアホール
11によって基板両面の配線層が電気的に接続され、両面
配線が行われている。The ceramic substrate 14 fabricated in this way is
The wiring layers on both sides of the substrate are electrically connected by 11 to perform double-sided wiring.
（発明が解決しようとする課題） 上述したようなビアホールを打抜くための金型は、充
分な硬度と、高い精度が必要とされる。(Problems to be Solved by the Invention) A mold for punching a via hole as described above requires sufficient hardness and high precision.
たとえば、第６図に示すセラミックス配線基板は、表
面配線パターン21と裏面配線パターン22とを接続する所
定の位置にビアホール23が形成され、両面の配線層を導
通させている。For example, in the ceramic wiring board shown in FIG. 6, a via hole 23 is formed at a predetermined position connecting the front surface wiring pattern 21 and the back surface wiring pattern 22, and the wiring layers on both sides are made conductive.
ところで、セラミックス配線基板の配線パターンが第
７図のように第６図と異なる場合、ビアホールを形成す
る金型は、全く別のものを使用することになる。By the way, when the wiring pattern of the ceramic wiring board is different from that of FIG. 6 as shown in FIG. 7, a completely different die for forming the via hole is used.
第７図のセラミックス配線基板は、表面配線パターン
31および裏面配線パターン32が、上記第６図のパターン
と異なり、したがってビアホール33の形成位置も異な
る。また、基板自体形状も長方形であり、第６図の正方
形とは異なっているためである。The ceramic wiring board shown in FIG.
The pattern 31 and the back wiring pattern 32 are different from the pattern shown in FIG. Also, the shape of the substrate itself is rectangular, which is different from the square in FIG.
しかし、金型は非常に高価であり、特に多品種少量生
産の場合は相当なコストがかかるという問題がある。However, the mold is very expensive, and there is a problem that considerable cost is required particularly in the case of small-lot production of many kinds.
また、金型の取替えにも時間を要し、作業の繁雑化の
要因となっている。Also, it takes time to replace the mold, which is a factor of complication of the work.
本発明はこのような課題を解決するためになされたも
ので、低コストで作製することができ、複数種の配線パ
ターンに適用することができる汎用性の高いセラミック
ス配線基板を提供することを目的とする。The present invention has been made to solve such a problem, and an object of the present invention is to provide a highly versatile ceramic wiring substrate that can be manufactured at low cost and can be applied to a plurality of types of wiring patterns. And
［発明の構成］ （課題を解決するための手段） 本発明のセラミックス配線基板は、セラミックス基板
と、このセラミックス基板の表面に形成された表面配線
層と、前記セラミックス基板の裏面に形成された裏面配
線層と、前記セラミックス基板を貫通するように形成さ
れ、かつ導電材料が充填されたビアホールとを有し、前
記ビアホールは前記セラミックス基板に一定間隔で均一
に分散して形成された複数のビアホールからなるビアホ
ール群であり、このビアホール群の中から、前記表面配
線層と前記裏面配線層とを電気的に接続するための接続
用ビアホールが選択され、かつ前記表面配線層および前
記裏面配線層は前記接続用ビアホールを除くビアホール
を迂回して形成され、前記選択された接続用ビアホール
によって、前記セラミックス基板の両面配線パターンが
形成されていることを特徴としている。[Constitution of the Invention] (Means for Solving the Problems) A ceramic wiring substrate of the present invention includes a ceramic substrate, a surface wiring layer formed on the surface of the ceramic substrate, and a back surface formed on the back surface of the ceramic substrate. A wiring layer, having a via hole formed so as to penetrate the ceramic substrate, and filled with a conductive material, wherein the via hole is formed from a plurality of via holes formed uniformly dispersed at regular intervals in the ceramic substrate. A via hole group for electrically connecting the front surface wiring layer and the back surface wiring layer is selected from the via hole group, and the front surface wiring layer and the back surface wiring layer are The ceramic via hole is formed around the via hole except the connection via hole, and the ceramic via hole is formed by the selected connection via hole. Is characterized in that double-sided wiring pattern of the substrate is formed.
（作 用） 本発明では、ビアホールを周期的に均一に分散して形
成し、必要なビアホールを選択して基板両面の配線層を
電気的に接続している。(Operation) In the present invention, via holes are periodically dispersed and formed, and necessary via holes are selected to electrically connect the wiring layers on both surfaces of the substrate.
これによれば、同一の金型を用い、同一のビアホール
パターンを有するセラミックス配線基板を用いて、複数
の異なる配線パターンを有するセラミックス基板を得る
ことができる。According to this, it is possible to obtain a ceramic substrate having a plurality of different wiring patterns by using the same die and a ceramic wiring substrate having the same via hole pattern.
したがって、高価な金型によるコストアップを抑え、
多品種の配線基板を低コストで作製することができる。Therefore, the cost increase due to expensive mold is suppressed,
A wide variety of wiring boards can be manufactured at low cost.
（実施例） 次に、本発明の実施例について図面を用いて説明す
る。Example Next, an example of the present invention will be described with reference to the drawings.
第１図は、本発明のセラミックス配線基板の一実施例
を示す平面図である。FIG. 1 is a plan view showing one embodiment of the ceramic wiring board of the present invention.
セラミックス基板41にはその表面に表面配線層42（右
下がり斜線で示す）が形成され、裏面には裏面配線層43
（左下がり斜線で示す）が形成されている。On the surface of the ceramic substrate 41, a front surface wiring layer 42 (shown by oblique lines falling to the right) is formed, and on the back surface, a rear surface wiring layer 43
(Shown by oblique lines falling left).
また、直径0.2mmのビアホール44が1.4mm間隔でセラミ
ックス基板41全面に形成されている。このビアホール44
は、本来、表面配線層42と裏面配線層43とを接続するの
に必要とする数以上に設けられており、セラミックス基
板41の全面に亘って均一に分布するよう周期的に配置さ
れている。Further, via holes 44 having a diameter of 0.2 mm are formed on the entire surface of the ceramic substrate 41 at intervals of 1.4 mm. This beer hole 44
Are originally provided in a number equal to or more than that required to connect the front surface wiring layer 42 and the back surface wiring layer 43, and are periodically arranged so as to be uniformly distributed over the entire surface of the ceramic substrate 41. .
この実施例ではビアホール44を全て、表面配線層42と
裏面配線層43との接続を行うために使用している。In this embodiment, all the via holes 44 are used to connect the front surface wiring layer 42 and the back surface wiring layer 43.
もし、金型に形成されたビアホールすべてを両面接続
として使用しない場合には、たとえば接続に不要なビア
ホールを迂回してそれそれの表面配線を形成することに
より、両面の接続を回避することができる。If all the via holes formed in the mold are not used for double-sided connection, for example, by bypassing unnecessary via holes for connection and forming surface wiring on each side, it is possible to avoid double-sided connection. .
さらに、ここで使用したビアホール成形用金型を用い
て第２図に示す別形状のセラミックス配線基板51を作製
した。Further, a ceramic wiring substrate 51 having a different shape as shown in FIG. 2 was produced using the via-hole forming die used here.
第２図において、セラミックス配線基板51は長方形を
しており、表面配線層52（右下がり斜線で示す）と、裏
面配線層53（左下がり斜線で示す）とが形成され、これ
らの配線層がビアホール54で接続されている。In FIG. 2, the ceramic wiring substrate 51 has a rectangular shape, and a front surface wiring layer 52 (shown by oblique lines falling down to the right) and a back surface wiring layer 53 (shown by oblique lines going down to the left) are formed. They are connected by via holes 54.
ビアホール54の配置されるパターンは第１図に示した
セラミックス配線基板41と同一パターンであるが、表面
配線層52と裏面配線層53との接続を行うために選択され
たビアホールは、第１図と異なっている。The pattern in which the via holes 54 are arranged is the same as that of the ceramic wiring substrate 41 shown in FIG. 1, but the via holes selected to connect the front surface wiring layer 52 and the back surface wiring layer 53 are the same as those in FIG. Is different.
これによって、ビアホールの形成パターンは同一であ
っても両面配線のパターンが異なるセラミックス配線基
板を得ることができた。As a result, it was possible to obtain a ceramic wiring substrate in which the via hole formation pattern was the same but the double-sided wiring pattern was different.
すなわち、新たな金型を作製する必要がなく、一つの
金型を用いて異なる配線パターンを有する複数種のセラ
ミックス配線基板を作製することが可能となった。That is, it is not necessary to manufacture a new mold, and it is possible to manufacture a plurality of types of ceramic wiring substrates having different wiring patterns using one mold.
［発明の効果］ 以上説明したように、本発明によれば、規則的に多数
の孔が形成された金型を使用し、基板全面に亘ってビア
ホールを分布させ、これらのビアホール群の中から必要
な孔のみを選択することにより、セラミックス基板の両
面配線を行っている。[Effects of the Invention] As described above, according to the present invention, via holes are distributed over the entire surface of a substrate using a mold in which a large number of holes are regularly formed. By selecting only necessary holes, wiring on both sides of the ceramic substrate is performed.
よって、一つの金型から異なる配線パターンを有する
セラミックス配線基板を得ることができる。Therefore, ceramic wiring boards having different wiring patterns can be obtained from one mold.
すなわちコストダウンが可能となり、汎用性の向上が
実現される。That is, the cost can be reduced, and the versatility can be improved.
第１図および第２図は本発明による一実施例のセラミッ
クス配線基板を示す平面図、第３図および第４図は従来
のセラミックス配線基板を説明するための図、第５図は
従来のセラミックス配線基板の製造工程を示す図、第６
図および第７図は従来のセラミックス配線基板を示す平
面図である。 41、51……セラミックス配線基板 42、52……表面配線層 43、53……裏面配線層 44、54……ビアホール1 and 2 are plan views showing a ceramic wiring board according to an embodiment of the present invention, FIGS. 3 and 4 are views for explaining a conventional ceramic wiring board, and FIG. 5 is a conventional ceramic wiring board. The figure which shows the manufacturing process of a wiring board, 6th
FIG. 7 and FIG. 7 are plan views showing a conventional ceramic wiring substrate. 41, 51 Ceramic wiring board 42, 52 Front wiring layer 43, 53 Back wiring layer 44, 54 Via hole
Claims (1)
と、 前記セラミックス基板の裏面に形成された裏面配線層
と、 前記セラミックス基板を貫通するように形成され、かつ
導電材料が充填されたビアホールとを有し、 前記ビアホールは前記セラミックス基板に一定間隔で均
一に分散して形成された複数のビアホールからなるビア
ホール群であり、 このビアホール群の中から、前記表面配線層と前記裏面
配線層とを電気的に接続するための接続用ビアホールが
選択され、かつ前記表面配線層および前記裏面配線層は
前記接続用ビアホールを除くビアホールを迂回して形成
され、 前記選択された接続用ビアホールによって、前記セラミ
ックス基板の両面配線パターンが形成されていることを
特徴とするセラミックス配線基板。1. A ceramic substrate, a front surface wiring layer formed on a surface of the ceramic substrate, a back surface wiring layer formed on a back surface of the ceramic substrate, and a conductive film formed so as to penetrate the ceramic substrate. And a via hole filled with a material. The via hole is a via hole group including a plurality of via holes formed uniformly and uniformly dispersed in the ceramic substrate at a predetermined interval. And a connection via hole for electrically connecting the rear surface wiring layer and the rear surface wiring layer is selected, and the front surface wiring layer and the rear surface wiring layer are formed around a via hole excluding the connection via hole, and the selected via hole is formed. The double-sided wiring pattern of the ceramic substrate is formed by connection via holes. Box wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074601A JP2868575B2 (en) | 1990-03-23 | 1990-03-23 | Ceramic wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074601A JP2868575B2 (en) | 1990-03-23 | 1990-03-23 | Ceramic wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03274787A JPH03274787A (en) | 1991-12-05 |
| JP2868575B2 true JP2868575B2 (en) | 1999-03-10 |
Family
ID=13551845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2074601A Expired - Lifetime JP2868575B2 (en) | 1990-03-23 | 1990-03-23 | Ceramic wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2868575B2 (en) |
-
1990
- 1990-03-23 JP JP2074601A patent/JP2868575B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03274787A (en) | 1991-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4681656A (en) | IC carrier system | |
| US4985601A (en) | Circuit boards with recessed traces | |
| JPS60251693A (en) | High density fanout metallurgy substrate and method of producing same | |
| US6555758B1 (en) | Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like | |
| JPS5842639B2 (en) | Manufacturing method of ceramic wiring board | |
| JPH0452623B2 (en) | ||
| JPH02260450A (en) | Semiconductor device and its mounting | |
| JP2868575B2 (en) | Ceramic wiring board | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP2737712B2 (en) | Chip carrier, method of manufacturing the same, and method of mounting element | |
| US4461077A (en) | Method for preparing ceramic articles having raised, selectively metallized electrical contact points | |
| JPH10189305A (en) | Angular plate type chip resistor and its manufacture | |
| US6231707B1 (en) | Method of forming a multilayer ceramic substrate with max-punched vias | |
| JP2788656B2 (en) | Manufacturing method of package for integrated circuit | |
| JPH03280496A (en) | Electronic copmponent mounting structure and method of packaging | |
| JP2004172422A (en) | Three-dimensional substrate and its manufacturing method | |
| JPH0427155Y2 (en) | ||
| JPH0256998A (en) | Manufacture of ceramic multilayer circuit substrate | |
| JPH07112101B2 (en) | Hermetic package structure having multi-layer wiring circuit for hybrid integrated circuit and manufacturing method thereof | |
| JPS6155280B2 (en) | ||
| JPH0529102A (en) | Electronic part | |
| JPH0438159B2 (en) | ||
| JP2008166481A (en) | Method for forming electrode of chip component | |
| JPH03280495A (en) | Electronic component mounting structure and method of packaging | |
| JPH0787224B2 (en) | Ceramic substrate and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |