JP2861169B2 - Snubber circuit of power converter - Google Patents

Snubber circuit of power converter

Info

Publication number
JP2861169B2
JP2861169B2 JP1337733A JP33773389A JP2861169B2 JP 2861169 B2 JP2861169 B2 JP 2861169B2 JP 1337733 A JP1337733 A JP 1337733A JP 33773389 A JP33773389 A JP 33773389A JP 2861169 B2 JP2861169 B2 JP 2861169B2
Authority
JP
Japan
Prior art keywords
diode
power
constant voltage
snubber circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1337733A
Other languages
Japanese (ja)
Other versions
JPH03198618A (en
Inventor
拡 田久保
忠志 宮坂
雅和 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1337733A priority Critical patent/JP2861169B2/en
Publication of JPH03198618A publication Critical patent/JPH03198618A/en
Application granted granted Critical
Publication of JP2861169B2 publication Critical patent/JP2861169B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、自己消弧形電力用半導体素子により構成さ
れた電力変換装置が動作する際に、前記半導体素子をサ
ージ電圧から保護するためのスナバ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a semiconductor device for protecting a semiconductor device from a surge voltage when a power conversion device including a self-extinguishing power semiconductor device operates. It relates to a snubber circuit.

(従来の技術) 自己消弧形電力用半導体素子として、例えばパワトラ
ンジスタを2個直列に接続してこの直列回路を直流電源
の正負極間に接続し、一方のパワトランジスタと他方の
パワトランジスタとを、交互にオン/オフを繰り返して
電力変換を行なうことができるのは周知である。そこ
で、このようなパワトランジスタ直列回路を3組相互に
並列接続してこれらに直流電源を接続することにより、
この直流電源からの直流電力を3相交流電力に変換する
3相インバータを例にして、従来の技術を以下に説明す
る。
(Prior Art) As a self-extinguishing type power semiconductor element, for example, two power transistors are connected in series, this series circuit is connected between the positive and negative electrodes of a DC power supply, and one power transistor and the other power transistor are connected to each other. It is known that power conversion can be performed by alternately turning on / off. Therefore, by connecting three sets of such power transistor series circuits in parallel with each other and connecting a DC power supply thereto,
The prior art will be described below using a three-phase inverter that converts DC power from the DC power supply into three-phase AC power as an example.

パワトランジスタによって構成される電圧形3相イン
バータにおいては、各パワトランジスタにそれぞれフリ
ーホイーリングダイオードが逆並列接続されている。こ
こでパワトランジスタのターンオフ時(あるいはフリー
ホイーリングダイオードの逆回復時)に、回路の浮遊イ
ンダクタンスにより生じるサージ電圧がパワトランジス
タに印加されると、当該パワトランジスタを破壊するお
それがある。そこで、このような不都合が発生するのを
回避するために、3相インバータにスナバ回路を付属さ
せている。
In a voltage source three-phase inverter constituted by power transistors, freewheeling diodes are connected in anti-parallel to the respective power transistors. Here, when the power transistor is turned off (or at the time of reverse recovery of the freewheeling diode) and a surge voltage generated by the stray inductance of the circuit is applied to the power transistor, the power transistor may be destroyed. Therefore, in order to avoid occurrence of such inconvenience, a snubber circuit is attached to the three-phase inverter.

第9図は電力変換装置に付属するスナバ回路の第1従
来例を示した回路図である。
FIG. 9 is a circuit diagram showing a first conventional example of a snubber circuit attached to a power converter.

この第9図において、1〜6は6個のパワトランジス
タ、7〜12は6個のフリーホイーリングダイオードであ
る。これら6個のパワトランジスタのそれぞれにフリー
ホイーリングダイオードを逆並列したものを3組ブリッ
ジ接続して3相インバーが構成されている。なお、34は
直流電源、44は回路の浮遊インダクタンスである。ま
た、31はダイオード、32は抵抗、33はコンデンサであ
り、これらによってスナバ回路が構成されている。第10
図は上記第1従来例の1相分のパワトランジスタ、例え
ば1,4とそのスナバ回路を示している。
In FIG. 9, 1 to 6 are six power transistors, and 7 to 12 are six freewheeling diodes. A three-phase invar is formed by bridge-connecting three sets of anti-parallel freewheeling diodes to each of these six power transistors. Here, 34 is a DC power supply and 44 is a stray inductance of the circuit. Reference numeral 31 denotes a diode, 32 denotes a resistor, and 33 denotes a capacitor. These constitute a snubber circuit. Tenth
The figure shows a power transistor for one phase, for example, 1, 4 and a snubber circuit thereof in the first conventional example.

このように、第9図に示す第1従来例では、抵抗32と
コンデンサ33及びダイオード31とから構成されたスナバ
回路(通称R−C−Dスナバ)が直流電源34の正極と負
極との間に接続されているので、パワトランジスタがタ
ーンオフした際に、回路の浮遊インダクタンス44に蓄積
されていたエネルギーがコンデンサ33により吸収され、
サージ電圧が抑制される。ここで、スナバ回路を構成し
ている抵抗32とダイオード31とを取り去ると、サージ電
圧抑制効果が増大する。
As described above, in the first conventional example shown in FIG. 9, a snubber circuit (commonly called an R-C-D snubber) including the resistor 32, the capacitor 33, and the diode 31 is connected between the positive electrode and the negative electrode of the DC power supply 34. When the power transistor is turned off, the energy stored in the stray inductance 44 of the circuit is absorbed by the capacitor 33,
Surge voltage is suppressed. Here, if the resistor 32 and the diode 31 constituting the snubber circuit are removed, the surge voltage suppression effect increases.

次に、第11図は電力変換装置に付属されるスナバ回路
の第2従来例を示した回路図である。
Next, FIG. 11 is a circuit diagram showing a second conventional example of the snubber circuit attached to the power converter.

この第11図において、6個のパワトランジスタ1〜
6、6個のフリーホイーリングダイオード7〜12、直流
電源34及び浮遊インダクタンス44は第9図の場合と同じ
機能を有している。
In FIG. 11, six power transistors 1 to
The six freewheeling diodes 7 to 12, the DC power supply 34 and the stray inductance 44 have the same functions as in FIG.

これら3相インバータを構成するそれぞれのパワトラ
ンジスタには、コンデンサと抵抗との直列接続にて構成
されたスナバ回路が並列に接続される。第11図におい
て、13〜18はこのスナバ回路を構成する6個のコンデン
サ、38〜43は同じくスナバ回路を構成する抵抗であり、
第12図は上記第2従来例の1相分のパワトランジスタ、
例えば1,4とそのスナバ回路を表している。
A snubber circuit composed of a capacitor and a resistor connected in series is connected in parallel to each of the power transistors constituting the three-phase inverter. In FIG. 11, 13 to 18 are six capacitors constituting the snubber circuit, and 38 to 43 are resistors constituting the snubber circuit,
FIG. 12 shows a power transistor for one phase of the second conventional example,
For example, 1, 4 and its snubber circuit are shown.

抵抗とコンデンサとから構成されたこのようなスナバ
回路はR−Cスナバと通称されており、このR−Cスナ
バを構成しているコンデンサは、R−Cスナバが接続さ
れているパワトランジスタがターンオフした際に発生す
るサージ電圧を抑制するように作用する。
Such a snubber circuit composed of a resistor and a capacitor is commonly called an RC snubber, and a capacitor constituting the RC snubber turns off a power transistor to which the RC snubber is connected. It acts so as to suppress the surge voltage that occurs when this occurs.

(発明が解決しようとする課題) 近年の電力変換用半導体素子(特にIGBT(絶縁ゲート
形バイポーラトランジスタ),MOS−FET等)は非常に高
速なスイッチング動作が可能になっており、特にターン
オフ動作の際に遮断する主電流の減衰率(−di/dt)が
大きいため、各部配線の浮遊インダクタンスによって発
生するサージ電圧が非常に大きいという特徴がある。
(Problems to be Solved by the Invention) In recent years, semiconductor devices for power conversion (especially IGBTs (insulated gate bipolar transistors), MOS-FETs, etc.) have become capable of extremely high-speed switching operation, Since the decay rate (-di / dt) of the main current that is interrupted at that time is large, the surge voltage generated by the stray inductance of each part wiring is very large.

第1従来例としての第10図に示すような直流電源34の
正極及び負極間に接続されたスナバ回路では、スナバ回
路自身に存在する浮遊インダクタンス45の影響がある。
このためサージ電圧の発生が十分に防止できず、特に浮
遊インダクタンスが大きい場合や遮断するコレクタ電流
が大きい場合、発生するサージ電圧が半導体素子の耐圧
を越えたり、コレクタ電流とコレクターエミッタ間電圧
VCEとの動作軌跡が、半導体素子の逆バイアス安全動作
領域(以下、RBSOAという)を逸脱し、パワトランジス
タが破壊してしまうという問題がある。これを第3図及
び第4図を参照しつつ以下に説明する。
In a snubber circuit connected between a positive electrode and a negative electrode of a DC power supply 34 as shown in FIG. 10 as a first conventional example, there is an effect of a stray inductance 45 existing in the snubber circuit itself.
For this reason, it is not possible to sufficiently prevent the generation of surge voltage, especially when the stray inductance is large or when the collector current to be interrupted is large, the generated surge voltage exceeds the breakdown voltage of the semiconductor element, or the collector current and the collector-emitter voltage
There is a problem that the operation locus with V CE deviates from the reverse bias safe operation area (hereinafter referred to as RBSOA) of the semiconductor element, and the power transistor is destroyed. This will be described below with reference to FIGS. 3 and 4.

第3図及び第4図における実線は、第10図に示す1相
分の動作を示す波形図であって、第3図はパワトランジ
スタ1のコレクタ電流IC及びVCEの時間に対する変化を
表しており、第4図はIC,VCEをそれぞれ縦軸、横軸に
とったときに、第3図に示されるIC及びVCEの動作軌跡
をトランジスタのRBSOAと共に表したものである。
The solid lines in FIGS. 3 and 4 are waveform diagrams showing the operation for one phase shown in FIG. 10, and FIG. 3 shows changes in the collector currents I C and V CE of the power transistor 1 with respect to time. FIG. 4 shows the operation locus of I C and V CE shown in FIG. 3 together with the RBSOA of the transistor when I C and V CE are plotted on the vertical axis and the horizontal axis, respectively.

すなわち、第10図のパワトランジスタ1がターンオフ
し、VCEが直流電源電圧に達すると、スナバ回路のダイ
オード31が導通し、浮遊インダクタンス44に蓄えられた
エネルギーはコンデンサ33に吸収されるのであるが、こ
のR−C−Dスナバ回路上に存在する浮遊インダクタン
ス45及びダイオード31の過渡順電圧降下の影響により、
浮遊インダクタンス44のエネルギーによって発生するサ
ージ電圧は十分に抑制されない。このため、第3図及び
第4図の実線に示すように非常に高いサージ電圧が発生
し、パワトランジスタ1のRBSOAを逸脱し、パワトラン
ジスタ1が破壊される。
That is, when the power transistor 1 in FIG. 10 is turned off and V CE reaches the DC power supply voltage, the diode 31 of the snubber circuit conducts, and the energy stored in the floating inductance 44 is absorbed by the capacitor 33. Due to the effects of the stray inductance 45 and the transient forward voltage drop of the diode 31 existing on this RCD snubber circuit,
The surge voltage generated by the energy of the stray inductance 44 is not sufficiently suppressed. As a result, a very high surge voltage is generated as shown by the solid line in FIGS. 3 and 4, which deviates from the RBSOA of the power transistor 1 and the power transistor 1 is destroyed.

また、第2従来例として第12図に示されるような、3
相インバータを構成している6個のパワトランジスタに
個別に接続されているR−Cスナバ回路では、例えば第
12図のパワトランジスタ1のVCEが上昇し始めると、浮
遊インダクタンス44に蓄えられたエネルギーが抵抗38を
通じてコンデンサ13に吸収され、コンデンサ13の容量を
大きくすることによってスイッチング時に発生するサー
ジ電圧を低減し、パワトランジスタの動作軌跡をRBSOA
内に収めることができる。このターンオフ時のパワトラ
ンジスタ1の動作波形と動作軌跡の例を第3図,第4図
に一点鎖線として示す。
In addition, as shown in FIG.
In an RC snubber circuit individually connected to the six power transistors constituting the phase inverter, for example,
When 12 view of V CE of power transistor 1 starts to increase, the energy stored in the stray inductance 44 is absorbed in the capacitor 13 through the resistor 38, the surge voltage generated during switching by increasing the capacity of the capacitor 13 reduces And the operation trajectory of the power transistor
Can be stored inside. An example of the operation waveform and operation locus of the power transistor 1 at the time of this turn-off is shown as a dashed line in FIGS.

しかるに、この従来例では、コンデンサ13に蓄えられ
た浮遊インダクタンス44のエネルギーを何らかの方法で
消費する必要があり、この場合には抵抗38(全体として
は抵抗38〜43)を介して放電させることでエネルギーを
消費している。
However, in this conventional example, it is necessary to consume the energy of the stray inductance 44 stored in the capacitor 13 by some method. In this case, the energy is discharged through the resistor 38 (the resistors 38 to 43 as a whole). Consumes energy.

従って、パワトランジスタのスイッチングを高周波化
すると、スナバ回路で発生するエネルギー損失が増大
し、スナバ回路の構成部品が大型化してしまうという問
題点がある。
Therefore, when the frequency of the switching of the power transistor is increased, the energy loss generated in the snubber circuit increases, and there is a problem that the components of the snubber circuit increase in size.

本発明は上記問題点を解決するために提案されたもの
で、その目的とするところは、電力用半導体素子のスイ
ッチング時に発生するサージ電圧を抑制して半導体素子
を保護すると共に、スナバ回路において発生するエネル
ギー損失を小さくすることによって電力変換用半導体素
子の高周波での使用を可能にした電力変換装置のスナバ
回路を提供することにある。
SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-described problems. An object of the present invention is to suppress a surge voltage generated at the time of switching of a power semiconductor element to protect the semiconductor element and to generate a voltage in a snubber circuit. It is an object of the present invention to provide a snubber circuit of a power conversion device in which a semiconductor device for power conversion can be used at a high frequency by reducing energy loss to be performed.

(課題を解決するための手段) 上記目的を達成するため、本発明のスナバ回路は、フ
リーホイーリングダイオードが逆並列接続された自己消
弧形電力用半導体素子の直列回路が電源に複数接続さ
れ、前記直列回路を構成する一方の半導体素子と他方の
半導体素子とが交互にオン/オフを繰り返して電力変換
を行う電力変換装置において、第1の定電圧ダイオード
とこの定電圧ダイオードに対し逆方向接続された第1の
ダイオードとからなる第1の直列回路と、第2の定電圧
ダイオードとこの定電圧ダイオードに対し逆方向接続さ
れた第2のダイオードとからなる第2の直列回路とを、
第1及び第2の定電圧ダイオードが互いに逆向きになる
ように並列に接続し、この並列接続回路とコンデンサと
の直列回路を、個々の半導体素子に並列に接続したもの
である。
(Means for Solving the Problems) In order to achieve the above object, a snubber circuit according to the present invention is configured such that a series circuit of a self-extinguishing power semiconductor element to which a freewheeling diode is connected in antiparallel is connected to a power supply. A power converter in which one semiconductor element and the other semiconductor element constituting the series circuit alternately turn on / off to perform power conversion, wherein a first constant voltage diode and a reverse direction with respect to the constant voltage diode are provided. A first series circuit including a first diode connected thereto, and a second series circuit including a second constant voltage diode and a second diode connected in a reverse direction to the constant voltage diode,
The first and second constant voltage diodes are connected in parallel so that they are opposite to each other, and a series circuit of this parallel connection circuit and a capacitor is connected in parallel to each semiconductor element.

(作用) 本発明によれば、順逆双方向に降伏電圧を有する素子
である定電圧ダイオードとダイオードとを逆方向接続し
た第1、第2の直列回路を各定電圧ダイオードが逆向き
になるように並列接続すると共に、この並列接続回路と
コンデンサのとの直列回路を半導体素子に並列接続して
スナバ回路を構成することにより、半導体素子のスイッ
チング時のサージ電圧を抑制し、素子破壊を防止するこ
とができる。また、スナバ回路で発生する損失を削減し
てスナバ回路部品の小形化を図ると共に、半導体素子を
スイッチングさせる周波数を高周波化するものである。
(Operation) According to the present invention, the first and second series circuits in which a constant voltage diode, which is a device having a breakdown voltage in the forward and reverse bidirectional directions, and a diode are connected in the reverse direction so that each constant voltage diode is in the opposite direction. By connecting a series circuit of the parallel connection circuit and the capacitor in parallel with the semiconductor element to form a snubber circuit, a surge voltage at the time of switching of the semiconductor element is suppressed, and the element is prevented from being destroyed. be able to. Further, the size of the snubber circuit component is reduced by reducing the loss generated in the snubber circuit, and the frequency at which the semiconductor element is switched is increased.

(実施例) 以下、図に沿って本発明の実施例を説明する。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、本発明の実施例の基本となるスナバ回路を
構成すれば、電力変換装置の主回路図である。
FIG. 1 is a main circuit diagram of a power converter when a snubber circuit which is a basis of an embodiment of the present invention is configured.

第1図において、自己消弧形電力用半導体素子として
の6個のパワトランジスタ1〜6、6個のフリーホイー
リングダイオード7〜12及び直流電源34の機能は、従来
例として第9図及び第11図で既述したものと同様である
から、重複を避けるためにこれらの説明は省略する。ま
た、第1図では、直流電源34の正負極間にダイオード3
1,抵抗32及びコンデンサ33からなるR−C−Dスナバ回
路が接続されている。
In FIG. 1, the functions of six power transistors 1 to 6 as self-extinguishing type power semiconductor elements, six freewheeling diodes 7 to 12 and a DC power supply 34 are shown in FIG. 9 and FIG. Since they are the same as those already described in FIG. 11, their description is omitted to avoid duplication. In FIG. 1, a diode 3 is connected between the positive and negative electrodes of the DC power supply 34.
1, an RCD snubber circuit including a resistor 32 and a capacitor 33 is connected.

更に、第1図においては、順逆双方向に降伏電圧を有
する電圧降下非対称素子として定電圧ダイオードを2個
逆向きに直列接続し、これにコンデンサを直列に接続し
たものが、スナバ回路として6個のパワトランジスタ1
〜6のそれぞれに並列接続されている。すなわち、第1
図において、19〜30は上記スナバ回路を構成する定電圧
ダイオード、13〜18は同じくコンデンサを示している。
Further, in FIG. 1, two constant voltage diodes are connected in series in the reverse direction as voltage drop asymmetrical elements having a breakdown voltage in both forward and reverse directions, and six capacitors are connected in series to this as a snubber circuit. Power transistor 1
To 6 are connected in parallel. That is, the first
In the figure, reference numerals 19 to 30 denote constant voltage diodes constituting the snubber circuit, and reference numerals 13 to 18 denote capacitors.

第2図は、第1図に示した電力変換装置1相分のパワ
トランジスタ、例えば1,4とそのスナバ回路等を示した
回路図である。
FIG. 2 is a circuit diagram showing a power transistor for one phase of the power converter shown in FIG. 1, for example, 1, 4 and a snubber circuit thereof.

この第2図において、電圧降下非対称素子としての定
電圧ダイオード19,20の直列体とコンデンサ13との直列
回路がパワトランジスタ1に並列接続されるのである
が、この時に一方の定電圧ダイオード19のツェナー電圧
は、直流電源34の電圧よりもやや高く設定される。
In FIG. 2, a series circuit of a series body of constant voltage diodes 19 and 20 as a voltage drop asymmetric element and a capacitor 13 is connected in parallel to the power transistor 1. At this time, one of the constant voltage diodes 19 The Zener voltage is set slightly higher than the voltage of the DC power supply 34.

ここで、例えばパワトランジスタ1がターンオフした
場合、パワトランジスタ1のコレクタ・エミッタ間電圧
VCEが直流電源34の電圧値にまで達すると(このときコ
ンデンサ13は既に電源電圧値まで充電されている)、主
回路上の浮遊インダクタンス44に蓄えられたエネルギー
は、R−C−Dスナバ回路のダイオード31を通じてコン
デンサ33に吸収される。この際、R−C−Dスナバ回路
上に存在する浮遊インダクタンス45及びダイオード31の
過渡順電圧降下の影響により、浮遊インダクタンス44の
エネルギーによって発生するサージ電圧は十分に抑制さ
れない。
Here, for example, when the power transistor 1 is turned off, the collector-emitter voltage of the power transistor 1
When V CE reaches the voltage value of the DC power supply 34 (at this time, the capacitor 13 has already been charged to the power supply voltage value), the energy stored in the floating inductance 44 on the main circuit becomes the R-C-D snubber. It is absorbed by the capacitor 33 through the diode 31 of the circuit. At this time, a surge voltage generated by the energy of the floating inductance 44 is not sufficiently suppressed due to the influence of the transient forward voltage drop of the floating inductance 45 and the diode 31 existing on the RCD snubber circuit.

しかるに、VCEが定電圧ダイオード19によるツェナー
電圧まで到達すると、この定電圧ダイオード19が導通
し、定電圧ダイオード20を通じて浮遊インダクタンス44
のエネルギーはコンデンサ13に吸収されることになる。
However, when V CE reaches the zener voltage of the constant voltage diode 19, the constant voltage diode 19 conducts, and the floating inductance 44 passes through the constant voltage diode 20.
Will be absorbed by the capacitor 13.

第3図及び第4図は、第2図に示す1相分の動作を示
す波形図であって、前述の如く第3図はパワトランジス
タ1のIC,VCEの時間に対する変化を表しており、第4
図はIC,VCEをそれぞれ縦軸,横軸にとったときに、第
3図に示されるIC及びVCEの動作軌跡を表したものであ
る。
FIGS. 3 and 4 are waveform diagrams showing the operation of one phase shown in FIG. 2. FIG. 3 shows changes in I C and V CE of the power transistor 1 with respect to time as described above. Yes, fourth
The figure shows the operation trajectories of I C and V CE shown in FIG. 3 when I C and V CE are plotted on the vertical axis and the horizontal axis, respectively.

すなわち、パワトランジスタ1がターンオフし、VCE
が電源電圧よりやや高い値に設定された定電圧ダイオー
ド19のツェナー電圧VZまで上昇すると、第3図の点Z以
後、浮遊インダクタンス44に流れていた電流は定電圧ダ
イオード19→定電圧ダイオード20を通りコンデンサ13に
流れ込むため、第3図及び第4図中に破線で示すように
コレクタ電流減少期間中のサージ電圧を低減させること
ができ、パワトランジスタ1の動作軌跡をRBSOA内に収
めることができる。
That is, the power transistor 1 is turned off, and V CE
When There rises to the Zener voltage V Z of the Zener diode 19 is set to a value slightly higher than the supply voltage, the point Z after the third diagram, the current flowing to the stray inductance 44 zener diode 19 → the constant-voltage diode 20 3 and 4, the surge voltage during the collector current decreasing period can be reduced as shown by the broken line in FIGS. 3 and 4, and the operation trajectory of the power transistor 1 can be contained in the RBSOA. it can.

この後、コンデンサ13への充電が完了すると、浮遊イ
ンダクタンス44とコンデンサ13による共振が開始する
が、このエネルギーは定電圧ダイオード20によって吸収
されることになる。
Thereafter, when the charging of the capacitor 13 is completed, the resonance by the stray inductance 44 and the capacitor 13 starts, but this energy is absorbed by the constant voltage diode 20.

次に、パワトランジスタ1がターンオンしたときは、
コンデンサ13に蓄えられていた電荷は定電圧ダイオード
20,19及びパワトランジスタ1を通じて放電される。こ
のとき、定電圧ダイオード20のツェナー電圧をコンデン
サ13の両端電圧より高く設定すると、パワトランジスタ
1のターンオン時にコンデンサ13が放電しないという不
都合が生じるため、定電圧ダイオード20のツェナー電圧
はターンオフ時の共振を抑制できる範囲でできるだけ低
い値とすることが望ましい。
Next, when the power transistor 1 is turned on,
Charge stored in capacitor 13 is a constant voltage diode
It is discharged through 20, 19 and the power transistor 1. At this time, if the zener voltage of the constant voltage diode 20 is set higher than the voltage between both ends of the capacitor 13, a disadvantage occurs in that the capacitor 13 does not discharge when the power transistor 1 is turned on. It is desirable to make the value as low as possible within a range in which can be suppressed.

このように所定のツェナー電圧を有する定電圧ダイオ
ード19,20及びコンデンサ13を有するスナバ回路を構成
すれば、パワトランジスタ1のVCEが定電圧ダイオード1
9のツェナー電圧に達するまでは動作せず、コレクタ電
流下降期間中の大きなサージ電圧のみを抑制して、半導
体素子の破壊を防止することができる。
When a snubber circuit including the constant voltage diodes 19 and 20 having a predetermined Zener voltage and the capacitor 13 is configured in this manner, the V CE of the power transistor 1 becomes constant.
It does not operate until the Zener voltage reaches 9, and suppresses only a large surge voltage during the period during which the collector current falls, thereby preventing destruction of the semiconductor element.

また、コンデンサ13に蓄えられる電荷量は、第2従来
例として示した第11図及び第12図のR−Cスナバ回路の
コンデンサに比べて非常に小さいため、コンデンサ13の
容量を小さくできると同時にスナバ回路で発生するエネ
ルギー損失も従来のスナバ回路に比べて非常に小さくす
ることができ、スナバ回路の小容量化による小形化が可
能である。
The amount of charge stored in the capacitor 13 is much smaller than that of the RC snubber circuit shown in FIGS. 11 and 12 shown as the second conventional example, so that the capacitance of the capacitor 13 can be reduced. Energy loss generated in the snubber circuit can be made very small as compared with the conventional snubber circuit, and the snubber circuit can be reduced in size by reducing its capacity.

また、スナバ回路の損失低減により、パワトランジス
タをスイッチングさせる周波数を高周波化することが可
能になる。
Further, by reducing the loss of the snubber circuit, the frequency at which the power transistor is switched can be increased.

第5図は前記定電圧ダイオードに代えてNPN形バイポ
ーラトランジスタを使用した例であり、原理的には第2
図と同一のものである。トランジスタ35のベース端子は
開放で使用されており、このトランジスタ35とコンデン
サ13との直列回路がパワトランジスタ1に並列接続され
ている。勿論、上記構成のスナバ回路は、他の5個のパ
ワトランジスタにもそれぞれ並列に接続されている。
FIG. 5 shows an example in which an NPN-type bipolar transistor is used in place of the constant voltage diode.
It is the same as the figure. The base terminal of the transistor 35 is open, and a series circuit of the transistor 35 and the capacitor 13 is connected to the power transistor 1 in parallel. Of course, the snubber circuit having the above configuration is also connected in parallel to the other five power transistors.

ここで、一般的なバイポーラトランジスタのコレクタ
・エミッタ間は、ベース端子を開放した場合、第6図に
示すように順逆双方向に降伏電圧を有している。すなわ
ち、トランジスタ35の順方向降伏電圧(第6図A点)を
直流電源34の電圧値よりもやや高く設定し、逆方向ブレ
ークダウン電圧(第6図B点)を第2図〜4図で説明し
た値に設定することにより、第2図〜4図と全く同様の
効果を得ることができる。
Here, when the base terminal is opened between the collector and the emitter of a general bipolar transistor, the bipolar transistor has a breakdown voltage in both forward and reverse directions as shown in FIG. That is, the forward breakdown voltage (point A in FIG. 6) of the transistor 35 is set slightly higher than the voltage value of the DC power supply 34, and the reverse breakdown voltage (point B in FIG. 6) is set as shown in FIGS. By setting the described value, the same effect as in FIGS. 2 to 4 can be obtained.

なお、第7図は第5図の例をPNP形バイポーラトラン
ジスタ46に置き換えたものである。
Note that FIG. 7 is obtained by replacing the example of FIG. 5 with a PNP-type bipolar transistor 46.

さて、本発明の実施例を第8図を参照して説明する。
第8図において、前記同様に19,20は定電圧ダイオード
であり、便宜上、19を第1の定電圧ダイオード、20を第
2の定電圧ダイオードとする。第1の定電圧ダイオード
19には第1のダイオード36が逆方向接続されて第1の直
列回路が構成され、第2の定電圧ダイオード20には第2
のダイオード37が逆方向接続されて第2の直列回路が構
成されている。これらの第1、第2の直列回路は、第1
及び第2の定電圧ダイオード19,20が互いに逆向きにな
るように並列に接続される。更に、この並列接続回路と
コンデンサ13との直列回路がパワトランジスタ1に並列
に、つまりパワトランジスタ1のコレクタ、エミッタ間
に接続されてスナバ回路が構成される。このスナバ回路
は、例えば第1図に示した電力変換装置の各パワトラン
ジスタ1〜6に接続されるものである。なお、7はフリ
ーホイーリングダイオード、44は主回路の浮遊インダク
タンスである。
Now, an embodiment of the present invention will be described with reference to FIG.
In FIG. 8, reference numerals 19 and 20 denote constant voltage diodes as described above. For convenience, reference numeral 19 denotes a first constant voltage diode, and reference numeral 20 denotes a second constant voltage diode. First constant voltage diode
A first diode 36 is connected in the reverse direction to 19 to form a first series circuit, and a second constant voltage diode 20 is connected to a second diode.
Are connected in the reverse direction to form a second series circuit. These first and second series circuits correspond to the first
And the second constant voltage diodes 19 and 20 are connected in parallel so as to be opposite to each other. Further, a series circuit of the parallel connection circuit and the capacitor 13 is connected in parallel with the power transistor 1, that is, connected between the collector and the emitter of the power transistor 1, thereby forming a snubber circuit. This snubber circuit is connected, for example, to each of the power transistors 1 to 6 of the power converter shown in FIG. 7 is a freewheeling diode, and 44 is a stray inductance of the main circuit.

次に、動作を説明すると、例えばパワトランジスタ1
のターンオフ時にそのコレクタ・エミッタ間電圧VCE
定電圧ダイオード19によるツェナー電圧に到達すると、
この定電圧ダイオード19が導通し、浮遊インダクタンス
44に蓄積されたエネルギーがダイオード36を通じてコン
デンサ13に吸収される。この際、第3図、第4図に示し
たのと同様に、コレクタ電流の減少期間中におけるサー
ジ電圧を低減させ、パワトランジスタ1の動作軌跡をRB
SOA内に収めることができる。その後、コンデンサ13へ
の充電が完了すると、浮遊インダクタンス44とコンデン
サ13とによる共振が開始するが、このエネルギーは定電
圧ダイオード20によって吸収される。
Next, the operation will be described.
When the collector-emitter voltage V CE reaches the Zener voltage by the constant voltage diode 19 at the turn-off of
This constant voltage diode 19 conducts and the stray inductance
The energy stored in 44 is absorbed by the capacitor 13 through the diode 36. At this time, as shown in FIGS. 3 and 4, the surge voltage during the period in which the collector current is reduced is reduced, and the operation trajectory of the power transistor 1 is changed by RB.
It can fit in SOA. Thereafter, when the charging of the capacitor 13 is completed, resonance by the stray inductance 44 and the capacitor 13 starts, but this energy is absorbed by the constant voltage diode 20.

また、パワトランジスタ1のターンオン時には、コン
デンサ13に蓄えられていた電荷は定電圧ダイオード20、
ダイオード37、パワトランジスタ1を介して放電され
る。
When the power transistor 1 is turned on, the electric charge stored in the capacitor 13 is transferred to the constant voltage diode 20,
It is discharged through the diode 37 and the power transistor 1.

なお、第2図ないし第4図の説明で記述したように、
一方の定電圧ダイオード19のツェナー電圧は直流電源34
の電圧よりもやや高く設定され、他方の定電圧ダイオー
ド20のツェナー電圧は、パワトランジスタ1のターンオ
ン時の放電を促すため、ターンオフ時の共振を抑制でき
る範囲でできるだけ低い値とする。
As described in the description of FIGS. 2 to 4,
The Zener voltage of one constant voltage diode 19 is
The zener voltage of the other constant voltage diode 20 is set to a value as low as possible within a range in which resonance at the time of turn-off can be suppressed in order to promote discharge at the time of turn-on of the power transistor 1.

このように所定のツェナー電圧を有する定電圧ダイオ
ード19,20、ダイオード36,37及びコンデンサ13から構成
されるスナバ回路では、パワトランジスタ1のVCEが定
電圧ダイオード19のツェナー電圧に達するまでは動作せ
ず、コレクタ電流下降期間中の大きなサージ電圧のみを
抑制して半導体素子の破壊を防止するものである。
In this manner, the snubber circuit including the constant voltage diodes 19 and 20, the diodes 36 and 37, and the capacitor 13 having a predetermined zener voltage operates until the V CE of the power transistor 1 reaches the zener voltage of the constant voltage diode 19. Instead, only a large surge voltage during the collector current falling period is suppressed to prevent the semiconductor element from being destroyed.

また、コンデンサ13に蓄えられる電荷量は第11図、第
12図のR−Cスナバ回路のコンデンサに比べて非常に小
さく、コンデンサ13の容量低減、スナバ回路の小容量化
による小形化が可能である。更に、スナバ回路の損失低
減によってパワトランジスタのスイッチング周波数の増
大が可能になる。
The amount of charge stored in the capacitor 13 is shown in FIG.
It is very small compared to the capacitor of the RC snubber circuit shown in FIG. 12, so that the capacitance of the capacitor 13 can be reduced and the snubber circuit can be downsized by reducing the capacitance. Further, the switching frequency of the power transistor can be increased by reducing the loss of the snubber circuit.

特に本実施例では、定電圧ダイオード19,20のそれぞ
れにツェナー方向にのみ電流を流し、順方向電流を流さ
ないようにダイオード36,37を接続してあるので、定電
圧ダイオード19,20の順方向電流による発生損失を低減
することができる。よって、第1図、第2図、第5図、
第7図の例べて、定電圧ダイオード19,20の小形化、小
容量化を図ることができる。
Particularly, in this embodiment, the diodes 36 and 37 are connected so that the current flows only in the zener direction to each of the constant voltage diodes 19 and 20 and the forward current does not flow. The loss caused by the directional current can be reduced. Therefore, FIG. 1, FIG. 2, FIG.
7, the size and capacity of the constant voltage diodes 19 and 20 can be reduced.

なお、上述した本発明の実施例では電力用半導体素子
としてパワトランジスタを用いて説明しているが、パワ
トランジスタの代わりに、他の自己消弧形電力用半導体
素子、例えばIGBTや電界効果トランジスタ等を使用した
場合にも適用できることは勿論である。
In the above-described embodiment of the present invention, a power transistor is described as a power semiconductor element. However, instead of a power transistor, another self-extinguishing type power semiconductor element such as an IGBT or a field effect transistor is used. It is needless to say that the present invention can be applied to the case where is used.

(発明の効果) 以上のように本発明によれば、コンデンサに直列に、
定電圧ダイオードとダイオードとからなる第1、第2の
直列回路を各定電圧ダイオードが互いに逆向きになるよ
うに並列接続した回路を接続してスナバ回路を構成し、
このスナバ回路を、電力変換装置を構成している個々の
自己消弧形半導体素子に並列に接続したため、半導体素
子のスイッチング時のサージ電圧を抑制して半導体素子
の破壊を防止することができる。また、スナバ回路で発
生する損失を削減してスナバ回路の部品の小形化を図る
と共に、半導体素子のスイッチング周波数の高周波化に
よって高周波インバータ等への適用が可能である。
(Effect of the Invention) As described above, according to the present invention, in series with a capacitor,
Forming a snubber circuit by connecting a first and a second series circuit comprising a constant voltage diode and a diode in parallel with each other so that the respective constant voltage diodes are opposite to each other;
Since this snubber circuit is connected in parallel with each of the self-extinguishing type semiconductor elements constituting the power conversion device, it is possible to suppress a surge voltage at the time of switching of the semiconductor element and prevent the semiconductor element from being destroyed. Further, the loss generated in the snubber circuit can be reduced to downsize the components of the snubber circuit, and the switching frequency of the semiconductor element can be increased to be applied to a high-frequency inverter and the like.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例の基本となるスナバ回路が使用
される電力変換装置の主回路図、第2図は本発明の実施
例の基本となるスナバ回路の構成図、第3図及び第4図
は1相分のパワトランジスタの動作波形図、第5図は第
2図の変形例を示す回路図、第6図はバイポーラトラン
ジスタの特性図、第7図は第2図の他の変形例を示す回
路図、第8図は本発明の実施例を示す回路図、第9図は
第1従来例が適用される電力変換装置の主回路図、第10
図は第1従来例の回路図、第11図は第2従来例が適用さ
れる電力変換装置の主回路図、第12図は第2従来例の回
路図である。 1〜6…パワトランジスタ 7〜12,31,36,37…ダイオード 13〜18,33…コンデンサ 19〜30…定電圧ダイオード 32…抵抗、34…直流電源 35,46…バイポーラトランジスタ 44,45…浮遊インダクタンス
FIG. 1 is a main circuit diagram of a power converter using a snubber circuit which is a basic embodiment of the present invention, FIG. 2 is a configuration diagram of a snubber circuit which is a basic embodiment of the present invention, FIG. 4 is an operation waveform diagram of a power transistor for one phase, FIG. 5 is a circuit diagram showing a modification of FIG. 2, FIG. 6 is a characteristic diagram of a bipolar transistor, and FIG. 7 is another diagram of FIG. FIG. 8 is a circuit diagram showing a modification, FIG. 9 is a circuit diagram showing an embodiment of the present invention, FIG. 9 is a main circuit diagram of a power conversion device to which the first conventional example is applied, and FIG.
FIG. 11 is a circuit diagram of a first conventional example, FIG. 11 is a main circuit diagram of a power conversion device to which the second conventional example is applied, and FIG. 12 is a circuit diagram of a second conventional example. 1-6 Power transistor 7-12,31,36,37 Diode 13-18,33 Capacitor 19-30 Constant voltage diode 32 Resistance, 34 DC power supply 35,46 Bipolar transistor 44,45 Floating Inductance

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−58733(JP,A) 特開 昭52−120352(JP,A) 実開 昭58−93039(JP,U) 実公 昭63−5431(JP,Y2) 実公 昭45−41333(JP,Y2) (58)調査した分野(Int.Cl.6,DB名) H02H 7/12 H02M 1/00 - 1/06 H03K 17/08 - 17/16──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-55-58733 (JP, A) JP-A-52-120352 (JP, A) JP-A-58-93039 (JP, U) JP-A-63 5431 (JP, Y2) J. 45-41333 (JP, Y2) (58) Fields investigated (Int. Cl. 6 , DB name) H02H 7/12 H02M 1/00-1/06 H03K 17/08- 17/16

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】フリーホイーリングダイオードが逆並列接
続された自己消弧形電力用半導体素子の直列回路が電源
に複数接続され、前記直列回路を構成する一方の半導体
素子と他方の半導体素子とが交互にオン/オフを繰り返
して電力変換を行う電力変換装置において、 第1の定電圧ダイオードとこの定電圧ダイオードに対し
逆方向接続された第1のダイオードとからなる第1の直
列回路と、第2の定電圧ダイオードとこの定電圧ダイオ
ードに対し逆方向接続された第2のダイオードとからな
る第2の直列回路とを、第1及び第2の定電圧ダイオー
ドが互いに逆向きになるように並列に接続し、この並列
接続回路とコンデンサとの直列回路を、個々の半導体素
子に並列に接続したことを特徴とする電力変換装置のス
ナバ回路。
1. A series circuit of self-extinguishing type power semiconductor elements having a freewheeling diode connected in anti-parallel is connected to a power supply, and one semiconductor element and the other semiconductor element forming the series circuit are connected to each other. A power converter that alternately turns on and off to perform power conversion, comprising: a first series circuit including a first constant voltage diode and a first diode connected in a reverse direction to the constant voltage diode; And a second series circuit including a second constant voltage diode and a second diode connected in reverse direction to the constant voltage diode so that the first and second constant voltage diodes are in opposite directions to each other. And a series circuit of the parallel connection circuit and the capacitor is connected in parallel to each semiconductor element.
JP1337733A 1989-12-25 1989-12-25 Snubber circuit of power converter Expired - Fee Related JP2861169B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1337733A JP2861169B2 (en) 1989-12-25 1989-12-25 Snubber circuit of power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1337733A JP2861169B2 (en) 1989-12-25 1989-12-25 Snubber circuit of power converter

Publications (2)

Publication Number Publication Date
JPH03198618A JPH03198618A (en) 1991-08-29
JP2861169B2 true JP2861169B2 (en) 1999-02-24

Family

ID=18311450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1337733A Expired - Fee Related JP2861169B2 (en) 1989-12-25 1989-12-25 Snubber circuit of power converter

Country Status (1)

Country Link
JP (1) JP2861169B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1224543A (en) * 1996-07-03 1999-07-28 株式会社日立制作所 Power converter
JPH10285950A (en) * 1997-04-03 1998-10-23 Fuji Electric Co Ltd Main circuit for three-level power converter
JP4714436B2 (en) * 2004-07-23 2011-06-29 ニッタン株式会社 Termination circuit, sensor, repeater and disaster prevention system
JP2008118784A (en) * 2006-11-06 2008-05-22 Honda Motor Co Ltd Power conversion circuit
JP2011024381A (en) * 2009-07-17 2011-02-03 Fuji Electric Systems Co Ltd Snubber circuit for power semiconductor element

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558773A (en) * 1978-10-25 1980-05-01 Mitsubishi Electric Corp Overvoltage protector for thyristor

Also Published As

Publication number Publication date
JPH03198618A (en) 1991-08-29

Similar Documents

Publication Publication Date Title
US5200878A (en) Drive circuit for current sense igbt
JP6402591B2 (en) Semiconductor device
JP3598933B2 (en) Power converter
JP3745561B2 (en) Multi-level neutral point potential fixed power converter
US20060044025A1 (en) Power transistor control device
JPH03107328A (en) Snubber circuit for power converter
US4594650A (en) Inverter device
JP3568823B2 (en) Gate control circuit for insulated gate semiconductor device
JP2002281761A (en) Semiconductor power converter
JP2861169B2 (en) Snubber circuit of power converter
JP3444045B2 (en) Semiconductor circuit, driving method thereof, and semiconductor element
JPS5833792B2 (en) Conversion valve protection circuit
JPH0821840B2 (en) Snubber circuit of power semiconductor device
JP3199610B2 (en) Snubber circuit and power conversion device using the same
JP3569192B2 (en) Semiconductor power converter
JPH0956166A (en) Power converter
JP2621498B2 (en) Gate drive circuit
JPH01268451A (en) Overvoltage suppressing circuit for semiconductor device
JP3356783B2 (en) Power conversion device and motor control device
JPH10209832A (en) Semiconductor switch circuit
JP4364997B2 (en) Switching power supply circuit
JPH06113525A (en) Snubber circuit
JPH07143733A (en) Snubber circuit
JP3416065B2 (en) Driver circuit for semiconductor device
JP2002044934A (en) Semiconductor power converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091211

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees