JP2859649B2 - Light emitting / receiving module - Google Patents
Light emitting / receiving moduleInfo
- Publication number
- JP2859649B2 JP2859649B2 JP19216289A JP19216289A JP2859649B2 JP 2859649 B2 JP2859649 B2 JP 2859649B2 JP 19216289 A JP19216289 A JP 19216289A JP 19216289 A JP19216289 A JP 19216289A JP 2859649 B2 JP2859649 B2 JP 2859649B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- receiving module
- emitting element
- emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Led Devices (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
本発明は、発光素子と受光素子とを用いて電気信号を
一旦光信号に変換して伝達させるホトカプラを用いた発
光・受光モジュールに関し、特に発光素子として自己走
査機能を有する発光素子アレイを用いた、集積化可能で
かつチャネルセレクタとして使用可能な発光・受光モジ
ュールに関する。The present invention relates to a light-emitting / light-receiving module using a photocoupler that temporarily converts an electric signal into an optical signal using a light-emitting element and a light-receiving element and transmits the signal, and particularly uses a light-emitting element array having a self-scanning function as the light-emitting element. The present invention relates to a light emitting / receiving module that can be integrated and can be used as a channel selector.
従来、発光素子と受光素子を組み合わせたホトカプラ
がよく知られている。 第12図に従来のホトカプラの構成例を示す。ホトカプ
ラは発光ダイオード（101）と受光素子（ここではホト
トランジスタ）（102）が空間的に分離されパッケージ
ングされている。発光ダイオード（101）の素子
（１），（２）間に加えられた電流で発光ダイオード
（101）が発光し、この光がホトトランジスタ（102）に
入る。そしてホトトランジスタ（102）の端子（３），
（４）間に電流をながすことができ、スイッチが入る。
これにより端子（１），（２）間の電気信号を端子
（３），（４）間に伝達することができる。 このホトカプラの特徴は入力、出力間が完全に電気的
に分離されているため、電源、外来ノイズの伝送を妨げ
る働きがあり、システムの分離等に使用される。Conventionally, a photocoupler combining a light emitting element and a light receiving element is well known. FIG. 12 shows a configuration example of a conventional photocoupler. In the photocoupler, a light emitting diode (101) and a light receiving element (here, a phototransistor) (102) are spatially separated and packaged. The light emitting diode (101) emits light by the current applied between the elements (1) and (2) of the light emitting diode (101), and this light enters the phototransistor (102). And the terminal (3) of the phototransistor (102),
(4) The current can be passed between the switches, and the switch is turned on.
Thus, an electric signal between the terminals (1) and (2) can be transmitted between the terminals (3) and (4). The feature of this photocoupler is that the input and output are completely electrically separated, so that it has a function of preventing transmission of power and external noise, and is used for separation of a system and the like.
上記ホトカプラは、信号の伝達経路途中にいれてノイ
ズの分離に使用するものであるが、機能としてはこれ以
上のものではない。従ってホトカプラ自身に種々の機能
をもたせるのは無理で、外部で処理しなければならなか
った。 また、上記ホトカプラを複数個使用し、チャンネルセ
レクタとして使用することが考えられるが、上記の様な
ホトカプラを複数個並べると、それだけでかなりの体積
をしめ、また各々の配線等を行なう必要があった。 また、発光素子および受光素子をアレイ状に配列し、
機能させることも考えられるが、該発光素子アレイを機
能させるには、発光素子の走査回路が必要とされ、該走
査回路の配線等を行なう必要があった。The above-mentioned photocoupler is used in the middle of a signal transmission path to separate noise, but the function is not more than this. Therefore, it was impossible to provide the photocoupler with various functions, and it had to be processed externally. It is conceivable to use a plurality of the above photocouplers and use them as a channel selector.However, if a plurality of the above photocouplers are arranged, it is necessary to save a considerable volume by itself and to perform wiring for each of them. Was. In addition, light emitting elements and light receiving elements are arranged in an array,
Although it is conceivable that the light emitting element array functions, a scanning circuit of the light emitting element is required, and wiring and the like of the scanning circuit need to be performed.
本発明は、上記従来の問題点を解決するために、複数
の発光素子と複数の受光素子とを用いて、電気信号を一
旦光の信号に変換して伝達させる発光・受光モジュール
において、該複数の発光素子として自己走査機能を有す
る発光素子アレイを用いている。 該自己走査機能を有する発光素子アレイとしては、 （ａ）しきい電圧もしくはしきい電流が外部から制御可
能な発光素子を多数個、一次元，二次元，もしくは三次
元的に配列し、互いに近傍に位置する少なくとも２つの
発光素子を光学的手段で接続するか、または互いに近傍
に位置する少なくとも２つの発光素子の、しきい電圧も
しくはしきい電流を制御する制御電極を互いに電気的手
段にて接続し、各発光素子に電源ラインを電気的手段を
用いて接続すると共に、クロックパルスと該電気信号と
を印加させるクロックラインを接続した発光素子アレ
イ、および （ｂ）しきい電圧もしくはしきい電流が外部から制御可
能な制御電極を有するスイッチ素子多数個を配列したス
イッチ素子アレイの各スイッチ素子の制御電極を互いに
電気的手段にて接続し、かつ各スイッチ素子に電源ライ
ンを電気的手段を用いて接続すると共にクロックライン
を接続して形成した自己走査アレイと、しきい電圧もし
くはしきい電流が外部から制御可能な制御電極を有する
発光素子多数個を配列した発光素子アレイの各しきい電
圧もしくはしきい電流を制御する電極を前記スイッチ素
子の制御電極と電気的手段にて接続し、各発光素子に該
電気信号を印加するラインを設けた発光素子アレイ、 等が例示できる。 本発明は、複数の発光素子として自己走査機能を有す
る発光素子アレイを用いたものであって、受光素子とし
ては、任意の物が使用できる。 また、発光素子アレイと受光素子との光学的結合方法
も、レンズ等を介する方法，遮蔽板を介する方法，ファ
イバーアレイ等を介する方法等任意の方法が使用出来
る。 また、発光素子の数および受光素子の数も１対１に限
らず、機械的手段または光学的手段により、多対1,1対
多の対応および／またはその選択機能を有する物であっ
てもかまわない。 自己走査機能を有する発光素子アレイに用いる発光素
子としては、GaAs、AlGaAs等の化合物半導体を積層した
負性抵抗素子が例示出来る。また、発光機能を有するも
のであれば、レーザーサイリスタであってもかまわな
い。In order to solve the above-mentioned conventional problems, the present invention provides a light-emitting / light-receiving module that converts an electric signal into a light signal and transmits the light signal by using a plurality of light-emitting elements and a plurality of light-receiving elements. A light emitting element array having a self-scanning function is used as the light emitting element. As the light emitting element array having the self-scanning function, (a) a large number of light emitting elements whose threshold voltage or threshold current can be controlled from the outside, one-dimensionally, two-dimensionally, or three-dimensionally arranged, Or at least two light emitting elements located at the same position are connected by optical means, or control electrodes for controlling the threshold voltage or the threshold current of at least two light emitting elements located near each other are connected to each other by electrical means. A power supply line is connected to each light emitting element by using an electric means, and a light emitting element array to which a clock line for applying a clock pulse and the electric signal is connected, and (b) a threshold voltage or a threshold current The control electrodes of each switch element of a switch element array having a large number of switch elements having control electrodes that can be controlled from the outside are electrically connected to each other. And a self-scanning array formed by connecting a power line to each switch element using electrical means and connecting a clock line, and a control electrode capable of externally controlling a threshold voltage or a threshold current. An electrode for controlling each threshold voltage or threshold current of a light emitting element array in which a large number of light emitting elements are arranged is connected to a control electrode of the switch element by electric means, and the electric signal is applied to each light emitting element. A light-emitting element array provided with lines can be exemplified. The present invention uses a light emitting element array having a self-scanning function as a plurality of light emitting elements, and any light receiving element can be used. In addition, as a method of optically coupling the light emitting element array and the light receiving element, any method such as a method via a lens or the like, a method via a shielding plate, a method via a fiber array or the like can be used. Further, the number of light emitting elements and the number of light receiving elements are not limited to one-to-one, and may have a many-to-one or one-to-many correspondence and / or a selection function thereof by mechanical means or optical means. I don't care. As a light emitting element used for a light emitting element array having a self-scanning function, a negative resistance element in which compound semiconductors such as GaAs and AlGaAs are stacked can be exemplified. Further, a laser thyristor may be used as long as it has a light emitting function.
本発明は、従来問題であったホトカプラ等の発光・受
光モジュールの光源として自己走査機能を有する発光素
子アレイを使用することによって、高機能化，多機能
化，集積化をはかるものである。 本発明では、上記のように発光素子として、発光点の
転送機能，発光点の発光強度変調機能を合わせ持たせる
ことの出来る自己走査型発光素子アレイを用いているた
め、チャンネルセレクタ等の多数のホトカプラを必要と
する発光・受光モジュールであっても、複雑な付加的走
査回路が必要ないため、集積化した素子として形成でき
る。 また、複雑な配線が必要ないため、製造工程の簡略化
および製造歩留の向上をはかることが出来る。The present invention achieves high functionality, multifunction, and integration by using a light emitting element array having a self-scanning function as a light source of a light emitting / receiving module such as a photocoupler, which has been a problem in the past. In the present invention, as described above, a self-scanning type light emitting element array capable of having both a light emitting point transfer function and a light emitting point light intensity modulation function is used as a light emitting element. Even a light-emitting / light-receiving module that requires a photocoupler can be formed as an integrated element because a complicated additional scanning circuit is not required. Further, since complicated wiring is not required, the manufacturing process can be simplified and the manufacturing yield can be improved.
実施例−１ 本発明の第一実施例の概念図を第１図に示す。 本実施例の発光・受光モジュールは、発光素子（10
1）のアレイと、受光センサ（102）のアレイと、発光素
子（101）の発光点と受光センサ（102）の受光点を光学
的に１対１に対応させる結像レンズ（100）とからな
る。 まず、本実施例に使用する発光素子（101）のアレイ
の構造および製造工程を説明する。 第２図および第３図に示す様に、接地されたＮ形GaAs
基板（１）上にＰ形半導体層（23）、Ｎ形半導体層（2
2）、Ｐ形半導体層（21）の各層を形成する。そしてホ
トリソグラフィ等及びエッチングにより、各単体発光素
子Ｔ（−２）〜Ｔ（＋１）に分離する（分離溝（5
0））。（単体発光素子Ｔ（−２）〜Ｔ（＋１）はこれ
らの発光素子アレイの一部を代表する。）アノード電極
（40）はＰ形半導体層（21）とオーミック接触を有し、
ゲート電極（41）はｎ形半導体層（22）とオーミック接
触を有する。絶縁層（30）は素子と配線との短絡を防ぐ
ためのものであり、同時に特性劣化を防ぐための保護膜
でもある。 絶縁層（30）は発光サイリスタの発光波長の光がよく
通る材質をもちいることが望ましい。Ｎ形GaAs基板
（１）はこのサイリスタのカソードとして働く。 各単体発光素子のアノード電極（40）は、転送クロッ
クライン（φ１、φ２、φ３）のいずれか１本が、長手
方向にφ１、φ２、φ３の順番で繰り返す様に接続され
る。またゲート電極には負荷抵抗RLが接続される。一方
各素子間に光結合が発生すると本実施例の転送動作が影
響されることがある。これを防止するため、ゲート電極
の一部を発光素子間の分離溝のなかに入れ、光結合を防
止する構造としている。 上記発光素子アレイの動作を説明すると、まず転送ク
ロックφ３がハイレベルとなり、発光素子Ｔ（０）がON
する。この時、３端子サイリスタの特性から発光素子Ｔ
（０）のゲート電極G0は零ボルト近くまで引き下げられ
る。（シリコンサイリスタの場合約１ボルトである） また、上記発光サイリスタは光を感じてそのターンオ
ン電圧が低下する特性を持つ。発光サイリスタをその発
光が近隣の素子に入射するよう構成してあるので、発光
素子に距離的に近い素子、または光がよくあたるよう配
置された素子はそのターンオン電圧が下がることにな
る。 電源電圧をVGKとすると、発光素子Ｔ（０）に近く、
入射光の光量の多い素子のゲート電圧が最も低下し、以
降順に発光素子Ｔ（０）から離れるに従いゲート電圧は
上昇していく。 次の転送クロックパルスφ１は最近接の発光素子Ｔ
（１）、Ｔ（−２）及びＴ（４）、Ｔ（−５）等に加わ
るが、これらの中で最もON電圧が低い素子は発光素子Ｔ
（１）である。次に低い素子は発光素子Ｔ（−２）とな
る。 そこで転送クロックパルスφ１のハイレベル電圧を、
発光素子Ｔ（１）のゲート電圧G1と発光素子Ｔ（−２）
のゲート電圧Ｇ−２との間に設定しておけば、発光素子
Ｔ（１）のみONさせることができ、転送クロックφ１、
φ２、φ３のハイレベル電圧を交互に互いに少しづつ重
なるように設定すれば、転送動作（３相駆動自己走査）
を行なうことができる。 次に受光センサ（102）のアレイの構造と製造工程を
説明する。 燐等がドウプされたＮ形シリコン基板上に熱酸化膜を
形成する。ホトリソグラフィによりこの熱酸化膜の一部
に穴をあけ、この部分にホウ素等のＰ形不純物をドウプ
する。さらにこの表面を再度酸化した後、Ｐ形不純物上
の酸化膜に穴をあけ、基板全体上に金属膜を蒸着等の方
法により形成する。この金属膜をホトリソグラフィおよ
びエッチングによりパターニングして上側電極を作製
し、PN接合を有するシリコン受光センサアレイが作製さ
れる。 発光素子のアレイと受光センサのアレイとは、同数の
素子数を有する様に形成され、結像レンズ（100）を介
して対面され、発光素子（101）の発光点と受光センサ
（102）の受光点が、光学的に１対１に対応する様固定
されモジュール化される。 次に上記発光・受光モジールの動作を説明すると、発
光素子部にスタートパルスφｓがかかり発光の転送がス
タートし、転送クロックφ１、φ２、φ３によって発光
が運ばれていく。このときの駆動パルスの状況例を第４
図に示す。 転送クロックφ１はφｓと同じタイミングでハイレベ
ルになっており、このとき発光素子Ｔ（１）がON状態
（発光状態）となる。そして次のφ２で発光素子Ｔ
（２）に転送される。この順で次々と移動していくが、
この図では発光素子Ｔ（４）の場所でいったん転送がス
トップする。 このとき、転送クロックφ１に伝送する信号φ１を乗
せると、第４図に示すように発光素子Ｔ（５）の出力Ｌ
は変化する。このとき発光素子Ｔ（５）と光学的に対応
する位置の受光素子上に入射する光も変化し、受光素子
の端子A2−K2の出力として信号φ１が取り出される。 この一時停止するビットを変化させれば伝送させたビ
ットを自由に選択することができ、チャネルセレクタと
しての機能を果たすことができる。 このときホトカプラとしての機能は全く損なわれず、
ホトカプラの高機能化が達成できる。 上記の様に、本実施例の発光・受光モジュールによれ
ば、複数のホトカプラを用いなければ、伝達出来なかっ
た信号を、３本の転送クロックライン（φ１、φ２、φ
３）と、変調電源電圧VGKを用いて容易に伝達すること
が出来る。 本実施例の発光・受光モジュールは、複数のホトカプ
ラを用いた伝達装置と較べて、集積化され、かつ走査装
置および走査用配線等が簡略化されているため信頼性の
高い伝達装置となっている。 上記実施例においては、発光素子のアレイと受光セン
サのアレイとの光学的結合に、結像レンズを用いている
が、該結合は結像レンズによる結合に限らず、ファイバ
ーアレイによる結合、遮蔽板を有するスペーサーを用い
た結合、等任意の結合方法であってかまわない。特にノ
イズ等を防止し、コンパクト化のために、隣接素子の光
の影響を遮断する薄板状遮蔽板を用いた結合が好まし
い。 また、上記実施例においては、発光素子の数と受光セ
ンサの数を同数として全体を固定しモジュール化してい
るが、該構造は上記に限らず、例えば受光センサの数を
発光素子の数の倍数として、機械的手段を用いて切り替
えが出来るようにしてもかまわない。 また、上記実施例では転送クロックパルスとして、φ
１、φ２、φ３の３相を想定したが、より安定な転送動
作を求める場合にはこれを４相以上に増加させてもよ
い。 また本実施例では発光サイリスタの構造を最も簡単な
場合について示したが、発光効率を上げるために、例え
ばダブルヘテロ構造の様なより複雑な構造，層構成を導
入してもよい。 またここではPNPNのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行なわせるという構成は、PNPN構成の
みに限られず、その機能が達成できる素子であれば特に
限定されない。例えば、PNPN4層構成でなく、６層以上
の構成でも同様な効果を期待でき、まったく同様な自己
走査機能を達成することが可能である。さらには静電誘
導（SI）サイリスタまたは電界制御サイリスタ（FCT）
と呼ばれるサイリスタを用いてもまったく同様である。 また、上記実施例においては、転送方向の発光素子の
ゲート電圧を低下させる手段として、光を用いている
が、各発光素子のしきい電圧もしくはしきい電流を制御
する電極を互いに電気的手段にて接続しても実施でき
る。 該電気的接続手段としては、抵抗素子，ダイオード，
トランジスタ等の一方向性を持つ素子等の手段であって
よく、特にダイオード等の一方向性素子を用いると、２
相の転送クロックパルスを用いて自己走査できるので好
ましい。 該電気的接続手段として、ダイオードを用いた発光素
子アレイの構造例を第５図，第６図，第７図，および第
８図に基づき以下に例示する。 第６図および第７図に示す様に、接地されたＮ形GaAs
基板（１）上にＮ形GaAs層（24b）、Ｎ形AlGaAs層（24
b）、Ｐ形GaAs層（23）、Ｎ形GaAs層（22）、Ｐ形AlGaA
s層（21b）、Ｐ形GaAs層（21a）の各層を順次形成す
る。 そしてホトリソグラフィ等及びエッチングにより分離
溝（50）を形成し、各単体発光サイリスタＴ（−１）〜
Ｔ（＋１）に分離する。（単体発光素子Ｔ（−１）〜Ｔ
（＋１）はこれらの発光素子アレイの一部を代表す
る。）次に、Ｐ形GaAs層（21a）、Ｐ形AlGaAs層（21b）
の一部を除去し分離溝（51）を形成し発光サイリスタと
結合用ダイオード間の分離を行なう。絶縁膜（30）を全
体に被覆し、電極上にコンタクト孔C1を設け、金属薄膜
配線で電極接続（40）および転送クロックラインφ１、
φ２を接続する。ここで転送クロックラインφ１、φ２
はそれぞれ１素子おきに接続する。 第８図に上記発光素子アレイの等価回路図を示す。 発光サイリスタＴ（−２）〜Ｔ（＋２）は、それらが
一列に並べられた構成となっている。それぞれの発光サ
イリスタＴ（−２）〜Ｔ（＋２）にはゲート電極G-2〜G
+2が設けられ、ダイオードD-2〜D2により各々隣接ゲー
ト電極同士が電気的に接続されている。ダイオードD-2
〜D2は、発光サイリスタＴ（−２）〜Ｔ（＋２）の並び
に対して一方向に対して電流を流す様に配置されてい
る。 上記発光素子アレイの動作を説明すると、まず転送ク
ロックφ２がハイレベルとなり、発光サイリスタＴ
（０）がONしているとする。この時、３端子サイリスタ
の特性から発光サイリスタＴ（０）のゲート電極G0は零
ボルト近くまで引き下げられる（シリコンサイリスタの
場合約１ボルトである）。電源電圧VGKを5Vとすると、
負荷抵抗RL、ダイオードD-2〜D2のネットワークから各
発光サイリスタのゲート電圧が決まる。そして発光サイ
リスタＴ（０）に近い素子のゲート電圧が最も低下し、
以降順に発光サイリスタＴ（０）から離れるに従いゲー
ト電圧は上昇していく。しかしながら、ダイオード特性
の一方向性、非対象性から電圧を下げる効果は発光サイ
リスタＴ（０）の片側（第８図では右半分）にしか働か
ない。即ち発光サイリスタＴ（１）のゲート電極G1は発
光サイリスタＴ（０）のゲート電極G0に対し、ダイオー
ドの順方向立ち上がり電圧Vdfだけ高い電圧に設定さ
れ、発光サイリスタＴ（２）のゲート電極G2はゲート電
極G1に対し、さらにダイオードの順方向立ち上がり電圧
Vdfだけ高い電圧に設定される。一方反対側（第８図で
は左半分）に相当する発光サイリスタＴ（−１）のゲー
ト電極G-1はダイオードD-1が逆バイアスとなっているた
め電流が流れず、従って電源電圧VGKと同電位となる。
次の転送クロックパルスφ１は最近接の発光サイリスタ
Ｔ（１）、Ｔ（−１）及びＴ（３）、Ｔ（−３）等に加
わるが、これらの中で最もON電圧が低い素子は発光サイ
リスタＴ（１）で、約2Vdfである。次に低い素子は発光
サイリスタＴ（３）であり、約4Vdfとなる。発光サイリ
スタＴ（−１）、Ｔ（−３）のON電圧は約VGK＋Vdfとな
る。以上から転送クロックパルスのハイレベル電圧を2V
dfから4Vdfの間に設定しておけば発光サイリスタＴ
（１）のみONさせることができ、転送動作を行なうこと
ができる。 上記例においては、負荷抵抗（63）RLとして発光素子
のＮ形GaAs層（22）を用いているが、これは別の層を用
いてもよい。例えばｐ層（23）を用いる、あるいは別の
抵抗領域を設け、これを用いてもよい。 また、本発明に用いる自己走査型発光素子アレイは、
上記例に限らず以下に示す様なブロックを形成した改良
構造であってもかまわない。 第３構造例を第９図および第10図を用いて以下に説明
する。第９図は本実施例の発光素子アレイの平面図を示
し、第10図は等価回路図である。 まず、ｎ形GaAs基板（１）上に、ｎ形GaAs層（24
b）、ｎ形AlGaAs層（24a）、ｐ形GaAs層（23a）、ｎ形G
aAs層（22a）、ｐ形AlGaAs層（21b）、およびｐ形GaAs
層（21a）を順次積層する。 積層された半導体層は、分離溝（50）により各発光素
子Ｔに分離される。また、各発光素子Ｔのｐ形GaAs層
（21a）およびｐ形AlGaAs層（21b）は、５つの島状にｎ
形GaAs層（22a）上に残留する様、ゲート電極および一
方向性結合素子作製のために一部削除される。該５つの
島は、２つの小さな島と連続する３つの比較的大きな島
とされ、３つの比較的大きな島は、発光素子アレイの長
手方向に、並ぶ様に配置される。２つの小さな島は、発
光素子アレイの長手方向に、島，島，谷、島，島，谷、
島，島，谷と繰り返す様に配置される。ここで、１つの
比較的大きな島は１つの発光素子に対応し、島，島，谷
は３つの発光素子に結合された１つの走査回路素子に対
応し、谷とは露出したｎ形GaAs層（22a）のゲート電極
部分を示す。 次に基板上全体に絶縁被膜（30）を被覆する。 そして、該絶縁被膜（30）の、前記削除操作されたｎ
形GaAs層（22a）上および５箇所のｐ形GaAs層（21a）上
の位置に接続用コンタクトホールC1を開ける。 次に、該絶縁被膜（30）上に、各走査回路素子のｎ形
GaAs層（22a）と隣接する走査回路素子のｐ形GaAs層（2
1a）とをコンタクトホールC1を用いて接続し、かつの電
源電極およびゲート電極結合用Ｔ字型金属薄膜配線（4
5）、発光素子の３つの大きな島状ｐ形GaAs層（21a）へ
コンタクトホールC1を介してクロックパルスをつたえる
金属薄膜配線（44）、発光素子の残りの島状ｐ形GaAs層
（21a）へコンタクトホールC1を介して駆動電圧をつた
える金属薄膜配線（42）、をそれぞれ設ける。 次に該金属薄膜配線（45）上の一部に、ゲート電極−
電源電極間の抵抗RLとして使用する燐をドウプした非晶
質シリコン（163）を約１μｍの厚さで被覆する。該非
晶質シリコン（163）は、各発光素子に対して１つづつ
になるよう分離される。 次に基板上全体に絶縁被膜（31）を被覆する。 そして、該絶縁被膜（31）の、前記非晶質シリコン
（163）、金属薄膜配線（42）、および金属薄膜配線（4
4）の上の位置に接続用コンタクトホールC2を開ける。 次に、該絶縁被膜（31）上に、コンタクトホールC2を
介して金属薄膜配線（44）（発光素子のアノード電極）
へクロックパルスをつたえる書き込みライン（Sin1,Sin
2,Sin3）、コンタクトホールC2（非晶質シリコン（16
3））を介して金属薄膜配線（43）（走査回路素子のゲ
ート電極）へ電源電圧をつたえる電源ライン（41）、コ
ンタクトホールC2を介して金属薄膜配線（40）（走査回
路素子のアノード電極）へクロックパルスをつたえるク
ロックラインφ１、φ２、を設けた。 ここで、クロックライン結合用金属薄膜配線（40b）
上に設ける片側のコンタクト孔C2の位置は、各走査回路
素子のアノード電極が、クロックラインSin1、Sin2、Si
n3のいずれか１本に、長さ方向に向かってSin1、Sin2、
Sin3の順番で繰り返しすように調整される。 第10図は上記発光素子アレイの等価回路図であるが、
上記回路が前記実施例と異なるのは、前記発光素子を走
査回路として使用し、該走査回路と同一構造の発光素子
を該走査回路から分離して設けている点と、新たな発光
素子を３つづつのブロックとし、１ブロック内の発光素
子は１つの走査回路素子によって制御し、かつ１ブロッ
ク内の発光素子にそれぞれ別々のクロックラインを接続
して、発光素子の発光を制御した点である。 図中、発光素子L1（−１）,L2（−１）,L3（−１）、
発光素子L1（０）,L2（０）,L3（０）、発光素子L1（−
１）,L2（−１）,L3（−１）等がブロック化された発光
素子を示している。発光の転送は走査回路素子によりブ
ロックごとに行なわれ、各発光素子の発光は各クロック
ラインにより制御される。 実施例−２ 本発明の第２の実施例を第11図に示す。この図は第１
図とほぼ同じ構成であるが、異なる点は発光素子（10
1）のアレイが一つでなく３つになっていることであ
る。各発光素子アレイ（11），（12），（13）は実施例
１で述べたように機能するので、第11図の例では多入
力、マルチチャネルのセレクタができる。 上記実施例においても発光素子（101）と受光センサ
（102）との結合は必ずしもレンズを介する必要はな
く、物理的な光遮蔽壁を設けてもよい。またマルチチャ
ネルセレクタでは上記の３チャネルのみでなくもっと多
数のチャネルであってもよい。 また受光素子は、従来例にて述べたホトトランジスタ
に限られずホトダイオードをはじめなんであっても動作
する。Embodiment 1 FIG. 1 shows a conceptual diagram of a first embodiment of the present invention. The light-emitting / light-receiving module of this embodiment includes a light-emitting element (10
1) The array of the light receiving sensor (102), and the imaging lens (100) that optically corresponds the light emitting point of the light emitting element (101) to the light receiving point of the light receiving sensor (102) on a one-to-one basis. Become. First, the structure and manufacturing process of the array of light emitting elements (101) used in the present embodiment will be described. As shown in FIGS. 2 and 3, grounded N-type GaAs
On a substrate (1), a P-type semiconductor layer (23) and an N-type semiconductor layer (2
2), forming each layer of the P-type semiconductor layer (21). Then, the individual light-emitting elements T (−2) to T (+1) are separated by photolithography or the like and etching (separation groove (5
0)). (Single light emitting elements T (-2) to T (+1) represent a part of these light emitting element arrays.) The anode electrode (40) has ohmic contact with the P-type semiconductor layer (21),
The gate electrode (41) has ohmic contact with the n-type semiconductor layer (22). The insulating layer (30) is for preventing a short circuit between the element and the wiring, and at the same time, is also a protective film for preventing characteristic deterioration. It is desirable that the insulating layer (30) be made of a material through which light having the emission wavelength of the light-emitting thyristor passes well. The N-type GaAs substrate (1) functions as a cathode of the thyristor. The anode electrode of each single light emitting element (40), the transfer clock lines (phi 1, phi 2, phi 3) any one of, phi 1 in the longitudinal direction, phi 2, connected as repeated in the order of phi 3 Is done. Further, a load resistance RL is connected to the gate electrode. On the other hand, when optical coupling occurs between the elements, the transfer operation of this embodiment may be affected. In order to prevent this, a structure is adopted in which a part of the gate electrode is inserted into a separation groove between the light emitting elements to prevent optical coupling. In operation of the light emitting element array, the transfer clock phi 3 becomes the high level first, the light-emitting element T (0) is ON
I do. At this time, the light emitting element T
The gate electrode G 0 (0) is pulled to zero volts nearby. (In the case of a silicon thyristor, the voltage is about 1 volt.) Further, the light-emitting thyristor has a characteristic that the turn-on voltage is reduced by sensing light. Since the light-emitting thyristor is configured so that its light is incident on a neighboring element, the turn-on voltage of an element that is close to the light-emitting element in a distance or an element that is arranged so as to be exposed to light is reduced. Assuming that the power supply voltage is V GK , it is close to the light emitting element T (0),
The gate voltage of an element having a large amount of incident light is the lowest, and thereafter, the gate voltage is increased as the distance from the light emitting element T (0) increases. Emitting element T of the next transfer clock pulse phi 1 closest
(1), T (−2), T (4), T (−5), etc. Among them, the element having the lowest ON voltage is the light emitting element T
(1). The next lowest element is the light emitting element T (-2). A high-level voltage of the transfer clock pulses phi 1 Thus,
Gate voltage G 1 and the light-emitting element T of the light emitting element T (1) (-2)
, Only the light emitting element T (1) can be turned on, and the transfer clock φ 1 ,
If the high-level voltages of φ 2 and φ 3 are set so as to slightly overlap each other alternately, the transfer operation (3-phase driving self-scanning)
Can be performed. Next, the structure and manufacturing process of the array of the light receiving sensor (102) will be described. A thermal oxide film is formed on an N-type silicon substrate doped with phosphorus or the like. A hole is made in a part of this thermal oxide film by photolithography, and a P-type impurity such as boron is doped in this part. After this surface is oxidized again, a hole is made in the oxide film on the P-type impurity, and a metal film is formed on the entire substrate by a method such as vapor deposition. This metal film is patterned by photolithography and etching to produce an upper electrode, and a silicon light receiving sensor array having a PN junction is produced. The array of light-emitting elements and the array of light-receiving sensors are formed so as to have the same number of elements, face each other via the imaging lens (100), and emit light of the light-emitting element (101) and light-receiving point of the light-receiving sensor (102). The light receiving points are fixed and modularized so as to correspond optically to one-to-one. Next, the operation of the light emitting / receiving module will be described. The light emitting element section receives a start pulse φs to start the light emission transfer, and the light emission is carried by the transfer clocks φ 1 , φ 2 , φ 3 . An example of the driving pulse at this time is shown in FIG.
Shown in the figure. Transfer clock phi 1 is at the high level at the same timing as .phi.s, this time the light-emitting element T (1) is turned ON (emitting state). The light-emitting element T in the next phi 2
Transferred to (2). It moves one after another in this order,
In this figure, the transfer stops once at the location of the light emitting element T (4). At this time, when put signals phi 1 to be transmitted to the transfer clock phi 1, the output L of the light-emitting element T, as shown in FIG. 4 (5)
Changes. In this case light incident also changes the light-emitting element T (5) and optically on the light receiving element of the corresponding position, the signal phi 1 is taken out as an output terminal A 2 -K 2 of the light-receiving element. By changing the bit to be temporarily stopped, the transmitted bit can be freely selected, and can function as a channel selector. At this time, the function as a photocoupler is not impaired at all,
High functionality of the photocoupler can be achieved. As described above, according to the light emitting / receiving module of this embodiment, signals that could not be transmitted without using a plurality of photocouplers are transferred to three transfer clock lines (φ 1 , φ 2 , φ
3 ) and can be easily transmitted using the modulation power supply voltage V GK . The light-emitting / light-receiving module of this embodiment is a highly reliable transmission device because it is integrated and the scanning device and the wiring for scanning are simplified as compared with the transmission device using a plurality of photocouplers. I have. In the above embodiment, the imaging lens is used for optical coupling between the array of light emitting elements and the array of light receiving sensors. However, the coupling is not limited to the coupling by the imaging lens, but the coupling by the fiber array and the shielding plate. And any other bonding method such as bonding using a spacer having In particular, in order to prevent noise and the like and to reduce the size, it is preferable to use a thin plate-shaped shielding plate that blocks the influence of light from adjacent elements. In the above embodiment, the number of light emitting elements and the number of light receiving sensors are the same and the whole is fixed and modularized. However, the structure is not limited to the above, and the number of light receiving sensors is, for example, a multiple of the number of light emitting elements. Alternatively, the switching may be performed using mechanical means. In the above embodiment, the transfer clock pulse is φ
Although three phases of 1 , φ 2 , and φ 3 are assumed, if more stable transfer operation is required, this may be increased to four or more phases. In this embodiment, the light-emitting thyristor has the simplest structure. However, in order to increase the light-emitting efficiency, a more complicated structure or layer structure such as a double hetero structure may be introduced. Also, here, a PNPN thyristor configuration has been described as an example, but the configuration of detecting this potential, lowering the threshold voltage, and performing the transfer operation using this is not limited to only the PNPN configuration, and its function is The device is not particularly limited as long as it can achieve the above. For example, a similar effect can be expected with a configuration having six or more layers instead of a PNPN four-layer configuration, and it is possible to achieve exactly the same self-scanning function. Furthermore, electrostatic induction (SI) thyristors or electric field control thyristors (FCT)
This is exactly the same even if a thyristor called a “thyristor” is used. Further, in the above embodiment, light is used as means for lowering the gate voltage of the light emitting element in the transfer direction, but electrodes for controlling the threshold voltage or threshold current of each light emitting element are electrically connected to each other. It can also be implemented by connecting. The electrical connection means includes a resistance element, a diode,
Means such as a unidirectional element such as a transistor may be used.
This is preferable because self-scanning can be performed using a phase transfer clock pulse. An example of the structure of a light emitting element array using a diode as the electrical connection means will be described below with reference to FIGS. 5, 6, 7, and 8. FIG. As shown in FIGS. 6 and 7, grounded N-type GaAs
An N-type GaAs layer (24b) and an N-type AlGaAs layer (24
b), P-type GaAs layer (23), N-type GaAs layer (22), P-type AlGaA
Each layer of the s layer (21b) and the P-type GaAs layer (21a) is sequentially formed. Then, a separation groove (50) is formed by photolithography or the like and etching, and each single light-emitting thyristor T (-1) to
Separate into T (+1). (Single light emitting elements T (-1) to T
(+1) represents a part of these light emitting element arrays. Next, a P-type GaAs layer (21a) and a P-type AlGaAs layer (21b)
And a separation groove (51) is formed to separate the light emitting thyristor and the coupling diode. The insulating film (30) is entirely covered, a contact hole C1 is provided on the electrode, and the electrode connection (40) and the transfer clock line φ 1 are formed by a metal thin film wiring.
to connect the φ 2. Here, transfer clock lines φ 1 and φ 2
Are connected every other element. FIG. 8 shows an equivalent circuit diagram of the light emitting element array. The light emitting thyristors T (−2) to T (+2) have a configuration in which they are arranged in a line. Each of the light emitting thyristors T (−2) to T (+2) has a gate electrode G −2 to G− 2.
+2 is provided, and adjacent gate electrodes are electrically connected to each other by diodes D -2 to D 2 . Diode D- 2
To D 2 are arranged so current flow with respect to one direction with respect to the arrangement of the light-emitting thyristor T (-2) ~T (+2) . In operation of the light emitting device array, first Transfer clock phi 2 is high level, the light-emitting thyristor T
It is assumed that (0) is ON. At this time, third gate electrode G 0 of the light emission from the characteristics of the terminal thyristor thyristor T (0) is (a case about 1 volt silicon thyristor) which cuts are to zero volts nearby. If the power supply voltage V GK is 5V,
Load resistor R L, the gate voltage of each light-emitting thyristor from the network of the diode D -2 to D 2 is determined. Then, the gate voltage of the element close to the light emitting thyristor T (0) decreases most,
Thereafter, as the distance from the light-emitting thyristor T (0) increases, the gate voltage increases. However, the effect of lowering the voltage from the unidirectionality and asymmetricity of the diode characteristic works only on one side (the right half in FIG. 8) of the light emitting thyristor T (0). That gate electrode G 1 of the light-emitting thyristor T (1) whereas the gate electrode G 0 of the light-emitting thyristor T (0), is set in the forward rise voltage V df only high voltage of the diode, the gate of the light-emitting thyristor T (2) electrode G 2 is to the gate electrode G 1, further forward rise voltage of the diode
The voltage is set higher by Vdf . On the other hand, no current flows through the gate electrode G- 1 of the light emitting thyristor T (-1) corresponding to the opposite side (the left half in FIG. 8) because the diode D- 1 is reverse-biased, and thus the power supply voltage V GK And the same potential.
Next transfer clock pulse phi 1 is nearest the light-emitting thyristor T (1), T (-1 ) and T (3), but applied to the T (-3) and the like, most ON voltage is low element among these In the light emitting thyristor T (1), it is about 2V df . The next lower element is the light emitting thyristor T (3), which is about 4V df . The ON voltage of the light emitting thyristors T (-1) and T (-3) is about VGK + Vdf . From the above, the high level voltage of the transfer clock pulse is 2V
Light emitting thyristor T if set between df and 4V df
Only (1) can be turned on, and the transfer operation can be performed. In the above example, the N-type GaAs layer (22) of the light emitting element is used as the load resistance (63) RL , but another layer may be used. For example, a p-layer (23) may be used, or another resistance region may be provided and used. Further, the self-scanning light emitting element array used in the present invention,
The present invention is not limited to the above example, and may have an improved structure in which the following blocks are formed. The third structural example will be described below with reference to FIGS. 9 and 10. FIG. 9 is a plan view of the light emitting element array of the present embodiment, and FIG. 10 is an equivalent circuit diagram. First, on an n-type GaAs substrate (1), an n-type GaAs layer (24
b), n-type AlGaAs layer (24a), p-type GaAs layer (23a), n-type G
aAs layer (22a), p-type AlGaAs layer (21b), and p-type GaAs
The layers (21a) are sequentially laminated. The stacked semiconductor layers are separated into each light emitting element T by a separation groove (50). Further, the p-type GaAs layer (21a) and the p-type AlGaAs layer (21b) of each light emitting element T are formed into five islands of n-type.
The gate electrode and the one-way coupling device are partially removed so as to remain on the GaAs layer (22a). The five islands are three relatively large islands connected to the two small islands, and the three relatively large islands are arranged side by side in the longitudinal direction of the light emitting element array. The two small islands are located in the longitudinal direction of the light emitting element array,
It is arranged so that it repeats with an island, an island, and a valley. Here, one relatively large island corresponds to one light emitting element, islands, islands, and valleys correspond to one scanning circuit element coupled to three light emitting elements, and valleys are exposed n-type GaAs layers. The gate electrode portion of (22a) is shown. Next, an insulating film (30) is coated on the entire substrate. Then, the n which has been subjected to the deletion operation is removed from the insulating coating (30).
Opening the connection contact hole C 1 at a position on the form GaAs layer (22a) and on five points p-type GaAs layer (21a). Next, the n-type of each scanning circuit element is placed on the insulating film (30).
The p-type GaAs layer (2) of the scanning circuit element adjacent to the GaAs layer (22a)
1a) and was connected by a contact hole C 1, and the power source electrode and the gate electrode coupled for T-shaped metal thin film wiring (4
5), the metal thin film wiring (44 convey the clock pulse via a contact hole C 1 to a larger island p-type GaAs layer 3 (21a) of the light emitting element), the rest of the island-shaped p-type GaAs layer of the light-emitting element (21a ) to the metal thin film interconnection convey the driving voltage through the contact hole C 1 (42), the respectively provided. Next, a gate electrode is provided on a part of the metal thin film wiring (45).
Phosphorus-doped amorphous silicon (163) used as a resistance R L between power supply electrodes is coated with a thickness of about 1 μm. The amorphous silicon (163) is separated so that one for each light emitting element. Next, an insulating film (31) is coated on the entire substrate. Then, the amorphous silicon (163), the metal thin film wiring (42), and the metal thin film wiring (4) of the insulating film (31) are formed.
4) Opening the connection contact hole C 2 to a position above the. Next, on the insulating film (31), the metal thin film wiring through a contact hole C 2 (44) (anode electrode of the light emitting element)
Write lines (Sin 1 , Sin
2 , Sin 3 ), contact hole C 2 (amorphous silicon (16
3)) through the metal thin film wiring (43) (power supply line (41 convey a power supply voltage to the gate electrode) of the scanning circuit element), the metal thin film wiring (40 through a contact hole C 2) (the anode of the scanning circuit element Clock lines φ 1 and φ 2 for supplying clock pulses to the electrodes are provided. Here, metal thin film wiring for clock line coupling (40b)
Position of the contact hole C 2 on one side provided on the anode electrode of each scanning circuit element, the clock line Sin 1, Sin 2, Si
to one any one of n 3, toward the lengthwise direction Sin 1, Sin 2,
Adjusted to repeat in Sin 3 order. FIG. 10 is an equivalent circuit diagram of the light emitting element array,
The above circuit is different from the above embodiment in that the light emitting element is used as a scanning circuit and a light emitting element having the same structure as the scanning circuit is provided separately from the scanning circuit. This is a point in that the light-emitting elements in one block are controlled by one scanning circuit element, and the light-emitting elements in one block are connected to different clock lines to control the light emission of the light-emitting elements. In the figure, the light emitting elements L 1 (-1), L 2 (-1), L 3 (-1),
Light emitting element L 1 (0), L 2 (0), L 3 (0), light emitting element L 1 (−
1), L 2 (−1), L 3 (−1), etc. indicate light-emitting elements that are blocked. The light emission is transferred for each block by the scanning circuit element, and the light emission of each light emitting element is controlled by each clock line. Embodiment 2 FIG. 11 shows a second embodiment of the present invention. This figure is the first
The configuration is almost the same as that shown in the figure, except that the light emitting element (10
That is, the array of 1) is not one but three. Since each of the light emitting element arrays (11), (12), and (13) functions as described in the first embodiment, a multi-input, multi-channel selector can be provided in the example of FIG. Also in the above embodiment, the connection between the light emitting element (101) and the light receiving sensor (102) does not necessarily have to be through a lens, and a physical light shielding wall may be provided. In the multi-channel selector, not only the above three channels but also a larger number of channels may be used. In addition, the light receiving element is not limited to the phototransistor described in the conventional example, and operates regardless of the photodiode or the like.
以上に述べてきたように、本発明では発光素子として
自己走査性機能を持った発光素子アレイを用いることに
より、信号を送るべきセンサを選択して情報を伝達する
というチャネルセレクタの機能を集積化素子に担持させ
ることができる。 また、素子の構造は簡略で、複雑な走査素子を有しな
いため信頼性が高く、製造工程を簡略化出来る。As described above, the present invention uses a light emitting element array having a self-scanning function as a light emitting element, thereby integrating a channel selector function of selecting a sensor to which a signal is to be transmitted and transmitting information. It can be carried on an element. In addition, since the element structure is simple and there is no complicated scanning element, the reliability is high and the manufacturing process can be simplified.
第１図は本発明の第１の実施例を示す構成図、第２図お
よび第３図は第１の実施例に用いた自己走査型発光素子
アレイの概略を示す断面図および平面図、第４図は第１
の実施例の動作を説明する駆動波形図、第５図，第６
図，第７図および第８図は自己走査型発光素子アレイの
別構成をしめす平面図，断面図，別方向断面図，および
等価回路図、第９図，第10図はさらに別の自己走査型発
光素子アレイの構成をしめす平面図および断面図、第11
図は第２の実施例を示す構成図、第12図は従来のホトカ
プラを表す概念図である。 図中、 101……自己走査型発光素子アレイ 102……受光素子アレイ 100……結像レンズ である。FIG. 1 is a structural view showing a first embodiment of the present invention, and FIGS. 2 and 3 are sectional views and plan views schematically showing a self-scanning light-emitting element array used in the first embodiment. Fig. 4 is the first
FIGS. 5 and 6 are driving waveform diagrams for explaining the operation of the embodiment of FIG.
FIGS. 7, 7 and 8 are plan views, cross-sectional views, cross-sectional views in different directions, and equivalent circuit diagrams showing another configuration of the self-scanning light-emitting element array, and FIGS. 9 and 10 show still another self-scanning type. Plan view and cross-sectional view showing the configuration of
FIG. 12 is a configuration diagram showing a second embodiment, and FIG. 12 is a conceptual diagram showing a conventional photocoupler. In the figure, 101 is a self-scanning light-emitting element array 102... A light-receiving element array 100.
フロントページの続き (72)発明者 田中 修平 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/12 H01L 33/00 ＪＩＣＳＴファイル（ＪＯＩＳ)Continuation of front page (72) Inventor Shuhei Tanaka 3-5-11, Doshumachi, Chuo-ku, Osaka-shi, Osaka Nippon Sheet Glass Co., Ltd. (58) Field surveyed (Int.Cl. 6 , DB name) H01L 31/12 H01L 33/00 JICST file (JOIS)
Claims (12)
て、電気信号を一旦光の信号に変換して伝達させる発光
・受光モジュールにおいて、 前記複数の発光素子として自己走査機能を有する発光素
子アレイを用いたことを特徴とする発光・受光モジュー
ル。1. A light-emitting / light-receiving module for converting an electric signal into a light signal and transmitting the signal once using a plurality of light-emitting elements and a plurality of light-receiving elements, wherein the plurality of light-emitting elements have a self-scanning function. A light emitting / receiving module using an element array.
光点とを、１対１に対応させる結合する光学的結合手段
を有することを特徴とする請求項１記載の発光・受光モ
ジュール。2. The light emitting / receiving module according to claim 1, further comprising optical coupling means for coupling the light emitting point of the light emitting element and the light receiving point of the light receiving element in one-to-one correspondence.
イバーアレイ、または遮蔽板を有するスペーサーである
ことを特徴とする請求項２記載の発光・受光モジュー
ル。3. The light emitting / receiving module according to claim 2, wherein said optical coupling means is an imaging lens, a fiber array, or a spacer having a shielding plate.
は、しきい電圧もしくはしきい電流が外部から制御可能
な発光素子を多数個配列し、互いに近傍に位置する少な
くとも２つの発光素子を光学的手段で接続するか、また
は互い近傍に位置する少なくとも２つの発光素子の、し
きい電圧もしくはしきい電流を制御する制御電極を互い
に電気的手段にて接続し、各発光素子に電源ラインを接
続すると共に、クロックパルスと前記電源ラインからの
電気信号とを印加させるクロックラインを接続した発光
素子アレイであることを特徴とする請求項1,2または３
記載の発光・受光モジュール。4. A light-emitting element array having a self-scanning function, wherein a large number of light-emitting elements whose threshold voltage or threshold current can be controlled from outside are arranged, and at least two light-emitting elements located close to each other are optically connected. The control electrodes for controlling the threshold voltage or the threshold current of at least two light emitting elements located near each other are connected to each other by electrical means, and a power supply line is connected to each light emitting element. 4. A light-emitting element array to which a clock line for applying a clock pulse and an electric signal from the power supply line is connected.
Light-emitting / light-receiving module as described.
導サイリスタ、または電界制御サイリスタであることを
特徴とする請求項１〜４のいずれかに記載の発光・受光
モジュール。5. The light emitting / receiving module according to claim 1, wherein the light emitting element is a PNPN thyristor, an electrostatic induction thyristor, or an electric field control thyristor.
あることを特徴とする請求項４または５記載の発光・受
光モジュール。6. The light emitting / receiving module according to claim 4, wherein said electric means is a device having one direction.
する請求項６記載の発光・受光モジュール。7. The light emitting / receiving module according to claim 6, wherein said element is a diode.
は、 しきい電圧もしくはしきい電流が外部から制御可能な制
御電流を有するスイッチ素子多数個を配列したスイッチ
素子アレイの各スイッチ素子の制御電極を互いに電気的
手段にて接続し、かつ各スイッチ素子にクロックライン
を接続して形成した自己走査アレイと、 しきい電圧もしくはしきい電流が外部から制御可能な制
御電極を有する発光素子多数個を配列した発光素子の制
御電極を前記スイッチ素子の制御電極と接続し、各発光
素子に電気信号を印加するラインを設けて形成した発光
素子アレイと、 からなることを特徴とする請求項１記載の発光・受光モ
ジュール。8. The control electrode of each switch element of a switch element array in which a plurality of switch elements having a control current whose threshold voltage or threshold current can be externally controlled is arranged. A self-scanning array formed by connecting a clock line to each switch element and a plurality of light emitting elements having control electrodes capable of controlling a threshold voltage or a threshold current from outside. 2. The light emitting element array according to claim 1, wherein the control electrodes of the arranged light emitting elements are connected to the control electrodes of the switching elements, and a light emitting element array formed by providing a line for applying an electric signal to each light emitting element. Light emitting / receiving module.
し、１ブロック内の発光素子の制御電極は、１つの前記
スイッチ素子の制御電極に接続され、１ブロック内の各
発光素子には別個の電気信号を印加することを特徴とす
る請求項８記載の発光・受光モジュール。9. A plurality of light-emitting elements, each block comprising a plurality of light-emitting elements, a control electrode of a light-emitting element in one block is connected to a control electrode of one switch element, and each light-emitting element in one block is provided separately. The light emitting / receiving module according to claim 8, wherein an electric signal is applied.
PNサイリスタ、静電誘導サイリスタ、または電界制御サ
イリスタであることを特徴とする請求項８または９のい
ずれかに記載の発光・受光モジュール。10. The light-emitting element and the switch element are PN
10. The light emitting / receiving module according to claim 8, wherein the module is a PN thyristor, an electrostatic induction thyristor, or an electric field control thyristor.
であることを特徴とする請求項8,9または10記載の発光
・受光モジュール11. The light emitting / receiving module according to claim 8, wherein said electric means is a device having one direction.
とする請求項11記載の発光・受光モジュール。12. The light emitting / receiving module according to claim 11, wherein said element is a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216289A JP2859649B2 (en) | 1989-07-25 | 1989-07-25 | Light emitting / receiving module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19216289A JP2859649B2 (en) | 1989-07-25 | 1989-07-25 | Light emitting / receiving module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0355885A JPH0355885A (en) | 1991-03-11 |
| JP2859649B2 true JP2859649B2 (en) | 1999-02-17 |
Family
ID=16286719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19216289A Expired - Fee Related JP2859649B2 (en) | 1989-07-25 | 1989-07-25 | Light emitting / receiving module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2859649B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001328295A (en) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | Self-scanning type light emitting element array |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997012405A1 (en) * | 1995-09-25 | 1997-04-03 | Nippon Sheet Glass Co., Ltd. | Surface light-emitting element and self-scanning type light-emitting device |
| EP1115162A4 (en) | 1999-06-08 | 2003-06-11 | Nippon Sheet Glass Co Ltd | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
| JP4631248B2 (en) * | 2003-02-24 | 2011-02-16 | 富士ゼロックス株式会社 | Optical writing head, optical printer, and light quantity correction method |
-
1989
- 1989-07-25 JP JP19216289A patent/JP2859649B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001328295A (en) * | 2000-05-24 | 2001-11-27 | Nippon Sheet Glass Co Ltd | Self-scanning type light emitting element array |
| JP4538896B2 (en) * | 2000-05-24 | 2010-09-08 | 富士ゼロックス株式会社 | Self-scanning light emitting device array |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0355885A (en) | 1991-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577089B2 (en) | Light emitting device and driving method thereof | |
| EP0335553B1 (en) | Self-scanning light-emitting element array | |
| JP2577034B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| US5814841A (en) | Self-scanning light-emitting array | |
| US6710376B2 (en) | Opto-coupler based on integrated forward biased silicon diode LED | |
| US4825081A (en) | Light-activated series-connected pin diode switch | |
| US4110781A (en) | Bidirectional grooved thyristor fired by activation of the beveled surfaces | |
| US5572540A (en) | Two-dimensional opto-electronic switching arrays | |
| KR20100135548A (en) | Optical modulator, methods of manufacturing and operating the same and optical apparatus comprising optical modulator | |
| JPH0292651A (en) | Light emitting element array | |
| JP2006216846A (en) | Surface emission device and its fabrication process | |
| JP2784010B2 (en) | Self-scanning light emitting element array | |
| JP2859649B2 (en) | Light emitting / receiving module | |
| WO2001029896A1 (en) | Light-receiving element array and light-receiving element array chip | |
| US4774711A (en) | Semiconductor laser apparatus | |
| SE461491B (en) | MONOLITIC RECORDER | |
| JP3804979B2 (en) | Electronic device comprising an array | |
| JP5432324B2 (en) | Light emitting element array, light emitting device, and image forming apparatus | |
| US5296698A (en) | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device | |
| JP3212686B2 (en) | Semiconductor light emitting device | |
| US5321294A (en) | Shift register having optically bistable elements coupled by an optical waveguide layer | |
| JP3072505B2 (en) | CCD | |
| JP2744504B2 (en) | Self-scanning light emitting element array | |
| JP2008182168A (en) | Light-emitting element array, light-emitting device, and image forming apparatus | |
| KR20010072325A (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071204 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |