JPH0292651A - Light emitting element array - Google Patents
Light emitting element arrayInfo
- Publication number
- JPH0292651A JPH0292651A JP63246630A JP24663088A JPH0292651A JP H0292651 A JPH0292651 A JP H0292651A JP 63246630 A JP63246630 A JP 63246630A JP 24663088 A JP24663088 A JP 24663088A JP H0292651 A JPH0292651 A JP H0292651A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- voltage
- light
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 42
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000011295 pitch Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は発光素子を同一基板上に集積した発光素子アレ
イへの自己走査機能の付与と、その駆動の安定化に間す
るものである。The present invention provides a self-scanning function to a light emitting element array in which light emitting elements are integrated on the same substrate, and stabilizes its driving.
発光素子の代表的なものとしてＬ Ｅ Ｄ （Ｌｉｇｈ
ｔＥ＋ｗｉｔｔｉｎｇ Ｄｉｏｄｅ）及びＬ Ｄ （Ｌ
ａｓｅｒ Ｄｉｏｄｅ）が知られている。
ＬＥＤは化合物半導体（ＧａＡｓ、 ＧａＰ、 Ａ
ｌＧａＡｓ、 Ｉ ｎＧａＡｓＰ、 ｒｎＧａＡ’
ｌＡｓ等）のＰＮまたはＰＩＮ接合を形成し、これに順
方向電圧を加えることにより接合内部にキャリアを注入
、その再結合の過程で生じる発光現象を利用するもので
ある。
またＬＤはこのＬＥＤ内部に導波路を設けた構造となっ
ている。あるしきい値電流以上の電流をながすと注入さ
れる電子−正孔対が増加し反転分布状態となり、誘導放
射による光子の増倍（利得）が発生し、へき開面なとを
利用した平行な反射鏡で発生した光が再び活性層に帰還
されレーザ発振が起こる。そして導波路の端面からレー
ザ光が出ていくものである。
これらＬＥＤ、ＬＤと同じ発光メカニズムを有する発光
素子として発光機能を持つ負性抵抗素子（発光サイリス
タ、レーザサイリスタ等）も知られている０発光サイリ
スタは先に述べたような化合物半導体でＰＮＰＮ構造を
作るものであり、ジノコンではサイリスタとして実用化
されている（青木昌治編箸、 「発光ダイオード」工業
調査会、ｐｐ１６７〜１６９参照）。
この発光サイリスタの基本（Ｋ造及び電流−電圧特性を
第６図、第７図に示す、第７図に示す構造はＮ形ＧａＡ
ｓ基板上にＰＮＰＮ構造を形成したもので通常の３端子
サイリスタとまったく同じ構成である。第６図も同様に
通常のサイリスタとまつたく同じＳ字形負性抵抗を表し
ている。この３端子サイリスタのゲートはＯＮ電圧を詞
書する働きを持ち、ＯＮ電圧はゲート電圧に拡散電位を
加えた電圧となる。またＯＮＬ／た後、ゲート電極はカ
ソード電圧とほぼ一致するようになる。カソード電極が
接地されていればゲート電極は零ボルトとなる。またこ
の発光サイリスタは外部から光を入射することによりそ
のしきい電圧が低下することが知られている。
さらにこの発光サイリスタの中に導波路を設けＬＤとま
ったく同じ原理でレーザサイリスタを形成する事もでき
ろく田代他、１９８７年秋応用物理学会講演、番号１８
ｐ−ＺＧ−１０）。
これらの様な発光素子、特にＬＥＤは化合物半導体基板
上に多数個作られ、切断されて一つづつの発光素子とし
てパッケージングされ販売されている。また密着イメー
ジセンサ用及びプリンタ用光源としてのＬＥＤは一つの
チップ上に複数個のＬＥＤを並べたＬＥＤアレイとして
販売されている。
一方密着形イメージセンサ、ＬＥＤプリンタ等では読み
取るポイント、書き込むポイントを指定するため、これ
ら発光素子による発光点の走査機能（光走査機能）が必
要である。
しかし、これらの従来の発光素子を用いて光走査を行う
ためには、ＬＥＤアレイのなかに作られている一つ一つ
のＬＥＤをワイヤボンディング等の技術により駆動ＩＣ
に接続し、このＩＣで一つ一つのＬＥＤを駆動させる必
要があった。このためＬＥＤの数が多い場合、同数のワ
イヤボンディングが必要で、かつ、駆動ＩＣも数多く必
要となりコストが高くなってしまうという欠点があった
。
これは駆動ＩＣを設置するスペースを確促することが必
要となり、コンパクト化が困難という欠点を誘発してい
た。
またＬＥＤを並べるピッチもワイヤボンディングの技術
で定まり、短ピツチ化が雅しいという欠点があった。
そこで発明者らは、発光素子アレイ自身に自己走査機能
をもたせることにより、先に挙げたワイヤボンディング
の数の問題、駆動ＩＣの問題、コンパクト化、短ピツチ
化の問題を解決する発明を行なった。 （特願昭６３−
６５３９２）。この先の発明の内容を以下簡単に記す。
先の発明の主旨は、発光素子のターンオン電圧または電
流が、べつの発光素子のＯＮ状態によって影響を受ける
よう、即ち、相互作用をするよう構成することにより発
光の自己走査機能を実現することである。
第８図に先の発明１の実施例の第１の例（光結合による
方法）を示す。これは発光素子として先に述べた発光サ
イリスタを用い、発生した光の一部が隣接する発光サイ
リスタに入射するよう構成したもので、光が入った発光
サイリスタのＯＮ電圧が低下する現象を利用するもので
ある。今転送りロックパルスφ３がハイレベルとなり、
発光サイリスタＴ（０）がＯＮＬ／ているとする。この
ためその両側に位置する発光サイリスタＴ（−１）、Ｔ
（１）のＯＮ電圧が低下する。このため次の転送りロッ
クパルスφ１にハイレベル電圧が印可されると発光サイ
リスクＴ（１）のみＯＮさせる事が可能となる。これか
ら自己走査を行なうことができる。
第９図に第８図の構成のデバイス構造を示す。
Ｎ形ＧａＡｓ基板上にＰ形（２３）、Ｎ形（２２）、Ｐ
形（２１）からなる発光サイリスタを設け、それぞれの
Ｐ形（２１）層に接触した電極（４０）に転送りロック
ラインを接続した構成となっている。動作は先に説明し
た通りである。
第１Ｏ図に、先の発明の実施例の第２の例（電気的結合
による方法）を示す、第７図に示した三端子サイリスタ
のゲート端子を図中の抵抗ＲＬ、 Ｒでお互いに接続
した構成である。今タロツクパルスφ３がハイレベル電
圧となり発光サイリスタＴ（０）がＯＮ状態になってい
るとする。このときノードＧ＠はほぼ零ボルトとなって
いる。すると抵抗ネットワークから電流が流れ、発光サ
イリスタＴ（０）に近いノードが最も電圧が引き下げら
れ、離れていくほど影響は少なくなる０次の転送りロッ
クφ１にハイレベル電圧が加わると発光サイリスタＴ（
１）とＴ （−２）がＯＮ可能となるが、ノードＧ１の
ほうがノードＧ、２より低い電圧となっているため、発
光サイリスタＴ （＋）のみをＯＮさせることができる
。
これから自己走査を行なうことができる。
以上簡単に説明した先の発明ｌにより、ワイヤボンディ
ングの数の問題、駆動ＩＣの問題、コンパクト化、短ピ
ツチ化の問題等を解決することが可能となった。
また発明者らは先の発明にたいして、さらに改良を行な
った。この改良は先の発明の転送りロックパルスの数を
減゛らすものである。
第８図、第９図の構成例（光結合による方法〉ではＯＮ
発光素子から出射する光量を左右で変えることにより転
送りロック数を２つに減少させることができる。しかし
ながら第１Ｏ図に示した構成例（電気的接続による方法
）では２相駆動化はできない、このため転送動作をさせ
るための駆動回路がそれほど簡単化出来ないという問題
点があった。
改良発明では、ダイオード、トランジスタ等の一方向性
を持つ素子を介して、発光素子間の電気的接続を行なう
ことにより、２相の転送りロックにて自己走査を行なう
ことが可能となる。その結果駆動回路を簡単化できる。
改良発明の実施例を紹介する。
改良発明の実施例の等価回路図を第１１図に示す。これ
は発光しきい電圧、電流が外部から制御できる発光素子
の一例として、最も橿準的な三端子の発光サイリスタを
用いた場合を表している。
発光サイリスタＴ （−２）〜Ｔ （＋２）は、それら
が−列に並べられた構成となっている。発光サイリスタ
Ｔ （−２）〜Ｔ （＋２）は、それぞれゲート電極Ｇ
−２〜Ｇ＋２を有す、各ゲート電極は負荷抵抗ＲＬを有
し、かつ電気的相互作用を行なうダイオードＤ−２〜Ｄ
２を介して隣接する発光サイリスタのゲート電極と電気
的に接続されている。またゲート電極にはｔｇ電圧ＶＧ
Ｋが印加されている。各単体発光サイリスタのアノード
電極に２本の転送りロックライン（φ１、φ２）がそれ
ぞれ１素子おきに接続されている。
動作を説明すると、まず転送りロックφ２がハイレベル
となり、発光素子Ｔ（０）がＯＮＬ／でいるとする。こ
の時、３端子サイリスタの特性からゲート電極Ｇ＠は零
ボルト近くまで引き下げられる（シリコンサイリスタの
場合約１ボルトである）。電源電圧ＶＧＫを例えば５ｖ
とすると、抵抗ＲＬ、ダイオードＤ−２〜Ｄ２のネット
ワークから各発光サイリスタのゲート電圧が決まる。そ
して発光素子Ｔ （０）に近い素子のゲート電圧が最も
低下し、以降順に発光素子Ｔ（０）から離れるに従いゲ
ート電圧は上昇していく、シかしながら、ダイオード特
性の一方向性、非対象性から電圧を下げる効果は発光素
子Ｔ（０）の右半分しか働かない、即ちゲート電極Ｇ１
はゲート電極Ｇ＠に対し、ダイオードの順方向立ち上が
り電圧Ｖａ＋だけ高い電圧に設定され、ゲー）を極Ｇ２
はゲート電［ｉ Ｇ Ｉに対し、ざらにダイオードの順
方向立ち上がり電圧Ｖａｔだけ高い電圧に設定される。
一方左半分に相当するゲート電極Ｇ−１はダイオードＤ
−＋が逆バイアスとなっているため電流が流れず、従っ
て電源電圧Ｖａにと同電位となる。
次の転送りロックパルスφ１は最近接の発光素子Ｔ（１
）、Ｔ （−１）及びＴ（３）、Ｔ（−３）等に加わる
が、これらの中で最もＯＮ電圧が低い素子は発光素子Ｔ
（１）で、約２Ｖｄ＋である。次に低い素子は発光素子
Ｔ（３）であり、約４Ｖｄ＋となる。発光素子Ｔ（−１
）、Ｔ （−３）のＯＮ電圧は約Ｖａｖ＋Ｖｄｔとなる
。以上から転送りロックパルスのハイレベル電圧を２Ｖ
ａｔから４Ｖｄ＋の間に設定しておけば発光素子Ｔ （
１）のみＯＮさせることができ、転送動作を行なうこと
ができる。
また等価回路としてダイオードを示したが、第１２図に
示すように、発光サイリスタＴ ｒｌ、 Ｔ ｒ２お
よび結合ダイオードＴｒ３等のトランジスタを用いて示
しても、実効的に等価である。
以上述べたように電気的結合用の素子としてダイオード
、 トランジスタを用いることにより２相クロツク駆動
可能な発光素子アレイを実現することができる。
以上簡単に説明した先の発明及び改良発明によりワイヤ
ボンディングの問題、駆動ＩＣの問題、コンパクト化、
短ピツチ化の問題等を解決することができ、かつ駆動方
法も簡単化することができる。LED (Light) is a typical light emitting element.
tE+witting Diode) and L D (L
Aser Diode) is known. LEDs are made of compound semiconductors (GaAs, GaP, A
lGaAs, lnGaAsP, rnGaA'
This method involves forming a PN or PIN junction of 1As, etc., injecting carriers into the junction by applying a forward voltage to the junction, and utilizing the light emission phenomenon that occurs during the recombination process. Further, the LD has a structure in which a waveguide is provided inside the LED. When a current higher than a certain threshold current flows, the number of injected electron-hole pairs increases, resulting in a population inversion state, and photon multiplication (gain) occurs due to stimulated radiation, which causes parallel radiation using cleavage planes. The light generated by the reflecting mirror returns to the active layer again, causing laser oscillation. Laser light then exits from the end face of the waveguide. Negative resistance elements (light-emitting thyristors, laser thyristors, etc.) that have a light-emitting function are also known as light-emitting elements that have the same light-emitting mechanism as these LEDs and LDs.The light-emitting thyristor is a compound semiconductor with a PNPN structure as mentioned above. Ginocon has put it into practical use as a thyristor (see Shoji Aoki, edited by Chopsticks, "Light Emitting Diode" Industrial Research Group, pp. 167-169). The basics of this light-emitting thyristor (K structure and current-voltage characteristics are shown in Figures 6 and 7. The structure shown in Figure 7 is an N-type GaA
It has a PNPN structure formed on an s-substrate, and has exactly the same configuration as a normal three-terminal thyristor. Similarly, FIG. 6 also shows an S-shaped negative resistance that is exactly the same as a normal thyristor. The gate of this three-terminal thyristor has the function of indicating an ON voltage, and the ON voltage is a voltage obtained by adding the diffusion potential to the gate voltage. Also, after ONL/, the gate electrode becomes approximately equal to the cathode voltage. If the cathode electrode is grounded, the gate electrode will be at zero volts. Furthermore, it is known that the threshold voltage of this light-emitting thyristor decreases when light is incident from the outside. Furthermore, it is possible to form a laser thyristor by providing a waveguide inside this light-emitting thyristor using exactly the same principle as an LD.Tashiro et al., Fall 1987 Japan Society of Applied Physics Lecture, no.
p-ZG-10). A large number of such light-emitting elements, particularly LEDs, are manufactured on a compound semiconductor substrate, cut into pieces, packaged as individual light-emitting elements, and sold. Furthermore, LEDs used as light sources for contact image sensors and printers are sold as LED arrays in which a plurality of LEDs are arranged on one chip. On the other hand, in a contact type image sensor, an LED printer, etc., in order to specify a reading point and a writing point, a scanning function (light scanning function) of the light emitting point by these light emitting elements is required. However, in order to perform optical scanning using these conventional light emitting elements, each LED made in the LED array must be connected to a driving IC using techniques such as wire bonding.
It was necessary to connect it to the IC and drive each LED with this IC. For this reason, when the number of LEDs is large, the same number of wire bondings are required, and a large number of drive ICs are also required, resulting in an increase in cost. This necessitated securing a space for installing the drive IC, leading to the drawback that it was difficult to make it compact. Furthermore, the pitch at which the LEDs are arranged is determined by wire bonding technology, which has the disadvantage that shorter pitches are less elegant. Therefore, the inventors made an invention that solves the problems of the number of wire bonding, the problem of drive IC, compactness, and shortening the pitch by providing the light emitting element array itself with a self-scanning function. . (Special application 1986-
65392). The content of the subsequent invention will be briefly described below. The gist of the above invention is to realize a self-scanning function of light emission by configuring the turn-on voltage or current of a light emitting element to be influenced by the ON state of another light emitting element, that is, to interact with it. be. FIG. 8 shows a first example (method using optical coupling) of the embodiment of the first invention. This uses the above-mentioned light emitting thyristor as a light emitting element, and is configured so that a portion of the generated light enters an adjacent light emitting thyristor, making use of the phenomenon that the ON voltage of the light emitting thyristor that receives light decreases. It is something. The currently transferred lock pulse φ3 becomes high level,
Assume that the light emitting thyristor T(0) is ONL/. Therefore, the light emitting thyristors T(-1) and T
(1) The ON voltage decreases. Therefore, when a high-level voltage is applied to the next transfer lock pulse φ1, only the light-emitting thyristor T(1) can be turned on. Self-scanning can now be performed. FIG. 9 shows the device structure of the configuration shown in FIG. P type (23), N type (22), P type on the N type GaAs substrate
A light emitting thyristor of type (21) is provided, and a transfer lock line is connected to an electrode (40) in contact with each P type (21) layer. The operation is as described above. FIG. 1O shows a second example (method by electrical coupling) of the embodiment of the previous invention, in which the gate terminals of the three-terminal thyristor shown in FIG. 7 are connected to each other by resistors RL and R in the figure. This is the configuration. It is now assumed that the tarlock pulse φ3 has reached a high level voltage and the light emitting thyristor T(0) is in the ON state. At this time, node G@ is at almost zero volts. Then, a current flows from the resistor network, and the node closest to the light-emitting thyristor T(0) is lowered in voltage the most, and the farther away it is, the less the effect becomes.
1) and T (-2) can be turned on, but since the voltage of node G1 is lower than that of nodes G and 2, only light emitting thyristor T (+) can be turned on. Self-scanning can now be performed. The invention 1 briefly explained above makes it possible to solve problems such as the number of wire bonding, the problem of drive IC, the problem of compactness, and the problem of shortening the pitch. The inventors also made further improvements to the previous invention. This improvement reduces the number of transfer lock pulses of the previous invention. In the configuration examples shown in Figures 8 and 9 (optical coupling method), it is ON.
By changing the amount of light emitted from the light emitting elements on the left and right sides, the number of transfer locks can be reduced to two. However, the configuration example shown in FIG. 1O (method using electrical connection) does not allow two-phase drive, and therefore there is a problem in that the drive circuit for performing the transfer operation cannot be simplified that much. In the improved invention, by electrically connecting the light emitting elements through unidirectional elements such as diodes and transistors, it becomes possible to perform self-scanning with two-phase transfer lock. As a result, the drive circuit can be simplified. Examples of improved inventions will be introduced. An equivalent circuit diagram of an embodiment of the improved invention is shown in FIG. This represents a case where a three-terminal light-emitting thyristor, which is the most standard type, is used as an example of a light-emitting element whose light-emission threshold voltage and current can be controlled from the outside. The light emitting thyristors T (-2) to T (+2) are arranged in a - column. The light emitting thyristors T (-2) to T (+2) each have a gate electrode G.
-2 to G+2, each gate electrode has a load resistance RL and electrically interacts with a diode D-2 to D
It is electrically connected to the gate electrode of an adjacent light emitting thyristor via 2. Also, the tg voltage VG is applied to the gate electrode.
K is applied. Two transfer lock lines (φ1, φ2) are connected to the anode electrode of each individual light emitting thyristor every other element. To explain the operation, it is assumed that the transfer lock φ2 becomes high level and the light emitting element T(0) is ONL/. At this time, due to the characteristics of the three-terminal thyristor, the gate electrode G@ is pulled down to nearly zero volts (approximately 1 volt in the case of a silicon thyristor). For example, set the power supply voltage VGK to 5v
Then, the gate voltage of each light emitting thyristor is determined from the network of resistor RL and diodes D-2 to D2. The gate voltage of the element closest to the light-emitting element T (0) decreases the most, and the gate voltage increases as the element moves away from the light-emitting element T (0). Due to symmetry, the effect of lowering the voltage only works on the right half of the light emitting element T(0), that is, the gate electrode G1
is set to a voltage higher than the gate electrode G@ by the forward rising voltage Va+ of the diode, and
is set to a voltage higher than the gate voltage [i G I by approximately the forward rising voltage Vat of the diode. On the other hand, the gate electrode G-1 corresponding to the left half is a diode D.
Since -+ is reverse biased, no current flows, and therefore the potential is the same as the power supply voltage Va. The next transfer lock pulse φ1 is applied to the nearest light emitting element T(1
), T (-1), T (3), T (-3), etc., but among these, the element with the lowest ON voltage is the light emitting element T
(1), which is approximately 2Vd+. The next lowest element is the light emitting element T(3), which has a voltage of about 4Vd+. Light emitting element T(-1
), the ON voltage of T (-3) is approximately Vav+Vdt. The high level voltage of the lock pulse transferred from above is 2V.
If it is set between at and 4Vd+, the light emitting element T (
Only 1) can be turned on and a transfer operation can be performed. Further, although a diode is shown as an equivalent circuit, as shown in FIG. 12, it is effectively equivalent even if it is shown using transistors such as the light emitting thyristors Trl and Tr2 and the coupling diode Tr3. As described above, by using diodes and transistors as electrical coupling elements, it is possible to realize a light emitting element array that can be driven by a two-phase clock. The above-briefly explained inventions and improved inventions solve the problem of wire bonding, the problem of drive IC, compactness,
Problems such as shortening the pitch can be solved, and the driving method can also be simplified.
従来例で説明した改良発明において、結合用素子として
ダイオード、 トランジスタ等の一方向性を持つ素子を
用いることにより２相クロツクによる転送動作を可能に
した。しかし転送りロック電圧幅が２Ｖｄ＋と狭いとい
う問題点があった。In the improved invention described in the prior art example, a unidirectional element such as a diode or a transistor is used as a coupling element to enable transfer operation using a two-phase clock. However, there was a problem in that the transfer lock voltage width was as narrow as 2Vd+.
本発明は制御電極間を電気的手段により接続する方法を
改良し、転送りロック電圧幅を広く取ることを可能とす
るものである。このための手段としてカレントミラー回
路を用いる。
本発明は、しきい電圧もしくはしきい電流を制御するた
めの制御電極を有する積層半導体型発光素子を多数個、
一次元、二次元、もしくは三次元的に配列し、各発光素
子の制御電極を、各々の発光素子の近傍に位置する少な
くとも２つの発光素子の制御電極と互いに電気的手段に
て接続したネットワーク配線を形成し、各発光素子に、
外部から電圧もしくは電流を印加するクロックラインを
接続した発光素子アレイであって、該電気的手段が以下
に示すトランジスタを用いたカレントミラー回路である
発光素子アレイである。
Ａ、各トランジスタの制御ｒｉ極が各発光素子の第１の
制御電極に接続されて、該トランジスタと該発光Ｉ予肉
のトランジスタ回路とがカレントミラー回路を構成する
。
Ｂ、該トランジスタは、制御電極が接続された発光素子
に対して一定方向に位置する近傍の発光素子の第２０制
陣電極に接続され、該第２の制御電極の電位が該トラン
ジスタにより制御可能とされている。
本発明のカレントミラー回路の形成方法としては、例え
ば各発光素子のバイアス電圧が印可される第２導電型半
導体に接する第１導電型半導体（第１の制御電極）に制
御電極が接続されたトランジスタを、該発光素子の一定
方向近傍の発光素子の、クロックラインが接続された第
１導電型半導体に接する第２導電型半導体（第２の制御
電極）、に接続する方法があげられる。
本発明に使用するトランジスタとしては、発光素子に使
用する半導体と同種の物を使用することが、発光素子ア
レイの小型化にたいして効果があるので好ましい。
発光素子の制御電極電位をトランジスタを介し°Ｃ制御
するには、制御電極をトランジスタを介して例えばアー
スして、制御電極電位を降圧可能とする方法がある。
本発明に使用する発光素子としては、しきい電圧もしく
はしきい電流が外部から制御可能な発光素子であれば、
任意の素子が使用できる。なかでも、例えばＰ形導電形
半導体領域及びＮ導電形半導体領域を複数積層した発光
素子等の負性抵抗を有する発光素子を用いることが望ま
しい。
またカレントミラー回路を構成するトランジスタを発光
素子を形成しているＰ形、Ｎ形層を朝み合わせて形成す
ると、簡単な！！遣方法で、実現できるので好ましい。The present invention improves the method of electrically connecting control electrodes and makes it possible to widen the transfer lock voltage range. A current mirror circuit is used as a means for this purpose. The present invention includes a large number of laminated semiconductor light emitting devices each having a control electrode for controlling a threshold voltage or a threshold current.
Network wiring arranged one-dimensionally, two-dimensionally, or three-dimensionally and connecting the control electrode of each light-emitting element to the control electrodes of at least two light-emitting elements located near each light-emitting element by electrical means. and for each light emitting element,
This is a light emitting element array to which a clock line to which a voltage or current is applied from the outside is connected, and the electrical means is a current mirror circuit using the transistors described below. A. The control RI pole of each transistor is connected to the first control electrode of each light emitting element, and the transistor and the transistor circuit of the light emitting I preform form a current mirror circuit. B. The transistor is connected to a 20th control electrode of a neighboring light emitting element located in a certain direction with respect to the light emitting element to which the control electrode is connected, and the potential of the second control electrode can be controlled by the transistor. It is said that A method for forming a current mirror circuit of the present invention includes, for example, a transistor in which a control electrode is connected to a first conductivity type semiconductor (first control electrode) that is in contact with a second conductivity type semiconductor to which a bias voltage of each light emitting element is applied. A method of connecting the light emitting element to a second conductivity type semiconductor (second control electrode) that is in contact with a first conductivity type semiconductor to which a clock line is connected, of a light emitting element in the vicinity of the light emitting element in a certain direction. As the transistor used in the present invention, it is preferable to use the same type of semiconductor as the semiconductor used in the light emitting element, since this is effective in reducing the size of the light emitting element array. In order to control the control electrode potential of a light emitting element by degrees Celsius via a transistor, there is a method in which the control electrode is grounded via the transistor, so that the control electrode potential can be lowered. The light emitting element used in the present invention may be a light emitting element whose threshold voltage or threshold current can be controlled externally.
Any element can be used. Among these, it is desirable to use a light-emitting element having negative resistance, such as a light-emitting element in which a plurality of P-type conductivity type semiconductor regions and N-type conductivity type semiconductor regions are laminated. Also, it is easy to form the transistor that makes up the current mirror circuit by combining the P-type and N-type layers that form the light emitting element! ! This is preferable because it can be achieved using a method of transfer.
本発明ではカレントミラー回路を用いて発光素子間の電
気的接続を行なうことにより、実施例にて詳細に説明す
るように２相の転送りロックにて自己走査を行なうこと
が可能となり、かつ転送りロックパルス電圧幅を広く取
ることが可能となる。In the present invention, by electrically connecting the light emitting elements using a current mirror circuit, it is possible to perform self-scanning with a two-phase transfer lock, as will be explained in detail in the embodiment, and transfer This makes it possible to widen the lock pulse voltage width.
〈実施例１〉
実施例１の原理の等価回路図を第１図に示す。
これは発光しきい電圧、電流が外部から制御できる発光
素子の一例として、最も標準的な三端子の発光サイリス
タを用いた場合を表している。ＰＮＰトランジスタＴｒ
ｌとＮＰＮ ）ランジスタＴｒ２の組合せによりサイリ
スタが構成されている。 トランジスタＴｒ３のベース
はＮＰＮ）ランジスタＴｒ２のベースに接続され、ＮＰ
Ｎ トランジスタＴｒ２と鞘合わさってカレントミラー
回路を構成している。
発光サイリスタＴ （−１）〜Ｔ（＋）は、−列に並べ
られ、かつ発光サイリスタ間がカレントミラー回路によ
り接続された構成である。
発光サイリスタＴ （−２）〜Ｔ （＋２）はそれぞれ
ゲート電極Ｇ−＋〜Ｇ、２を有し、該ゲート電極は負荷
抵抗ＲＬを有す。ゲート電極には電源電圧ＶＧＫが印加
される。各単体発光サイリスタのアノード電極（Ｔｒｉ
のエミッタ）に２本の転送りロックライン（φ１、φ２
）がそれぞれ１素子おきに接続される。
クロックラインにはクロックラインの電流を制限するた
めに抵抗Ｒｅが設けられる。
動作を説明する。まず転送りロックφ２がハイレベルと
なり、発光素子Ｔ （０）がＯＮＬ／ているとする。
この時、３端子サイリスタの特性からゲート電極Ｇ＠は
零ボルト近くまで引き下げられる（シリコンサイリスタ
の場合約１ボルトである）、電源電圧ＶＧ（を５ｖとす
ると、ゲートＧａから抵抗Ｒして制限された電流が流れ
込む。またエミッタ（アノード）からは抵抗Ｒｅで制限
された電流が流れ込む。
さてトランジスタＴｒ２とＴｒ３はカレントミラー回路
になっているため、 トランジスタＴｒ３にはＴｒ２に
比例した１１流駆動能力が備わる。この電流駆動能力か
らトランジスタＴｒ３のコレクタに接続される抵抗ＲＬ
を介して電流を引き込み、隣の発光素子Ｔ（１）のゲー
ト電極Ｇ１の電位を引き下げる。 トランジスタＴｖ３
の駆動能力を適当に調整することにより、ゲート電極Ｇ
１の電位をほぼ零まで下げることができる０発光素子Ｔ
（＋）のＯＮ電圧はゲート電ＳＩＧ＋の電位より拡散
電位Ｖｄ＋だけ高い電圧となるため、転送りロックφ１
の電圧は拡散電位Ｖｄ、以上であればＯＮ状態を発光素
子Ｔ（１）に伝達できる。
さてこのように発光素子Ｔ （１）のＯＮ電圧は下がる
事になるが、反対側に位置する発光素子Ｔ（・ｌ）のＯ
Ｎ電圧は変化しない。これはゲー）Ｇ＠がほぼ零にまで
下がったとしても、発光素子Ｔ（−１）のＯＮ電圧を定
めるゲー）Ｇ−＋の電圧に影響を４えないからである。
以上のことから、このカレントミラーを用いた発光素子
アレイはＶａ＋からＶｏＫ＋Ｖａ＋までの転送りロック
パルス電圧によって動作し、電圧幅としてＶｏｘという
広い幅で動作させることができる。
本実施例において負荷抵抗Ｒ（は必ずしも必要でなく、
これを除去しても動作する。
本実施例では転送りロックパルスが２相の場合で動作を
説明したが、３相以上であっても、もちろん動作する。
さらに第１図では発光素子を一列に並べているが、配列
を直線にする必要はなく、応用によって蛇行させてもよ
いし、途中から二列以上に増やすことも可能である。ま
たこの説明では発光サイリスタに限定して説明したが同
様な機能を持つデバイスであればこれに限られず何であ
っても良い、さらには、発光素子はレーザサイリスタで
あってもよい。この駆動方法は発光素子を単体部品で構
成してもよく、また次の実施例で示すようになんらかの
方法により集積化してもよい。
〈実施例２〉
実施例１では等価回路を示し説明したが、実施例２は実
施例１を集積化して作成する場合の構成についての説明
するものである。本実施例の要点はカレントミラー回路
Ｔ ｒ２、Ｔｒ３を発光サイリスタと同じ工程で形成す
ることのできる構造にある。
本発明の構造概念図を第２図に示す。接地されたＮ形Ｇ
ａＡｓ基板（１）上にＮ形半導体Ｆ’（２４）、Ｐ形半
導体層（２３）、Ｎ形半導体層（２２）、Ｐ形半導体層
（２１）の各層を形成する。そしてホトリソグラフィ等
及びエツチングにより分離溝（５０）を設は各単体発光
素子Ｔ （−１）〜Ｔ （＋１）に分離する。アノード
電極（４０）はＰ形半導体層（２１）とオーミック接触
を有すし、ゲート電極（４１）はｎ形半導体層（２２）
とオーミック接触を有す。絶縁層（３０）は素子と配線
との短絡を防ぎ、同時に特性劣化を防くための保護膜で
もある。図中波線で囲った部分がトランジスタＴｒ３て
あり、ゲート電極（４１）に接続される。 トランジス
タＴｒ３はコレクタ（２２）、ベース（２３）、エミッ
タ（２４）を有す。トランジスタＴｒｌはエミッタ（２
１）、ベース（２２）、コレクタ（２３）を有し、 ト
ランジスタＴｒ２はコレクタ（２２）、ベース（２３）
、エミッタ（２４）を有す。
トランジスタＴｒ２のベースは、トランジスタＴｒ３の
ベースが電気的に接続されている。またこれらのトラン
ジスタのコレクタは分離されて０る。
ゲート電極（４１） ！ｉ 負荷抵抗ＲＬ ヲ介シテｒ
！Ｌ１１！■眞に接続され、基板１は接地される。基板
ｌζまトランジスタＴ ｒ２、Ｔｒ３のエミッタになっ
ている。
絶縁層（３０）としては、光が外へ出やすいように発光
サイリスタの発光波長の光がよく通る材質をもちいるこ
とが望ましい。一方各素子間に光結合が発生すると本実
施例の転送動作が影響されることがある。これを防止す
るため、ゲート電極の一部を発光素子間の分離溝のなか
に入れ、光結合を防止する構造としている。
本実施例の構成は実施例１（第１図）に示した等価回路
と全く同じ構成であり、全く同じ動作をする。従って、
転送りロックφ１、φ２のハイレベル電圧を交互に互い
に少しづつ重なるように設定すれば、発光サイリスタの
ＯＮ状態は順次転送されていく、即ち、発光点が順次転
送される。
本実施例では転送りロックパルスとして、２相のパルス
φ１、φ２を想定したが、より安定な転送動作を求める
場合にはこれを３相、４相と増加させてもよい。
また本実施例では発光サイリスタの構造を最も簡単な場
合について示したが、発光効率を上げるために、より複
雑な構造、Ｎ構成を導入しても良い。その具体的な例と
してダブルへテロ構造の採用が挙げられる。−例を第１
５図に示すく田代他１９８７年春応用物理学会講演、番
号２８ｐ−ＺＥ−８）。
これはＮ形ＧａＡｓ基板上に０．５μｍのＮ形ＧａＡｓ
ＦＩを積み、その上にバンドギャップの広いＮ形ＡＧａ
Ａｓを１μｍ、Ｐ形ＧａＡｓ層を５ｎｍ、Ｎ形ＧａＡｓ
１を１μｍ、バンドギャップの広いＰ形ＡＩＧａＡＳを
１μｍ、そして取り出し電極とのオーミック接触をとる
ためのＰ形ＧａＡｓ層を０．１５μｆｆｌ積層した構成
である。発光層は間に挟まれた、 １μｍのＮ形Ｇ ａ
Ａ ｓ層である。これは注入された電子、正孔がバンド
ギャップの狭いＧａＡｓ層に閉じ込められ、この領域で
再結合し発光する。
またここではＰＮＰＮのサイリスタ構成を例に説明した
が、この電位を検知し、しきい電圧が低下し、これを利
用して転送動作を行わせるという構成は、ＰＮＰＮ構成
のみに限られず、その機能が達成できる素子であれば特
に限定されない。例えば、ＰＮＰＮの４層構成でなく、
６層以上の構成でも同様な効果を期待でき、まったく同
様な自己走査４ｍ能を達成することが可能である。さら
には静電誘導（Ｓｌサイリスタまたは電界制御サイリス
タ（ＦＣＴ）と呼ばれるサイリスタを用いてもまったく
同様である。このＳ［サイリスタまたはＦＣＴは電流ブ
ロックとして働く中央のＰ形半導体層を空乏層で量き換
えた構造となっている（Ｓ、 Ｍ、 Ｓｚｅ 著
、 Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍ１ｃｏｎｄｕｃ
ｔｏｒ Ｄｅｖｃｅｓ、 ２ｎｄ Ｅｄｉｔｉｏｎ
ｐｐ２３８−２４０）。
〈実施例３〉
実施例３を第３図、第４図、第５図に示す。この実施例
は実施例２の、より現実的な構造を示したものである。
第３図に本実施例の平面図を、第４図に第３図のＸ−Ｘ
’ラインの断面図を、第５図に第３図のＹ−Ｙ’ライン
の断面図を示す。
第３図について説明する。
各発光サイリスタのゲートにつながる負荷抵抗ＲＬは負
荷抵抗（６３）とし、発光サイリスタＴ（−１）〜Ｔ（
１）を構成する半導体層を流用している。
カレントミラー用トランジスタＴ ｒ３（１）〜Ｔｒ３
（１）のコレクタはコンタクト穴ＣＩを通ってゲート電
極（４１）に接続される。コンタクト穴Ｃ１は半導体層
と電極との接続孔である。発光サイリスタのアノード電
極（４０）と転送りロックラインφ１、φ２とはスルー
ホールの接続孔Ｃ２を用いて接続される。電源ライン（
４２）は電源電圧Ｖｅｘに接続され、負荷抵抗（６３）
（即ちＲｈ）に接続される。
またこれはゲート電極（４１）と同時に形成される。こ
こでゲート電極（４１）は発光素子Ｔ （−２）〜Ｔ（
＋１）がその発光によりお互いに影響しあう事を防ぐた
めの遮光層をも兼ねている。
第４図にＸ−Ｘ’ラインでの断面構造図を、第５図にＹ
−Ｙ’ラインでの断面構造図を示す。発光素子はＮ形Ｇ
ａＡｓ基板（１）上にＮ形Ｇ ａＡ ｓ層（２４ｂ）、
Ｎ形ＡＩＧａＡｓＦ’ （２４ａ）、Ｐ形ＧａＡｓ層（
２３）、Ｎ形ＧａＡｓ層（２２）、Ｐ形ＡＧａＡｓ層（
２ｌ ｂ）、Ｐ形ＧａＡｓ層（２１ａ）の各層を形成す
る。そしてホトリソグラフィ等及びエツチングにより、
各単体発光素子に分離する（分離溝（５０））。また分
離溝（５Ｎ）は発光素子Ｔ （０）とカレントミラー用
トランジスタＴｒ３とを分離するための満である。負荷
抵抗（６３）： Ｒ１は発光素子のＮ形ＧａＡｓ層（
２２）を用いている。
これは別の層を用いてもよい。例えばＰ層（２３）を用
いる、あるいは別の抵抗領域を設け、これを用いてもよ
い。
本実施例３の製造工程を説明する。まずＮ形ＧａＡｓ基
板上にＮ形ＧａＡｓＦｌ（２４ｂ）、Ｎ形ＡｌＧａＡｓ
層（２４ａ、）、Ｐ形ＧａＡｓ層（２３）、Ｎ形ＧａＡ
ｓ層（２２）、 Ｐ形ＡｌＧａＡｓ層（２ｌ ｂ）、Ｐ
形ＧａＡｓ層（２１ａ）の各層を順次形成する。
そして分離溝（６０）を形成し、発光素子及び抵抗間の
分離を行なう０次にゲートの取り出し部分及びトランジ
スタＴｒ３形成部分のＰ形ＡｌＧａＡｓ層（２ｌ ｂ）
、Ｐ形ＧａＡｓ層（２１ａ）を除去し、さらに分離溝（
５１）を形成する。このＰ形層除去工程で同時に抵抗（
６３）部のＰ形層も除去する。絶縁膜（３０）を形成し
、コンタクト孔（Ｃ１）を設ける。電極（４０）（４１
）（４２）を形成する。層間紙ｍ膜（３１）を形成して
、スルーホールＣ２を設け、電極φ１、φ２を形成する
０以上の工程により本実施例３の構造が完成する。
この工程の順序は必ずしも上記のとおりである必要はな
いし、本構造の上にざらに透光性絶縁膜を設け、信頼度
を向上させるようにしてもよい・さらには発光素子上の
絶縁膜が厚くなり光透過率が低下することを嫌うなら、
発光素子の上部絶縁膜の一部または全部をホトエツチン
グ等の方法により除去してもよい。
尚、以上述べてきた本考案の一連の実施例は基板として
半導体基板を用い、その電位を零ボルト（接地）とした
例を示してきたが、本考案はこれに限られず基板として
他の物質を用いてもよい。
もっとも近い例でいえばクロム（Ｃｒ）等をトウブした
半絶縁性ＧａＡｓ基板上に実施例のｎ形ＧａＡＳ基板に
相当するｎ形ＧａＡｓ層を形成し、この上に実施例で説
明した構造を形成してもよい。また例えばガラス、アル
ミナ等の絶縁基板上に半導体膜を形成し、この半導体を
用いて実施例の構造を形成してもよい。
本実施例ではＬＥＤを対象に説明を行なってきたが、本
発明はレーザにも適用可能なことは言うまでもない。
く応用例〉
以上の実施例にて説明してきた自己走査可能な発光素子
アレイは各種応用が期待できる。例として光走査の密着
イメージセンサ、光プリンタの書き込みヘッド、デイス
プレィ等が挙げられ、これらの機器の低価格化、高性能
化に大きな寄与をすることができる。
上記実施例においては、各々隣接する発光素子の制御電
極を互いに電気的手段にて接続しているが、例えば各々
接続する発光素子を１つおきの発光素子として、１つの
発光素子アレイに２系列の走査機能を設けることも可能
である。また２次元、３次元の発光素子アレイの場合に
は各発光素子は近傍の４つまたは６つ以上の発光素子と
電気的手段にて接続される。<Example 1> An equivalent circuit diagram of the principle of Example 1 is shown in FIG. This represents the case where the most standard three-terminal light emitting thyristor is used as an example of a light emitting element whose light emitting threshold voltage and current can be controlled externally. PNP transistor Tr
A thyristor is constituted by a combination of transistor Tr2 and NPN) transistor Tr2. The base of the transistor Tr3 is connected to the base of the transistor Tr2 (NPN), and the base of the transistor Tr3 is connected to the base of the transistor Tr2 (NPN).
Together with the N transistor Tr2, a current mirror circuit is formed. The light emitting thyristors T (-1) to T (+) are arranged in a - column, and the light emitting thyristors are connected by a current mirror circuit. The light emitting thyristors T (-2) to T (+2) have gate electrodes G-+ to G,2, respectively, and the gate electrodes have a load resistance RL. Power supply voltage VGK is applied to the gate electrode. The anode electrode (Tri
emitter) to two transfer lock lines (φ1, φ2
) are connected every other element. A resistor Re is provided on the clock line to limit the current in the clock line. Explain the operation. First, it is assumed that the transfer lock φ2 becomes high level and the light emitting element T (0) is ONL/. At this time, due to the characteristics of the three-terminal thyristor, the gate electrode G@ is pulled down to nearly zero volts (approximately 1 volt in the case of a silicon thyristor), and if the power supply voltage VG (is 5v), it is limited by the resistance R from the gate Ga. Also, a current limited by the resistor Re flows from the emitter (anode). Now, since transistors Tr2 and Tr3 are a current mirror circuit, transistor Tr3 has an 11-current drive capability proportional to Tr2. Because of this current drive capability, the resistor RL connected to the collector of the transistor Tr3
, and lowers the potential of the gate electrode G1 of the adjacent light emitting element T(1). Transistor Tv3
By appropriately adjusting the driving ability of the gate electrode G
0 light emitting element T that can lower the potential of 1 to almost zero
Since the ON voltage (+) is higher than the potential of the gate voltage SIG+ by the diffusion potential Vd+, the transfer lock φ1
If the voltage is equal to or higher than the diffusion potential Vd, an ON state can be transmitted to the light emitting element T(1). Now, in this way, the ON voltage of light emitting element T (1) will decrease, but the O voltage of light emitting element T (・l) located on the opposite side will decrease.
N voltage does not change. This is because even if the voltage G@ drops to almost zero, it will not affect the voltage of the voltage G-+, which determines the ON voltage of the light emitting element T(-1). From the above, the light emitting element array using this current mirror operates with the transfer lock pulse voltage from Va+ to VoK+Va+, and can be operated with a wide voltage width of Vox. In this embodiment, the load resistance R (is not necessarily required;
It works even if I remove this. In this embodiment, the operation has been explained in the case where the transfer lock pulse has two phases, but of course it will operate even if the transfer lock pulse has three or more phases. Further, although the light emitting elements are arranged in a line in FIG. 1, it is not necessary to arrange them in a straight line; they may be arranged in a meandering manner depending on the application, or it is possible to increase the number of lines to two or more in the middle. Further, in this description, the explanation has been limited to a light-emitting thyristor, but the present invention is not limited to this, and any device having a similar function may be used.Furthermore, the light-emitting element may be a laser thyristor. In this driving method, the light emitting element may be constructed as a single component, or may be integrated by some method as shown in the following embodiment. <Embodiment 2> In Embodiment 1, an equivalent circuit was shown and explained, but in Embodiment 2, a configuration in which Embodiment 1 is integrated and created is explained. The key point of this embodiment is that the current mirror circuits Tr2 and Tr3 can be formed in the same process as the light emitting thyristor. A structural conceptual diagram of the present invention is shown in FIG. Grounded N type G
An N-type semiconductor F' (24), a P-type semiconductor layer (23), an N-type semiconductor layer (22), and a P-type semiconductor layer (21) are formed on an aAs substrate (1). Separation grooves (50) are then formed by photolithography or etching to separate the individual light emitting elements T (-1) to T (+1). The anode electrode (40) has ohmic contact with the P-type semiconductor layer (21), and the gate electrode (41) has an n-type semiconductor layer (22).
and has ohmic contact. The insulating layer (30) prevents a short circuit between the element and the wiring, and at the same time serves as a protective film to prevent characteristic deterioration. The part surrounded by the dotted line in the figure is the transistor Tr3, which is connected to the gate electrode (41). Transistor Tr3 has a collector (22), a base (23), and an emitter (24). The transistor Trl has an emitter (2
1), a base (22), and a collector (23), and the transistor Tr2 has a collector (22) and a base (23).
, and an emitter (24). The base of the transistor Tr2 is electrically connected to the base of the transistor Tr3. Further, the collectors of these transistors are separated and connected to each other. Gate electrode (41)! i Load resistance RL
! L11! - Connected to the ground, and the board 1 is grounded. The substrate lζ serves as the emitter of the transistors Tr2 and Tr3. As the insulating layer (30), it is desirable to use a material through which light having the emission wavelength of the light emitting thyristor can easily pass through so that the light can easily escape to the outside. On the other hand, if optical coupling occurs between each element, the transfer operation of this embodiment may be affected. In order to prevent this, a part of the gate electrode is inserted into the separation groove between the light emitting elements, and a structure is adopted to prevent optical coupling. The configuration of this embodiment is exactly the same as the equivalent circuit shown in Embodiment 1 (FIG. 1), and operates in exactly the same way. Therefore,
If the high-level voltages of the transfer locks φ1 and φ2 are set alternately so that they slightly overlap each other, the ON states of the light-emitting thyristors are sequentially transferred, that is, the light-emitting points are sequentially transferred. In this embodiment, two-phase pulses φ1 and φ2 are assumed as transfer lock pulses, but if a more stable transfer operation is desired, these may be increased to three or four phases. Further, in this embodiment, the structure of the light emitting thyristor is shown in the simplest case, but a more complicated structure or N configuration may be introduced in order to improve the light emitting efficiency. A specific example of this is the adoption of a double heterostructure. -Example 1
Kutashiro et al., Spring 1987 Japan Society of Applied Physics Lecture, No. 28p-ZE-8) shown in Figure 5. This is a 0.5 μm N-type GaAs substrate on an N-type GaAs substrate.
FI is stacked on top of it, and N-type AGa with a wide bandgap is stacked on top of it.
1 μm As layer, 5 nm P type GaAs layer, N type GaAs layer
1 μm of P-type AIGaAS having a wide bandgap, and 0.15 μffl of P-type GaAs layer for making ohmic contact with the extraction electrode. The light-emitting layer is sandwiched between 1 μm N-type Ga
This is the A s layer. This is because injected electrons and holes are confined in the GaAs layer with a narrow band gap, and recombine in this region to emit light. Furthermore, although the PNPN thyristor configuration has been explained here as an example, the configuration that detects this potential, lowers the threshold voltage, and uses this to perform a transfer operation is not limited to the PNPN configuration; There is no particular limitation as long as the element can achieve this. For example, instead of the 4-layer structure of PNPN,
A similar effect can be expected with a configuration of six or more layers, and it is possible to achieve exactly the same self-scanning capability of 4 m. Furthermore, the same effect can be obtained using a thyristor called an electrostatic induction (Sl thyristor) or a field controlled thyristor (FCT). It has a modified structure (S. M. Sze, Physics of Sem1conduc
tor Devces, 2nd Edition
pp238-240). <Example 3> Example 3 is shown in FIGS. 3, 4, and 5. This embodiment shows a more realistic structure of the second embodiment. Figure 3 shows a plan view of this embodiment, and Figure 4 shows the
FIG. 5 shows a cross-sectional view along line YY' in FIG. 3. FIG. 3 will be explained. The load resistor RL connected to the gate of each light emitting thyristor is a load resistor (63), and the light emitting thyristor T(-1) to T(
The semiconductor layer constituting 1) is reused. Current mirror transistors Tr3(1) to Tr3
The collector of (1) is connected to the gate electrode (41) through the contact hole CI. The contact hole C1 is a connection hole between the semiconductor layer and the electrode. The anode electrode (40) of the light emitting thyristor and the transfer lock lines φ1 and φ2 are connected using a through-hole connection hole C2. Power line (
42) is connected to the power supply voltage Vex, and the load resistor (63)
(i.e., Rh). Moreover, this is formed at the same time as the gate electrode (41). Here, the gate electrode (41) is connected to the light emitting elements T(-2) to T(
+1) also serves as a light-shielding layer to prevent the light emitted from influencing each other. Figure 4 shows the cross-sectional structure taken along the line X-X', and Figure 5 shows the cross-sectional structure along the line
A cross-sectional structural diagram taken along the -Y' line is shown. The light emitting element is N type G
N-type GaAs layer (24b) on the aAs substrate (1),
N-type AIGaAsF' (24a), P-type GaAs layer (
23), N-type GaAs layer (22), P-type AGaAs layer (
2l b), forming each layer of P-type GaAs layer (21a). Then, by photolithography etc. and etching,
It is separated into individual light emitting elements (separation groove (50)). Further, the separation groove (5N) is a groove for separating the light emitting element T (0) and the current mirror transistor Tr3. Load resistance (63): R1 is the N-type GaAs layer (
22) is used. This may be a separate layer. For example, a P layer (23) may be used, or another resistance region may be provided and used. The manufacturing process of Example 3 will be explained. First, N-type GaAsFl (24b) and N-type AlGaAs were placed on an N-type GaAs substrate.
layer (24a,), P-type GaAs layer (23), N-type GaA
s layer (22), P type AlGaAs layer (2l b), P
Each layer of the shaped GaAs layer (21a) is formed in sequence. Then, an isolation groove (60) is formed, and a P-type AlGaAs layer (2l b) is formed in the 0th order gate extraction part and the transistor Tr3 forming part, which isolates the light emitting element and the resistor.
, the P-type GaAs layer (21a) is removed, and a separation groove (
51) is formed. At the same time in this P-type layer removal process, the resistance (
The P-type layer at part 63) is also removed. An insulating film (30) is formed and a contact hole (C1) is provided. Electrode (40) (41
) (42) is formed. The structure of Example 3 is completed through zero or more steps of forming an interlayer paper m film (31), providing a through hole C2, and forming electrodes φ1 and φ2. The order of this process does not necessarily have to be as described above, and a light-transmitting insulating film may be roughly provided on this structure to improve reliability.Furthermore, the insulating film on the light emitting element may be If you don't like the thickness and the decrease in light transmittance,
Part or all of the upper insulating film of the light emitting element may be removed by a method such as photoetching. The series of embodiments of the present invention described above have shown examples in which a semiconductor substrate is used as the substrate and its potential is zero volts (grounded), but the present invention is not limited to this, and other materials may be used as the substrate. may also be used. The closest example would be to form an n-type GaAs layer corresponding to the n-type GaAS substrate in the example on a semi-insulating GaAs substrate coated with chromium (Cr), etc., and then form the structure described in the example on top of this. You may. Alternatively, a semiconductor film may be formed on an insulating substrate such as glass or alumina, and the structure of the embodiment may be formed using this semiconductor. Although this embodiment has been described with reference to LEDs, it goes without saying that the present invention is also applicable to lasers. Application Examples The self-scanning light emitting element array described in the above embodiments can be expected to have various applications. Examples include optical scanning contact image sensors, writing heads for optical printers, displays, etc., and can greatly contribute to lower costs and higher performance of these devices. In the above embodiment, the control electrodes of adjacent light emitting elements are connected to each other by electrical means, but for example, each connected light emitting element is set as every other light emitting element, and one light emitting element array has two series. It is also possible to provide a scanning function. Further, in the case of a two-dimensional or three-dimensional light emitting element array, each light emitting element is connected to four or six or more neighboring light emitting elements by electrical means.
以上述べてきたように、本発明は発光素子アレイ閏をカ
レントミラー回路を用いて結合させることにより、２相
の転送りロックで発光点の転送を行なうことができ、か
つ転送りロックパルス電圧の幅を広く取ることができる
。またワイヤボンディングの数の減少、駆動ＩＣの減少
、コンパクト化、短ピツチ化等が可能となる。
また本発明は密着イメージセンサ、光プリンタ、デイス
プレィ等へ応用でき、これらの機器の性能向上、低価格
化に大きく寄与することができる。As described above, the present invention is capable of transferring a light emitting point with a two-phase transfer lock by coupling light emitting element arrays using a current mirror circuit, and is capable of transferring a light emitting point with a transfer lock pulse voltage. Can be made wider. Further, it is possible to reduce the number of wire bonding, reduce the number of drive ICs, make it more compact, and make the pitch shorter. Further, the present invention can be applied to contact image sensors, optical printers, displays, etc., and can greatly contribute to improving the performance and reducing the cost of these devices.
第１図は本発明の第１の実施例を示す等価回路図、第２
図は本発明の第２の実施例を示す断面図、第３図は本発
明の第３の実施例を表わす平面図、第４図、及び第５図
は本発明の第３の実施例を表わす断面図、第６図は発光
サイリスタの電流電圧特性、第７図は三端子発光サイリ
スタの構成図、第８図は従来例（等価回路図）、第９図
は従来例（断面概略図）、第１０図、第１１図、及び第
１２図は従来例の等価回路図、第１３図はダブルへテロ
構造の発光サイリスタの概略を表わす断面図である。
第
図
Ｙ
第
図
第
図
第
図
電流−電圧特性
第
図
０〜０２カソード
第
図
第
図
第
図
Ｔｔ−２＋ Ｔｔ−Ｉ＋ Ｔｔ 。
〕
Ｔ＋＋ｎ Ｔけ２】FIG. 1 is an equivalent circuit diagram showing the first embodiment of the present invention, and FIG.
The figure is a sectional view showing the second embodiment of the invention, FIG. 3 is a plan view showing the third embodiment of the invention, and FIGS. 6 is a current-voltage characteristic of a light-emitting thyristor, FIG. 7 is a configuration diagram of a three-terminal light-emitting thyristor, FIG. 8 is a conventional example (equivalent circuit diagram), and FIG. 9 is a conventional example (schematic cross-sectional diagram). , FIG. 10, FIG. 11, and FIG. 12 are equivalent circuit diagrams of conventional examples, and FIG. 13 is a sectional view schematically showing a double heterostructure light emitting thyristor. Figure Y Figure Figure Figure Current-Voltage Characteristic Figure 0-02 Cathode Figure Figure Figure Tt-2+ Tt-I+ Tt. ] T++n Tke2]
Claims (1)
制御電極を有する積層半導体型発光素子を多数個、一次
元、二次元、もしくは三次元的に配列し、各発光素子の
制御電極を、各々の発光素子の近傍に位置する少なくと
も２つの発光素子の制御電極と互いに電気的手段にて接
続したネットワーク配線を形成し、各発光素子に、外部
から電圧もしくは電流を印加するクロックラインを接続
した発光素子アレイであって、該電気的手段が以下に示
すトランジスタを用いたカレントミラー回路であること
を特徴とする発光素子アレイ。 Ａ、各トランジスタの制御電極が各発光素子の第１の制
御電極に接続されて、該トランジ スタと該発光素子内のトランジスタ回路と がカレントミラー回路を構成する。 Ｂ、該トランジスタは、制御電極が接続された発光素子
に対して一定方向に位置する近傍 の発光素子の第２の制御電極に接続され、 該第２の制御電極の電位が該トランジスタ により制御可能とされている。(1) A large number of laminated semiconductor light emitting devices each having a control electrode for controlling a threshold voltage or a threshold current are arranged one-dimensionally, two-dimensionally, or three-dimensionally, and the control electrode of each light-emitting device is A network wiring is formed which is electrically connected to the control electrodes of at least two light emitting elements located in the vicinity of each light emitting element, and a clock line for externally applying a voltage or current is connected to each light emitting element. 1. A light emitting element array, wherein the electrical means is a current mirror circuit using the following transistors. A. The control electrode of each transistor is connected to the first control electrode of each light emitting element, and the transistor and the transistor circuit in the light emitting element constitute a current mirror circuit. B. The transistor is connected to a second control electrode of a neighboring light emitting element located in a certain direction with respect to the light emitting element to which the control electrode is connected, and the potential of the second control electrode is controllable by the transistor. It is said that
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24663088A JP2784011B2 (en) | 1988-09-30 | 1988-09-30 | Self-scanning light emitting element array |
| DE68929071T DE68929071T2 (en) | 1988-03-18 | 1989-03-20 | Self-scanning arrangement of light-emitting components |
| EP99200061A EP0917213A1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| DE68929444T DE68929444T2 (en) | 1988-03-18 | 1989-03-20 | Self-scanning arrangement of light-emitting components |
| EP89302751A EP0335553B1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| EP99200060A EP0917212B1 (en) | 1988-03-18 | 1989-03-20 | Self-scanning light-emitting element array |
| US08/084,766 US5451977A (en) | 1988-03-18 | 1993-06-28 | Self-scanning light-emitting array and a driving method of the array |
| US08/426,060 US5814841A (en) | 1988-03-18 | 1995-04-21 | Self-scanning light-emitting array |
| HK98111843A HK1011114A1 (en) | 1988-03-18 | 1998-11-09 | Self-scanning light-emitting element array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24663088A JP2784011B2 (en) | 1988-09-30 | 1988-09-30 | Self-scanning light emitting element array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0292651A true JPH0292651A (en) | 1990-04-03 |
| JP2784011B2 JP2784011B2 (en) | 1998-08-06 |
Family
ID=17151260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24663088A Expired - Fee Related JP2784011B2 (en) | 1988-03-18 | 1988-09-30 | Self-scanning light emitting element array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784011B2 (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015905A1 (en) | 1999-08-30 | 2001-03-08 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting device |
| WO2001021412A1 (en) | 1999-09-21 | 2001-03-29 | Nippon Sheet Glass Co., Ltd. | Cross under metal interconnection structure of self scanning light-emitting device |
| WO2001030580A1 (en) | 1999-10-22 | 2001-05-03 | Nippon Sheet Glass Co., Ltd. | Circuit for driving self-scanned luminescent array |
| JP2001250980A (en) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | Three-terminal light emitting thyristor |
| WO2001068372A1 (en) | 2000-03-16 | 2001-09-20 | Nippon Sheet Glass Co., Ltd. | Optical write head and correction method for light spot row deviations |
| EP1142723A2 (en) | 2000-04-06 | 2001-10-10 | Nippon Sheet Glass Co., Ltd. | Optical write head, and method of assembling the same |
| WO2001076883A1 (en) | 2000-04-06 | 2001-10-18 | Nippon Sheet Glass Co., Ltd. | Method for driving self-scanning light-emitting device array |
| JP2001291894A (en) * | 2000-04-06 | 2001-10-19 | Nippon Sheet Glass Co Ltd | Self-scanning light-emitting element array |
| JP2003249681A (en) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | Light emitting thyristor and self-scanning light emitting element array |
| JP2004128175A (en) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | Light emitting device and scanning light emitting device array chip |
| JP2004165535A (en) * | 2002-11-15 | 2004-06-10 | Nippon Sheet Glass Co Ltd | Self-scan type light emitting element array |
| JP2004179368A (en) * | 2002-11-27 | 2004-06-24 | Nippon Sheet Glass Co Ltd | Light emitting thyristor and light emitting device array chip |
| JP2007076094A (en) * | 2005-09-13 | 2007-03-29 | Oki Data Corp | Light emitting integrated circuit, optical head, and image forming apparatus using the same |
| US7330204B2 (en) | 2004-04-14 | 2008-02-12 | Fuji Xerox Co., Ltd. | Self-scanning light-emitting element array and driving method of the same |
| US7989825B2 (en) | 2003-06-26 | 2011-08-02 | Fuji Xerox Co., Ltd. | Lens-attached light-emitting element and method for manufacturing the same |
| JP2011243910A (en) * | 2010-05-21 | 2011-12-01 | Oki Data Corp | Driver, print head and image forming device |
| US8134585B2 (en) | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
| JP2014216439A (en) * | 2013-04-24 | 2014-11-17 | 富士ゼロックス株式会社 | Light emitting component, print head, image forming apparatus, and manufacturing method of light emitting component |
| JP2014216505A (en) * | 2013-04-25 | 2014-11-17 | 富士ゼロックス株式会社 | Light emitting component, print head, and image forming apparatus |
| JP2015074178A (en) * | 2013-10-09 | 2015-04-20 | 富士ゼロックス株式会社 | Light emitting component, print head, and image formation device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896291A (en) * | 1972-03-23 | 1973-12-08 | ||
| JPS61185981A (en) * | 1985-02-13 | 1986-08-19 | Nec Corp | Light-emitting element drive circuit |
-
1988
- 1988-09-30 JP JP24663088A patent/JP2784011B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896291A (en) * | 1972-03-23 | 1973-12-08 | ||
| JPS61185981A (en) * | 1985-02-13 | 1986-08-19 | Nec Corp | Light-emitting element drive circuit |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001015905A1 (en) | 1999-08-30 | 2001-03-08 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting device |
| WO2001021412A1 (en) | 1999-09-21 | 2001-03-29 | Nippon Sheet Glass Co., Ltd. | Cross under metal interconnection structure of self scanning light-emitting device |
| WO2001030580A1 (en) | 1999-10-22 | 2001-05-03 | Nippon Sheet Glass Co., Ltd. | Circuit for driving self-scanned luminescent array |
| JP2001250980A (en) * | 2000-03-03 | 2001-09-14 | Nippon Sheet Glass Co Ltd | Three-terminal light emitting thyristor |
| WO2001068372A1 (en) | 2000-03-16 | 2001-09-20 | Nippon Sheet Glass Co., Ltd. | Optical write head and correction method for light spot row deviations |
| US6831673B2 (en) | 2000-04-06 | 2004-12-14 | Nippon Sheet Glass Co., Ltd. | Optical write head, and method of assembling the same |
| EP1142723A2 (en) | 2000-04-06 | 2001-10-10 | Nippon Sheet Glass Co., Ltd. | Optical write head, and method of assembling the same |
| WO2001076883A1 (en) | 2000-04-06 | 2001-10-18 | Nippon Sheet Glass Co., Ltd. | Method for driving self-scanning light-emitting device array |
| JP2001291894A (en) * | 2000-04-06 | 2001-10-19 | Nippon Sheet Glass Co Ltd | Self-scanning light-emitting element array |
| JP2003249681A (en) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | Light emitting thyristor and self-scanning light emitting element array |
| US7193250B2 (en) | 2002-02-25 | 2007-03-20 | Nippon Sheet Glass Company, Limited | Light-emitting element having PNPN-structure and light-emitting element array |
| JP2004128175A (en) * | 2002-10-02 | 2004-04-22 | Nippon Sheet Glass Co Ltd | Light emitting device and scanning light emitting device array chip |
| JP2004165535A (en) * | 2002-11-15 | 2004-06-10 | Nippon Sheet Glass Co Ltd | Self-scan type light emitting element array |
| JP2004179368A (en) * | 2002-11-27 | 2004-06-24 | Nippon Sheet Glass Co Ltd | Light emitting thyristor and light emitting device array chip |
| US7989825B2 (en) | 2003-06-26 | 2011-08-02 | Fuji Xerox Co., Ltd. | Lens-attached light-emitting element and method for manufacturing the same |
| US7330204B2 (en) | 2004-04-14 | 2008-02-12 | Fuji Xerox Co., Ltd. | Self-scanning light-emitting element array and driving method of the same |
| JP2007076094A (en) * | 2005-09-13 | 2007-03-29 | Oki Data Corp | Light emitting integrated circuit, optical head, and image forming apparatus using the same |
| US8134585B2 (en) | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
| JP2011243910A (en) * | 2010-05-21 | 2011-12-01 | Oki Data Corp | Driver, print head and image forming device |
| JP2014216439A (en) * | 2013-04-24 | 2014-11-17 | 富士ゼロックス株式会社 | Light emitting component, print head, image forming apparatus, and manufacturing method of light emitting component |
| JP2014216505A (en) * | 2013-04-25 | 2014-11-17 | 富士ゼロックス株式会社 | Light emitting component, print head, and image forming apparatus |
| JP2015074178A (en) * | 2013-10-09 | 2015-04-20 | 富士ゼロックス株式会社 | Light emitting component, print head, and image formation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2784011B2 (en) | 1998-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0292651A (en) | Light emitting element array | |
| JP2790631B2 (en) | Self-scanning light emitting element array | |
| JP2577089B2 (en) | Light emitting device and driving method thereof | |
| US5451977A (en) | Self-scanning light-emitting array and a driving method of the array | |
| US5814841A (en) | Self-scanning light-emitting array | |
| JP2577034B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JP2784010B2 (en) | Self-scanning light emitting element array | |
| JP6210120B2 (en) | Light emitting component, print head, and image forming apparatus | |
| EP0288267B1 (en) | An optical semiconductor device | |
| JP2017174906A (en) | Light emitting component, print head, and image forming apparatus | |
| JP2784052B2 (en) | Self-scanning light emitting element array and driving method thereof | |
| JP2001308385A (en) | Self-scanning light-emitting device | |
| JP6332535B2 (en) | Laminated structure, light emitting component, print head, and image forming apparatus | |
| JPH0992885A (en) | Surface light emitting element and self-scanning light emitting device | |
| JPH08153890A (en) | Light emitting thyristor and self-scanning light emitting device | |
| US6717182B1 (en) | Edge-emitting light-emitting device having improved external luminous efficiency and self-scanning light-emitting device array comprising the same | |
| US6919583B2 (en) | End surface light-emitting element having increased external light emission efficiency and self-scanning light-emitting element array using the same | |
| US5321294A (en) | Shift register having optically bistable elements coupled by an optical waveguide layer | |
| JP4352573B2 (en) | Self-scanning light emitting device array | |
| Kondo | All Monolithically Integrated Self-Scanning Vertical-Cavity Surface-Emitting Laser Array | |
| JP2937506B2 (en) | Light emitting element array | |
| JP2888910B2 (en) | Optical signal reading method and switch element array used therefor | |
| JP7021484B2 (en) | Luminous components, printheads and image forming equipment | |
| JP3975613B2 (en) | Edge-emitting thyristor and self-scanning light-emitting device | |
| JPH0922268A (en) | Optical device using self-scanning type light emitting element array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080522 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |