JP2855998B2 - Linearity compensation circuit for insulated gate field effect transistor - Google Patents
Linearity compensation circuit for insulated gate field effect transistorInfo
- Publication number
- JP2855998B2 JP2855998B2 JP4266499A JP26649992A JP2855998B2 JP 2855998 B2 JP2855998 B2 JP 2855998B2 JP 4266499 A JP4266499 A JP 4266499A JP 26649992 A JP26649992 A JP 26649992A JP 2855998 B2 JP2855998 B2 JP 2855998B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- compensation circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【技術分野】本発明は絶縁ゲート型電界効果トランジス
タの直線性補償回路に関し、特に映像信号情報の電力増
幅を行う高周波電力増幅用絶縁ゲート電界効果トランジ
スタの直線性補償回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linearity compensation circuit for an insulated gate field effect transistor, and more particularly to a linearity compensation circuit for an insulated gate field effect transistor for high frequency power amplification for amplifying power of video signal information.
【0002】[0002]
【従来技術】絶縁ゲート型電界効果トランジスタ(以下
単にトランジスタと称す)を増幅素子として使用した高
周波電力増幅回路の概略構成を図3に示す。トランジス
タ2のゲート入力には入力整合回路1が設けられてお
り、入力信号INはこの入力整合回路1を介してトラン
ジスタ2のゲート入力となり電力増幅される。この電力
増幅されたドレイン出力は出力整合回路3を介して出力
OUTとして導出される。2. Description of the Related Art FIG. 3 shows a schematic configuration of a high frequency power amplifier circuit using an insulated gate type field effect transistor (hereinafter simply referred to as a transistor) as an amplifier. An input matching circuit 1 is provided at a gate input of the transistor 2, and an input signal IN becomes a gate input of the transistor 2 via the input matching circuit 1, and power is amplified. This power-amplified drain output is derived as an output OUT via the output matching circuit 3.
【0003】この場合、入出力整合回路1,3は、最大
出力電力時に最適な整合が得られるように、回路定数が
決定されている。一方、電力増幅回路としての直線性に
関しては、トランジスタ2のバイアス条件を最適化する
ことによりある程度の特性を確保するようになっている
のみであり、特に直線性の補償については何等考慮され
ていない。In this case, the circuit constants of the input / output matching circuits 1 and 3 are determined so that optimum matching can be obtained at the maximum output power. On the other hand, with respect to the linearity of the power amplifier circuit, only a certain degree of characteristics is secured by optimizing the bias condition of the transistor 2, and no compensation for the linearity is taken into account. .
【0004】ここで、トランジスタ(絶縁ゲート型電界
効果トランジスタ)は出力側(ドレイン側)のデバイス
構造がPN接合にて形成されている。従って、出力電圧
の変化に応じてそのPN接合部の容量が変化することに
なり、その結果、出力側から増幅回路をみたダイナミッ
クインピーダンスは出力電圧に応じて変化するという事
実がある。Here, a transistor (insulated gate field effect transistor) has a device structure on the output side (drain side) formed by a PN junction. Therefore, the capacitance of the PN junction changes according to the change of the output voltage, and as a result, there is a fact that the dynamic impedance seen from the output side to the amplifier circuit changes according to the output voltage.
【0005】尚、このPN接合容量Cjaと出力電圧Vo
との関係は次式で表わされる。The PN junction capacitance Cja and the output voltage Vo
Is expressed by the following equation.
【0006】[0006]
【数1】 (Equation 1)
【0007】上記(1)式において、Cjaは出力電圧の
変化が正弦波であると仮定した場合の一周期分の平均接
合容量であり、CjoはVo =0のときの接合容量であ
り、よって、出力電圧の変化に応じて出力側のダイナミ
ックインピーダンスが変化し、増幅回路の出力電圧によ
り出力整合回路3に対して不整合を与える結果となる。
この不整合は低出力電力時の直線性に影響を与えること
になり、従って、高周波高出力電力増幅回路において
は、出力電力が小さい小信号入力時に増幅回路の直線性
が良くないままで使用されることになる。In the above equation (1), Cja is the average junction capacitance for one cycle when the output voltage change is assumed to be a sine wave, and Cjo is the junction capacitance when Vo = 0. Then, the dynamic impedance on the output side changes in accordance with the change in the output voltage, and as a result, a mismatch is given to the output matching circuit 3 by the output voltage of the amplifier circuit.
This mismatch affects the linearity at low output power.Therefore, in a high-frequency high output power amplifier circuit, when a small signal with small output power is input, the amplifier circuit is used with poor linearity. Will be.
【0008】特に、映像信号を扱うテレビ放送機におい
ては、直線性に大きく依存する微分利得(DG),微分
位相(DP),三次の混変調等の特性に対して悪影響を
生ずる原因となっている。[0008] In particular, in a television broadcaster that handles video signals, it causes adverse effects on characteristics such as differential gain (DG), differential phase (DP), and third-order cross modulation that largely depend on linearity. I have.
【0009】そこで、直線性補償回路を付加した図4に
示す電力増幅回路が提案されている。図4において、ト
ランジスタ2のゲート入力電圧に比例した電圧を入力ア
イソレータ9を介してバラクタダイオード10へ印加
し、このバラクタダイオード10の容量変化を出力アイ
ソレータ11を介してトランジスタ2のドレイン出力側
へ供給するようにしている。Therefore, a power amplifier circuit shown in FIG. 4 to which a linearity compensation circuit is added has been proposed. In FIG. 4, a voltage proportional to the gate input voltage of the transistor 2 is applied to the varactor diode 10 via the input isolator 9, and a change in the capacitance of the varactor diode 10 is supplied to the drain output side of the transistor 2 via the output isolator 11. I am trying to do it.
【0010】尚、インダクタンス13はバラクタダイオ
ード10へのバイアス電圧12を供給するものであり、
アイソレータ9は増幅入力側の入力電圧を補償回路のバ
ラクタダイオード10へ伝達すると共に、補償回路のイ
ンピーダンスを増幅入力側へ帰還させないためのもので
ある。また、アイソレータ11は増幅入力電圧に応じて
変化するバラクタダイオード10の容量値を増幅出力側
へ伝達すると共に、増幅出力側の電圧変化を補償回路へ
帰還させないためのものである。The inductance 13 supplies the bias voltage 12 to the varactor diode 10.
The isolator 9 transmits the input voltage on the amplification input side to the varactor diode 10 of the compensation circuit and prevents the impedance of the compensation circuit from being fed back to the amplification input side. The isolator 11 transmits the capacitance value of the varactor diode 10 that changes according to the amplification input voltage to the amplification output side, and does not feed back the voltage change on the amplification output side to the compensation circuit.
【0011】この図4の回路では、入力電圧に追従して
バラクタダイオード10の容量を変化させ、この容量を
トランジスタ2の出力側(ドレイン側)へ供給すること
で、増幅出力からトランジスタ2をみたインピーダンス
を補償しており、時間軸上での補償であるから、直線性
補償特性は極めて優れているが、アイソレータ9,11
を使用しているために、回路規模が増大し、コストアッ
プの原因ともなる。In the circuit of FIG. 4, the capacitance of the varactor diode 10 is changed according to the input voltage, and this capacitance is supplied to the output side (drain side) of the transistor 2, so that the transistor 2 is viewed from the amplified output. Since the impedance is compensated and the compensation is performed on the time axis, the linearity compensation characteristics are extremely excellent.
Is used, the circuit scale is increased, and the cost is increased.
【0012】更に、補償回路の容量変化によりトランジ
スタ2の出力容量の変化を打消すものであるから、補償
回路側電圧変化と増幅回路側のそれとは互いに位相が反
転する関係に設定しておく必要があり、よって、補償回
路側の電気長を常にλ/2(λは信号波長を示す)にし
なければならず、回路設計が困難であるという欠点もあ
る。Further, since the change in the output capacitance of the transistor 2 is canceled by the change in the capacitance of the compensation circuit, it is necessary to set the relationship between the voltage change on the compensation circuit side and that on the amplification circuit side such that the phases are inverted. Therefore, the electrical length on the compensation circuit side must always be λ / 2 (λ indicates a signal wavelength), and there is a disadvantage that circuit design is difficult.
【0013】[0013]
【発明の目的】本発明の目的は、簡単な構成でローコス
トの絶縁ゲート型電界効果トランジスタの直線性補償回
路を提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a low-cost insulated gate field effect transistor linearity compensation circuit with a simple structure.
【0014】本発明の他の目的は、回路設計上の制約を
なくした絶縁ゲート電界効果トランジスタの直線性補償
回路を提供することである。Another object of the present invention is to provide a linearity compensation circuit for an insulated gate field effect transistor which eliminates restrictions on circuit design.
【0015】[0015]
【発明の構成】本発明によれば、高周波電力増幅用の絶
縁ゲート型電界効果トランジスタの直線性補償回路であ
って、前記トランジスタのゲート入力電力を検波する検
波回路と、この検波出力を反転する反転回路と、この反
転出力に応じて容量値が制御される可変容量素子と、こ
の可変容量素子の容量値を前記トランジスタのドレイン
出力へ導出する導出手段とを含み、ゲート入力電圧に対
して正相で変化するドレイン出力容量を補償するように
したことを特徴とする直線性補償回路が得られる。According to the present invention, there is provided a linearity compensating circuit for an insulated gate field effect transistor for amplifying high frequency power, a detecting circuit for detecting a gate input power of the transistor, and inverting the detected output. an inverting circuit, a variable capacitance element the capacitance value is controlled according to the inverted output, seen including a deriving means for deriving the capacitance value of the variable capacitance element to the drain output of the transistor versus the gate input voltage
To compensate for the drain output capacitance that changes in the positive phase
Thus , a linearity compensating circuit is obtained.
【0016】[0016]
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0017】図1は本発明の実施例の回路図であり、図
3,4と同等部分は同一符号により示している。検波回
路4はトランジスタ2のゲート入力電圧を整流平滑化し
て当該入力電圧に比例した電圧を得るもので、検波ダイ
オード41,平滑用チョークコイル42,コンデンサ4
3,44からなっている。FIG. 1 is a circuit diagram of an embodiment of the present invention, and portions equivalent to those in FIGS. The detection circuit 4 rectifies and smoothes the gate input voltage of the transistor 2 to obtain a voltage proportional to the input voltage, and includes a detection diode 41, a smoothing choke coil 42, and a capacitor 4.
3,44.
【0018】反転増幅回路5はこの検波回路出力を位相
反転するものであり、オペアンプ51,抵抗52〜54
からなっている。この反転出力は可変容量素子であるバ
ラクタダイオード6への印加電圧となっており、このバ
ラクタダイオード6の容量値が、トランジスタ2の出力
容量の変化を打消して補償すべく直流阻止用コンデンサ
8を介してトランジスタ2のドレイン側へ導出されるよ
うになっている。The inverting amplifying circuit 5 inverts the phase of the output from the detecting circuit , and includes an operational amplifier 51 and resistors 52 to 54.
Consists of This inverted output is the voltage applied to the varactor diode 6 which is a variable capacitance element. The capacitance value of the varactor diode 6 is used to control the DC blocking capacitor 8 to cancel and compensate for the change in the output capacitance of the transistor 2. Through the transistor 2 to the drain side.
【0019】尚、バラクタダイオード6に並列に設けら
れている抵抗7は、反転増幅回路5の吸込み電流特性を
補償するためのダンピング抵抗である。The resistor 7 provided in parallel with the varactor diode 6 is a damping resistor for compensating a sink current characteristic of the inverting amplifier circuit 5.
【0020】図1において、増幅回路入力INからの入
力電圧は入力整合回路1を介してトランジスタ2のゲー
ト入力へ印加されるが、トランジスタ2のゲート入力側
インピーダンスは極めて高いので、この入力電力はほと
んどゲート入力電圧として消費されることになる。従っ
て、検波回路4へはこのゲート入力電圧が印加されて直
流電圧に変換される。In FIG. 1, the input voltage from the amplifier circuit input IN is applied to the gate input of the transistor 2 via the input matching circuit 1, but since the gate input side impedance of the transistor 2 is extremely high, this input power is It is almost consumed as the gate input voltage. Therefore, this gate input voltage is applied to the detection circuit 4 and converted into a DC voltage.
【0021】ここで、図2を参照すると、トランジスタ
2の簡易等価回路が示されており、ゲート端子21へ印
加されるゲート入力電圧に比例した出力電力id がドレ
イン端子23からドレイン側へ流入する。この電流は接
地となったソース22へ流れるが、ゲート21へ印加さ
れる電圧が交流の場合、インダクタンス25(ドレイン
バイアス電圧26の供給用)の影響でドレイン23の電
圧はゲート21へ印加される入力電圧が大なる程低下す
る。Referring now to FIG. 2, there is shown a simplified equivalent circuit of the transistor 2, wherein an output power id proportional to the gate input voltage applied to the gate terminal 21 flows from the drain terminal 23 to the drain side. . This current flows to the grounded source 22, but when the voltage applied to the gate 21 is AC, the voltage of the drain 23 is applied to the gate 21 due to the effect of the inductance 25 (for supplying the drain bias voltage 26). It decreases as the input voltage increases.
【0022】この場合、出力接合容量24の平均値Cja
は上記(1)式で表わされ、このCjaと出力Vo との関
係は反比例となっているため、Cjaとゲート入力電圧と
の関係は正比例(同相)となる。従って、ゲート入力電
圧に比例した電圧を検波回路4で得て、この電圧を反転
増幅回路5で反転させてバラクタダイオートド6のバイ
アス電圧として印加することにより、このバラクタダイ
オード6の容量変化がドレイン出力接合容量24の変化
を打消す様に作用するのである。In this case, the average value Cja of the output junction capacitance 24
Is expressed by the above equation (1). Since the relationship between Cja and the output Vo is inversely proportional, the relationship between Cja and the gate input voltage is directly proportional (in-phase). Accordingly, a voltage proportional to the gate input voltage is obtained by the detection circuit 4, and this voltage is inverted by the inverting amplifier circuit 5 and applied as the bias voltage of the varactor diode 6. It works so as to cancel the change of the output junction capacitance 24.
【0023】尚、トランジスタとして絶縁ゲート型電界
効果トランジスタに限定する理由は次のとおりである。
絶縁ゲート型電界効果トランジスタは、図2に等価回路
を示す如く、入力側にはゲート容量のみが存在している
ので、多少の高周波電流が入力側に流れるのみで高入力
インピーダンスとなっている。従って、入力電圧はほと
んど電圧としてゲートへ印加されるので、バラクタダイ
オードに対して充分な電圧が供給されることになる。し
かしながら、増幅素子がバイポーラトランジスタであれ
ば、入力電圧の大部分は電流として消費されるので、バ
ラクタダイオードへの電圧変化はほとんど生じないこと
になり、よって、本発明では、増幅素子として絶縁ゲー
ト型電界効果トランジスタに限定されることになるので
ある。The reason why the transistor is limited to the insulated gate field effect transistor is as follows.
As shown in the equivalent circuit of FIG. 2, the insulated gate type field effect transistor has only the gate capacitance on the input side, and therefore has a high input impedance because only a small amount of high-frequency current flows on the input side. Therefore, since the input voltage is almost applied to the gate as a voltage, a sufficient voltage is supplied to the varactor diode. However, if the amplifying element is a bipolar transistor, most of the input voltage is consumed as a current, so that a voltage change to the varactor diode hardly occurs. Therefore, in the present invention, the insulated gate type amplifying element is used. It is limited to a field effect transistor.
【0024】[0024]
【発明の効果】叙上の如く、本発明によれば、電力増幅
用トランジスタのゲート入力電圧を検波してこの検波電
圧の反転出力を可変容量ダイオードのバイアス電圧とし
供給することにより、入力電圧に対して逆相で変化する
補償容量を、トランジスタのドレイン出力容量に加える
ようにしたので、入力電圧に正相で変化するドレイン出
力容量を補償可能となる。As described above, according to the present invention, the input voltage is detected by detecting the gate input voltage of the power amplifying transistor and supplying the inverted output of the detected voltage as the bias voltage of the variable capacitance diode. On the other hand, since the compensation capacitance that changes in the opposite phase is added to the drain output capacitance of the transistor, the drain output capacitance that changes in the positive phase with the input voltage can be compensated.
【0025】従って、映像信号を扱うテレビ送信機にお
いては、トランジスタの直線性が良好となって、DG,
DP及び混変調特性等が大幅に改善可能となるものであ
る。Therefore, in a television transmitter that handles video signals, the linearity of the transistors is improved, and DG,
The DP and the cross modulation characteristics can be greatly improved.
【0026】また、補償回路の大部分はDC回路で構成
できるので、安価でしかも設計が容易になり、回路の調
整も、反転増幅回路のゲインとオフセット電圧との調整
のみで良く、極めて容易となるものである。Further, since most of the compensation circuit can be constituted by a DC circuit, it is inexpensive and easy to design, and the adjustment of the circuit is only required to adjust the gain and offset voltage of the inverting amplifier circuit. It becomes.
【図1】本発明の実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment of the present invention.
【図2】絶縁ゲート型電界効果トランジスタの簡易等価
回路図である。FIG. 2 is a simplified equivalent circuit diagram of an insulated gate field effect transistor.
【図3】従来の絶縁ゲート型電界効果トランジスタを用
いた高周波電力増幅回路のブロック図である。FIG. 3 is a block diagram of a high-frequency power amplifier circuit using a conventional insulated gate field effect transistor.
【図4】直線性補償回路を有する従来の絶縁ゲート型電
界効果トランジスタを用いた高周波電力増幅回路のブロ
ック図である。FIG. 4 is a block diagram of a high-frequency power amplifier circuit using a conventional insulated gate field effect transistor having a linearity compensation circuit.
1 入力整合回路 2 絶縁ゲート型電界効果トランジスタ 3 出力整合回路 4 検波回路 5 反転増幅回路 6 バラクタダイオード 8 直流阻止用コンデンサ 21 ゲート 22 ソース 23 ドレイン 24 ドレイン出力容量 REFERENCE SIGNS LIST 1 input matching circuit 2 insulated gate field effect transistor 3 output matching circuit 4 detection circuit 5 inverting amplifier circuit 6 varactor diode 8 DC blocking capacitor 21 gate 22 source 23 drain 24 drain output capacitance
Claims (3)
果トランジスタの直線性補償回路であって、前記トラン
ジスタのゲート入力電力を検波する検波回路と、この検
波出力を反転する反転回路と、この反転出力に応じて容
量値が制御される可変容量素子と、この可変容量素子の
容量値を前記トランジスタのドレイン出力へ導出する導
出手段とを含み、ゲート入力電圧に対して正相で変化す
るドレイン出力容量を補償するようにしたことを特徴と
する直線性補償回路。1. A linearity compensation circuit for an insulated gate field effect transistor for high frequency power amplification, comprising: a detection circuit for detecting a gate input power of the transistor; an inversion circuit for inverting the detection output; a variable capacitance element the capacitance value is controlled according to an output, see it contains a derivation means for deriving the capacitance value of the variable capacitance element to the drain output of the transistor, to vary the positive phase with respect to the gate input voltage
A linearity compensation circuit for compensating drain output capacitance .
であることを特徴とする請求項1記載の直線性補償回
路。2. The linearity compensation circuit according to claim 1, wherein said variable capacitance element is a varactor diode.
のカソードと前記ドレインとの間に設けられた直流阻止
用コンデンサであることを特徴とする請求項2記載の直
線性補償回路。3. The linearity compensation circuit according to claim 2, wherein said deriving means is a DC blocking capacitor provided between a cathode of said varactor diode and said drain.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4266499A JP2855998B2 (en) | 1992-09-09 | 1992-09-09 | Linearity compensation circuit for insulated gate field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4266499A JP2855998B2 (en) | 1992-09-09 | 1992-09-09 | Linearity compensation circuit for insulated gate field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0690119A JPH0690119A (en) | 1994-03-29 |
JP2855998B2 true JP2855998B2 (en) | 1999-02-10 |
Family
ID=17431772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4266499A Expired - Lifetime JP2855998B2 (en) | 1992-09-09 | 1992-09-09 | Linearity compensation circuit for insulated gate field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2855998B2 (en) |
-
1992
- 1992-09-09 JP JP4266499A patent/JP2855998B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0690119A (en) | 1994-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI89110B (en) | EFFEKTDETEKTOR | |
US7710197B2 (en) | Low offset envelope detector and method of use | |
KR100286918B1 (en) | Push-Pull Broadband Semiconductor Amplifiers | |
US6496067B1 (en) | Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers | |
JP3678939B2 (en) | AGC circuit with temperature compensation | |
AU770446B2 (en) | Non-linear distortion generator | |
US6424212B1 (en) | Power amplifiers | |
US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
JP3154207B2 (en) | Detector and transmitter | |
US6441688B1 (en) | Single-to-differential buffer amplifier | |
JP2855998B2 (en) | Linearity compensation circuit for insulated gate field effect transistor | |
JPH06125224A (en) | Distributed amplifier | |
US4201946A (en) | AM-FM Detector circuit stabilized against fabrication and temperature variations | |
GB2439983A (en) | Frequency compensation for an audio power amplifier | |
JP2981953B2 (en) | Linear transmission circuit | |
US5528191A (en) | Logarithmic amplifier having improved speed response | |
JP3302643B2 (en) | Distortion compensation circuit | |
JP7286031B2 (en) | differential amplifier | |
US11368129B2 (en) | Amplifier circuit | |
JP3400911B2 (en) | Gate bias voltage generation circuit | |
JPH0752810B2 (en) | FM quadrature demodulator | |
RU2115224C1 (en) | Audio-frequency power amplifier | |
JPH0630413B2 (en) | Wideband negative feedback amplifier circuit | |
JP3830235B2 (en) | High frequency amplifier | |
JPH0416494Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |