JP7286031B2 - differential amplifier - Google Patents
differential amplifier Download PDFInfo
- Publication number
- JP7286031B2 JP7286031B2 JP2022555616A JP2022555616A JP7286031B2 JP 7286031 B2 JP7286031 B2 JP 7286031B2 JP 2022555616 A JP2022555616 A JP 2022555616A JP 2022555616 A JP2022555616 A JP 2022555616A JP 7286031 B2 JP7286031 B2 JP 7286031B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- transistor
- harmonic
- resonator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 50
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 230000005669 field effect Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000000284 extract Substances 0.000 description 6
- 101150095530 CDS1 gene Proteins 0.000 description 1
- 101150040536 CDS2 gene Proteins 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本開示は、差動増幅装置に関するものである。 The present disclosure relates to a differential amplifier device.
第１のトランジスタと第２のトランジスタとを備える差動増幅装置が特許文献１に開示されている。第１のトランジスタは、第１の端子及び第２の端子を有し、第１の端子に与えられた第１の信号を増幅し、増幅後の第１の信号を第２の端子に出力する。第２のトランジスタは、第３の端子及び第４の端子を有し、第１の信号と差動の信号である第２の信号が第３の端子に与えられたとき、第２の信号を増幅し、増幅後の第２の信号を第４の端子に出力する。
当該差動増幅装置は、第１のインピーダンス回路と第２のインピーダンス回路とを備えている。第１のインピーダンス回路は、第２の端子に出力された第１の信号に含まれている基本波を第３の端子に与えるために、第２の端子と第３の端子とを結ぶ帰還路に挿入されている。第２のインピーダンス回路は、第４の端子に出力された第２の信号に含まれている基本波を第１の端子に与えるために、第４の端子と第１の端子とを結ぶ帰還路に挿入されている。第１のインピーダンス回路及び第２のインピーダンス回路のそれぞれは、キャパシタと抵抗とが直列に接続されている回路である。
The differential amplifier device includes a first impedance circuit and a second impedance circuit. The first impedance circuit is a feedback path connecting the second terminal and the third terminal to give the fundamental wave included in the first signal output to the second terminal to the third terminal. is inserted in The second impedance circuit is a feedback path connecting the fourth terminal and the first terminal in order to apply to the first terminal the fundamental wave contained in the second signal output to the fourth terminal. is inserted in Each of the first impedance circuit and the second impedance circuit is a circuit in which a capacitor and a resistor are connected in series.
特許文献１に開示されている差動増幅装置では、第１のインピーダンス回路が、第２の端子に出力された第１の信号に含まれている基本波を第３の端子に与えても、第３の端子に与えられた第２の信号に含まれている高調波が打ち消されることがない。第２のインピーダンス回路が、第４の端子に出力された第２の信号に含まれている基本波を第１の端子に与えても、第１の端子に与えられた第１の信号に含まれている高調波が打ち消されることがない。したがって、当該差動増幅装置では、第１の信号に含まれている高調波によって、第１のトランジスタの増幅効率が劣化し、第２の信号に含まれている高調波によって、第２のトランジスタの増幅効率が劣化してしまうことがあるという課題があった。
In the differential amplifier disclosed in
本開示は、上記のような課題を解決するためになされたもので、第１の信号及び第２の信号のそれぞれに含まれている高調波を打ち消すことができる差動増幅装置を得ることを目的とする。 The present disclosure has been made to solve the above problems, and aims to obtain a differential amplifier device capable of canceling out harmonics contained in each of a first signal and a second signal. aim.
本開示に係る差動増幅装置は、第１の端子及び第２の端子を有し、第１の端子に与えられた第１の信号を増幅し、増幅後の第１の信号を第２の端子に出力する第１のトランジスタと、第３の端子及び第４の端子を有し、第１の信号と差動の信号である第２の信号が第３の端子に与えられたとき、第２の信号を増幅し、増幅後の第２の信号を第４の端子に出力する第２のトランジスタと、第２の端子に出力された第１の信号から、第３の端子に与えられた第２の信号に含まれている高調波と逆相の高調波を抽出し、逆相の高調波を第３の端子に出力する第１の共振器と、第４の端子に出力された第２の信号から、第１の端子に与えられた第１の信号に含まれている高調波と逆相の高調波を抽出し、逆相の高調波を第１の端子に出力する第２の共振器とを備え、第１の共振器及び第２の共振器におけるそれぞれの共振周波数は、第１の端子に与えられた第１の信号及び第３の端子に与えられた第２の信号のそれぞれに含まれている２次高調波の周波数よりも高く、第１の共振器及び第２の共振器におけるそれぞれのインピーダンスは、２次高調波の周波数で、第１のトランジスタ及び第２のトランジスタにおけるそれぞれの等価帰還容量である。 A differential amplifier according to the present disclosure has a first terminal and a second terminal, amplifies a first signal applied to the first terminal, and transmits the amplified first signal to a second A first transistor outputting to a terminal, a third terminal, and a fourth terminal are provided. a second transistor that amplifies the signal of No. 2 and outputs the amplified second signal to a fourth terminal; A first resonator that extracts a harmonic contained in the second signal and a reverse-phase harmonic and outputs the reverse-phase harmonic to a third terminal; 2 extracting the harmonic contained in the first signal applied to the first terminal and the opposite-phase harmonic, and outputting the opposite-phase harmonic to the first terminal; and a resonator, wherein the respective resonant frequencies of the first and second resonators are the frequencies of the first signal applied to the first terminal and the second signal applied to the third terminal. higher than the frequency of the second harmonic contained in each, the respective impedances in the first resonator and the second resonator are at the frequency of the second harmonic, the first transistor and the second transistor are the respective equivalent feedback capacitances in
本開示によれば、第１の信号及び第２の信号のそれぞれに含まれている高調波を打ち消すことができる。 According to the present disclosure, harmonics contained in each of the first signal and the second signal can be canceled.
以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。 Hereinafter, in order to describe the present disclosure in more detail, embodiments for carrying out the present disclosure will be described with reference to the accompanying drawings.
実施の形態１．
図１は、実施の形態１に係る差動増幅装置を示す構成図である。
図１に示す差動増幅装置は、第１のトランジスタ１－１、第２のトランジスタ１－２、第１の共振器２－１及び第２の共振器２－２を備えている。
第１のトランジスタ１－１は、第１の端子１－１ａ及び第２の端子１－１ｂを有している。
第１の端子１－１ａは、例えば、第１のトランジスタ１－１のゲート端子であり、第１の信号が与えられる。
第２の端子１－１ｂは、例えば、第１のトランジスタ１－１のドレイン端子であり、第１のトランジスタ１－１による増幅後の第１の信号が出力される。例えば、第１のトランジスタ１－１のソース端子は、接地されている。
第１のトランジスタ１－１は、第１の端子１－１ａに与えられた第１の信号を増幅し、増幅後の第１の信号を第２の端子１－１ｂに出力する。
FIG. 1 is a configuration diagram showing a differential amplifier device according to
The differential amplifier shown in FIG. 1 comprises a first transistor 1-1, a second transistor 1-2, a first resonator 2-1 and a second resonator 2-2.
The first transistor 1-1 has a first terminal 1-1a and a second terminal 1-1b.
The first terminal 1-1a is, for example, the gate terminal of the first transistor 1-1 and is supplied with the first signal.
The second terminal 1-1b is, for example, the drain terminal of the first transistor 1-1, and outputs the first signal amplified by the first transistor 1-1. For example, the source terminal of the first transistor 1-1 is grounded.
The first transistor 1-1 amplifies the first signal applied to the first terminal 1-1a and outputs the amplified first signal to the second terminal 1-1b.
第２のトランジスタ１－２は、第３の端子１－２ａ及び第４の端子１－２ｂを有している。
第３の端子１－２ａは、例えば、第２のトランジスタ１－２のゲート端子であり、第１の信号と差動の信号である第２の信号が与えられる。
第４の端子１－２ｂは、例えば、第２のトランジスタ１－２のドレイン端子であり、第２のトランジスタ１－２による増幅後の第２の信号が出力される。例えば、第２のトランジスタ１－２のソース端子は、接地されている。
第２のトランジスタ１－２は、第３の端子１－２ａに与えられた第２の信号を増幅し、増幅後の第２の信号を第４の端子１－２ｂに出力する。The second transistor 1-2 has a third terminal 1-2a and a fourth terminal 1-2b.
The third terminal 1-2a is, for example, the gate terminal of the second transistor 1-2, and receives a second signal that is a differential signal from the first signal.
The fourth terminal 1-2b is, for example, the drain terminal of the second transistor 1-2, and outputs the second signal amplified by the second transistor 1-2. For example, the source terminal of the second transistor 1-2 is grounded.
The second transistor 1-2 amplifies the second signal applied to the third terminal 1-2a and outputs the amplified second signal to the fourth terminal 1-2b.
図１に示す差動増幅装置では、第１のトランジスタ１－１及び第２のトランジスタ１－２のそれぞれが、ソース接地のトランジスタである。しかし、これは一例に過ぎず、第１のトランジスタ１－１及び第２のトランジスタ１－２のそれぞれが、例えば、ドレイン接地のトランジスタであってもよい。 In the differential amplifier device shown in FIG. 1, each of the first transistor 1-1 and the second transistor 1-2 is a source-grounded transistor. However, this is only an example, and each of the first transistor 1-1 and the second transistor 1-2 may be, for example, a drain-grounded transistor.
第１の共振器２－１の一端は、第３の端子１－２ａと接続され、第１の共振器２－１の他端は、第２の端子１－１ｂと接続されている。
第１の共振器２－１は、第１のインダクタ３－１及び第１のキャパシタ４－１を備えている。
第１の共振器２－１は、第２の端子１－１ｂに出力された第１の信号から、第３の端子１－２ａに与えられた第２の信号に含まれている高調波と逆相の高調波を抽出する。
第１の共振器２－１は、抽出した逆相の高調波を第３の端子１－２ａに出力する。One end of the first resonator 2-1 is connected to the third terminal 1-2a, and the other end of the first resonator 2-1 is connected to the second terminal 1-1b.
The first resonator 2-1 comprises a first inductor 3-1 and a first capacitor 4-1.
The first resonator 2-1 converts the first signal output to the second terminal 1-1b to the harmonic contained in the second signal applied to the third terminal 1-2a. Extract the out-of-phase harmonics.
The first resonator 2-1 outputs the extracted reverse-phase harmonics to the third terminal 1-2a.
第２の共振器２－２の一端は、第１の端子１－１ａと接続され、第２の共振器２－２の他端は、第４の端子１－２ｂと接続されている。
第２の共振器２－２は、第２のインダクタ３－２及び第２のキャパシタ４－２を備えている。
第２の共振器２－２は、第４の端子１－２ｂに出力された第２の信号から、第１の端子１－１ａに与えられた第１の信号に含まれている高調波と逆相の高調波を抽出する。
第２の共振器２－２は、抽出した逆相の高調波を第１の端子１－１ａに出力する。One end of the second resonator 2-2 is connected to the first terminal 1-1a, and the other end of the second resonator 2-2 is connected to the fourth terminal 1-2b.
The second resonator 2-2 comprises a second inductor 3-2 and a second capacitor 4-2.
The second resonator 2-2 extracts harmonics contained in the first signal applied to the first terminal 1-1a from the second signal output to the fourth terminal 1-2b. Extract the out-of-phase harmonics.
The second resonator 2-2 outputs the extracted reversed-phase harmonics to the first terminal 1-1a.
第１の共振器２－１及び第２の共振器２－２におけるそれぞれの共振周波数は、第１の端子１－１ａに与えられた第１の信号及び第３の端子１－２ａに与えられた第２の信号のそれぞれに含まれている２次高調波の周波数よりも高い。
第１の共振器２－１及び第２の共振器２－２におけるそれぞれのインピーダンスは、２次高調波の周波数で、第１のトランジスタ１－１及び第２のトランジスタ１－２におけるそれぞれの等価帰還容量と一致している。しかし、ここでの一致は、インピーダンスと等価帰還容量とが厳密に一致しているものに限るものではなく、実用上問題のない範囲で、インピーダンスと等価帰還容量とが異なっているものも含む概念である。Respective resonance frequencies of the first resonator 2-1 and the second resonator 2-2 are obtained by a first signal applied to the first terminal 1-1a and a signal applied to the third terminal 1-2a. higher than the frequency of the second harmonic contained in each of the second signals.
The respective impedances of the first resonator 2-1 and the second resonator 2-2 are equivalent to those of the first transistor 1-1 and the second transistor 1-2 at the frequency of the second harmonic. Matches the feedback capacitance. However, matching here is not limited to cases in which the impedance and the equivalent feedback capacitance are exactly the same, but a concept that includes cases in which the impedance and the equivalent feedback capacitance are different within a range that poses no practical problems. is.
図２は、第１のトランジスタ１－１の等価回路及び第２のトランジスタ１－２の出力側の等価回路を示す回路図である。
第１のトランジスタ１－１は、キャパシタ１１、寄生抵抗１２、キャパシタ１３、電流源１４－１及びキャパシタ１５－１によって表されている。
キャパシタ１１は、第１のトランジスタ１－１の入力容量Ｃｇｓを有している。
キャパシタ１１の一端は、第１の端子１－１ａと接続され、キャパシタ１１の他端は、寄生抵抗１２の一端と接続されている。FIG. 2 is a circuit diagram showing an equivalent circuit of the first transistor 1-1 and an equivalent circuit of the output side of the second transistor 1-2.
The first transistor 1-1 is represented by
A
One end of the
寄生抵抗１２は、第１のトランジスタ１－１の入力寄生抵抗値Ｒｉを有している。
寄生抵抗１２の一端は、キャパシタ１１の他端と接続され、寄生抵抗１２の他端は、グランドと接続されている。
キャパシタ１３は、第１のトランジスタ１－１の帰還容量Ｃｇｄを有している。
キャパシタ１３の一端は、第１の端子１－１ａと接続され、キャパシタ１３の他端は、第２の端子１－１ｂと接続されている。The
One end of the
A
One end of the
電流源１４－１の一端は、第２の端子１－１ｂと接続され、電流源１４－１の他端は、グランドと接続されている。
キャパシタ１５－１は、第１のトランジスタ１－１の出力容量Ｃｄｓ１を有している。
キャパシタ１５－１の一端は、第２の端子１－１ｂと接続され、キャパシタ１５－１の他端は、グランドと接続されている。One end of the current source 14-1 is connected to the second terminal 1-1b, and the other end of the current source 14-1 is connected to the ground.
A capacitor 15-1 has the output capacitance Cds 1 of the first transistor 1-1.
One end of the capacitor 15-1 is connected to the second terminal 1-1b, and the other end of the capacitor 15-1 is connected to the ground.
電流源１４－２の一端は、第４の端子１－２ｂと接続され、電流源１４－２の他端は、グランドと接続されている。
キャパシタ１５－２は、第２のトランジスタ１－２の出力容量Ｃｄｓ２を有している。第２のトランジスタ１－２の出力容量Ｃｄｓ２は、第１のトランジスタ１－１の出力容量Ｃｄｓ１と同じである。
キャパシタ１５－２の一端は、第４の端子１－２ｂと接続され、キャパシタ１５－２の他端は、グランドと接続されている。One end of the current source 14-2 is connected to the fourth terminal 1-2b, and the other end of the current source 14-2 is connected to the ground.
A capacitor 15-2 has the output capacitance Cds 2 of the second transistor 1-2. The output capacitance Cds2 of the second transistor 1-2 is the same as the output capacitance Cds1 of the first transistor 1-1.
One end of the capacitor 15-2 is connected to the fourth terminal 1-2b, and the other end of the capacitor 15-2 is connected to the ground.
第２の共振器２－２は、インピーダンスＺｍａｔｒｉｘ２を有している。
第２の共振器２－２のインピーダンスＺｍａｔｒｉｘ２は、第１の共振器２－１のインピーダンスＺｍａｔｒｉｘ１と同じである。
入力回路２１は、負荷インピーダンスＺｉｍｎを有している。
入力回路２１の一端は、第１のトランジスタ１－１の第１の端子１－１ａと接続され、入力回路２１の他端は、グランドと接続されている。The second resonator 2-2 has an impedance Z matrix2 .
The impedance Z matrix2 of the second resonator 2-2 is the same as the impedance Z matrix1 of the first resonator 2-1.
The
One end of the
出力回路２２－１は、負荷インピーダンスＺｏｍｎ１を有している。
出力回路２２－１の一端は、第１のトランジスタ１－１の第２の端子１－１ｂと接続され、出力回路２２－１の他端は、グランドと接続されている。
出力回路２２－２は、負荷インピーダンスＺｏｍｎ２を有している。出力回路２２－２の負荷インピーダンスＺｏｍｎ２は、出力回路２２－１の負荷インピーダンスＺｏｍｎ１と同じである。
出力回路２２－２の一端は、第２のトランジスタ１－２の第４の端子１－２ｂと接続され、出力回路２２－２の他端は、グランドと接続されている。The output circuit 22-1 has a load impedance Zomn1 .
One end of the output circuit 22-1 is connected to the second terminal 1-1b of the first transistor 1-1, and the other end of the output circuit 22-1 is connected to the ground.
The output circuit 22-2 has a load impedance Zomn2 . The load impedance Z omn2 of the output circuit 22-2 is the same as the load impedance Z omn1 of the output circuit 22-1.
One end of the output circuit 22-2 is connected to the fourth terminal 1-2b of the second transistor 1-2, and the other end of the output circuit 22-2 is connected to the ground.
次に、図１に示す差動増幅装置の動作について説明する。
第１のトランジスタ１－１と第２のトランジスタ１－２とが同じ特性のトランジスタであり、出力回路２２－１の負荷インピーダンスＺｏｍｎ１と出力回路２２－２の負荷インピーダンスＺｏｍｎ２とが同じ負荷インピーダンスである。このため、第１のトランジスタ１－１の第２の端子１－１ｂから出力側を見込んだインピーダンスＺ１と、第２のトランジスタ１－２の第４の端子１－２ｂから出力側を見込んだインピーダンスＺ２とが等しくなる。Next, the operation of the differential amplifier shown in FIG. 1 will be described.
The first transistor 1-1 and the second transistor 1-2 have the same characteristics, and the load impedance Z omn1 of the output circuit 22-1 and the load impedance Z omn2 of the output circuit 22-2 have the same load impedance. is. For this reason, the impedance Z1 looking into the output side from the second terminal 1-1b of the first transistor 1-1 and the impedance Z1 looking into the output side from the fourth terminal 1-2b of the second transistor 1-2 are becomes equal to the impedance Z2 .
図３は、図２に示す回路図を、インピーダンスＺ１，Ｚ２を用いて表した回路図である。
図３において、３０－１は、第１のトランジスタ１－１の第２の端子１－１ｂから出力側を見込んだ負荷インピーダンスＺ１を示している。
３０－２は、第２のトランジスタ１－２の第４の端子１－２ｂから出力側を見込んだ負荷インピーダンスＺ２を示している。FIG. 3 is a circuit diagram showing the circuit diagram shown in FIG. 2 using impedances Z 1 and Z 2 .
In FIG. 3, 30-1 indicates a load impedance Z1 looking into the output side from the second terminal 1-1b of the first transistor 1-1.
30-2 denotes a load impedance Z2 looking into the output side from the fourth terminal 1-2b of the second transistor 1-2.
第１のトランジスタ１－１の電流源１４－１によって生成された高調波信号２ｆｏ１は、帰還容量Ｃｇｄを有するキャパシタ１３を介して、第１の端子１－１ａに注入される。
第２のトランジスタ１－２の電流源１４－２によって生成された高調波信号２ｆｏ２は、第２の共振器２－２を介して、第１の端子１－１ａに注入される。
第１のトランジスタ１－１と第２のトランジスタ１－２とは、逆位相で動作するため、高調波信号２ｆｏ１と高調波信号２ｆｏ２とは、逆位相の関係になる。
このとき、インピーダンスＺ１とインピーダンスＺ２とが等しく、かつ、キャパシタ１３が有する帰還容量Ｃｇｄによる位相回転量及び振幅減衰量のそれぞれと、第２の共振器２－２による位相回転量及び振幅減衰量のそれぞれとが等しければ、高調波信号２ｆｏ１と高調波信号２ｆｏ２とが互いに打ち消される。A harmonic signal 2fo1 generated by the current source 14-1 of the first transistor 1-1 is injected into the first terminal 1-1a through the
A harmonic signal 2fo2 generated by the current source 14-2 of the second transistor 1-2 is injected into the first terminal 1-1a through the second resonator 2-2.
Since the first transistor 1-1 and the second transistor 1-2 operate in opposite phases, the harmonic signal 2fo1 and the harmonic signal 2fo2 have an opposite phase relationship.
At this time, the impedance Z1 and the impedance Z2 are equal, and the amount of phase rotation and the amount of amplitude attenuation due to the feedback capacitance Cgd of the
帰還容量Ｃｇｄによる位相回転量及び振幅減衰量のそれぞれと、第２の共振器２－２による位相回転量及び振幅減衰量のそれぞれとを等しくするには、高調波信号２ｆｏ１，２ｆｏ２の周波数において、キャパシタ１３と第２の共振器２－２とが等しいインピーダンスを有している必要がある。In order to make the amount of phase rotation and the amount of amplitude attenuation by the feedback capacitance Cgd equal to the amount of phase rotation and the amount of amplitude attenuation by the second resonator 2-2, the frequencies of the harmonic signals 2fo 1 and 2fo 2 are set to , the
第２の共振器２－２が、図４に示すように、第２のインダクタ３－２及び第２のキャパシタ４－２によって実現される場合、第２のインダクタ３－２と第２のキャパシタ４－２とによる合成のインピーダンスは、以下の式（１）のように表される。
１／ｊωＣｇｄ ≒ １／ｊωＣＦＢ＋ｊωＬＦＢ （１）
式（１）において、ωは、高調波角周波数であり、高調波信号２ｆｏ１，２ｆｏ２の周波数に２πを乗算したものである。ＬＦＢは、第２のインダクタ３－２が有しているインダクタンスであり、ＣＦＢは、第２のキャパシタ４－２が有している容量である。
図４は、第２のインダクタ３－２及び第２のキャパシタ４－２によって実現されている第２の共振器２－２を示す説明図である。When the second resonator 2-2 is realized by a second inductor 3-2 and a second capacitor 4-2, as shown in FIG. 4, the second inductor 3-2 and the second capacitor The combined impedance with 4-2 is represented by the following equation (1).
1/jωCgd ≈ 1/jωC FB +jωL FB (1)
In equation (1), ω is the harmonic angular frequency, which is the frequency of the harmonic signals 2fo 1 and 2fo 2 multiplied by 2π. L FB is the inductance of the second inductor 3-2, and C FB is the capacitance of the second capacitor 4-2.
FIG. 4 is an explanatory diagram showing the second resonator 2-2 implemented by the second inductor 3-2 and the second capacitor 4-2.
例えば、基本波周波数が１０［ＧＨｚ］、高調波信号２ｆｏ１，２ｆｏ２の周波数が２０［ＧＨｚ］、帰還容量Ｃｇｄが０．１［ｐＦ］であるとすれば、ＣＦＢ，ＬＦＢのそれぞれは、式（１）より、ＣＦＢ＝０．０５［ｐＦ］、ＬＦＢ＝０．６３４［ｎＨ］のようになる。
図５は、周波数が１０［ＧＨｚ］であるときのキャパシタ１３及び第２の共振器２－２におけるそれぞれのインピーダンスと、周波数が２０［ＧＨｚ］であるときのキャパシタ１３及び第２の共振器２－２におけるそれぞれのインピーダンスとを示すスミスチャートである。
周波数が２０［ＧＨｚ］であるときは、図５に示すように、キャパシタ１３のインピーダンスと第２の共振器２－２のインピーダンスＺｍａｔｒｉｘ２とが等しくなり、第１の端子１－１ａにおいて、高調波信号２ｆｏ１と高調波信号２ｆｏ２とが互いに打ち消される。For example, if the fundamental frequency is 10 [GHz], the frequencies of the harmonic signals 2fo 1 and 2fo 2 are 20 [GHz], and the feedback capacitance Cgd is 0.1 [pF], then C FB and L FB are are C FB =0.05 [pF] and L FB =0.634 [nH] from equation (1).
FIG. 5 shows the respective impedances of the
When the frequency is 20 [GHz], as shown in FIG. 5, the impedance of the
図６は、高調波信号２ｆｏ１と高調波信号２ｆｏ２とを互いに打ち消すことが可能な差動増幅装置を示す構成図である。
図６において、第１の共振器２－１は、第１のインダクタ３－１と第１のキャパシタ４－１とが直列に接続されている第１の直列回路を備えている。第１の直列回路の一端は、第３の端子１－２ａと接続され、第１の直列回路の他端は、第２の端子１－１ｂと接続されている。
第２の共振器２－２は、第２のインダクタ３－２と第２のキャパシタ４－２とが直列に接続されている第２の直列回路を備えている。第２の直列回路の一端は、第１の端子１－１ａと接続され、第２の直列回路の他端は、第４の端子１－２ｂと接続されている。
ここまでは、第１のトランジスタ１－１の第１の端子１－１ａにおいて、高調波信号２ｆｏ１と高調波信号２ｆｏ２とが互いに打ち消されるものについて説明している。第２のトランジスタ１－２の第３の端子１－２ａにおいても同様に、２つの高調波信号が互いに打ち消される。
即ち、第１の共振器２－１に含まれている、第１のインダクタ３－１と第１のキャパシタ４－１とによる合成のインピーダンスが、第２のトランジスタ１－２の帰還容量を有するキャパシタのインピーダンスと等しければ、第３の端子１－２ａにおいて、２つの高調波信号が互いに打ち消される。FIG. 6 is a configuration diagram showing a differential amplifier capable of mutually canceling the harmonic signal 2fo1 and the harmonic signal 2fo2 .
In FIG. 6, the first resonator 2-1 comprises a first series circuit in which a first inductor 3-1 and a first capacitor 4-1 are connected in series. One end of the first series circuit is connected to the third terminal 1-2a, and the other end of the first series circuit is connected to the second terminal 1-1b.
The second resonator 2-2 comprises a second series circuit in which a second inductor 3-2 and a second capacitor 4-2 are connected in series. One end of the second series circuit is connected to the first terminal 1-1a, and the other end of the second series circuit is connected to the fourth terminal 1-2b.
So far, the description has been made on the case where the harmonic signal 2fo1 and the harmonic signal 2fo2 cancel each other at the first terminal 1-1a of the first transistor 1-1. Similarly, at the third terminal 1-2a of the second transistor 1-2, the two harmonic signals cancel each other out.
That is, the combined impedance of the first inductor 3-1 and the first capacitor 4-1 included in the first resonator 2-1 has the feedback capacitance of the second transistor 1-2. If the impedance of the capacitor is equal, the two harmonic signals cancel each other at the third terminal 1-2a.
図６に示す差動増幅装置では、第１の共振器２－１が、第１のインダクタ３－１と第１のキャパシタ４－１とが直列に接続されている第１の直列回路を備えている。第１の共振器２－１は、第３の端子１－２ａに与えられた第２の信号に含まれている高調波と逆相の高調波を第３の端子１－２ａに出力できればよく、例えば、第１のインダクタ３－１と第１のキャパシタ４－１とが並列に接続されているものであってもよい。
図６に示す差動増幅装置では、第２の共振器２－２が、第２のインダクタ３－２と第２のキャパシタ４－２とが直列に接続されている第２の直列回路を備えている。第２の共振器２－２は、第１の端子１－１ａに与えられた第１の信号に含まれている高調波と逆相の高調波を第１の端子１－１ａに出力できればよく、例えば、第２のインダクタ３－２と第２のキャパシタ４－２とが並列に接続されているものであってもよい。In the differential amplifier shown in FIG. 6, the first resonator 2-1 includes a first series circuit in which a first inductor 3-1 and a first capacitor 4-1 are connected in series. ing. The first resonator 2-1 only needs to be able to output to the third terminal 1-2a a harmonic that is in phase opposite to the harmonic contained in the second signal applied to the third terminal 1-2a. For example, the first inductor 3-1 and the first capacitor 4-1 may be connected in parallel.
In the differential amplifier shown in FIG. 6, the second resonator 2-2 has a second series circuit in which the second inductor 3-2 and the second capacitor 4-2 are connected in series. ing. The second resonator 2-2 only needs to be able to output to the first terminal 1-1a the harmonics in phase opposite to the harmonics contained in the first signal applied to the first terminal 1-1a. For example, the second inductor 3-2 and the second capacitor 4-2 may be connected in parallel.
以下、高調波信号２ｆｏ１と高調波信号２ｆｏ２とが互いに打ち消されることによる効果について説明する。
第１のトランジスタ１－１及び第２のトランジスタ１－２のそれぞれが、電界効果トランジスタであると仮定する。
第１のトランジスタ１－１における第１の端子１－１ａの電圧スイングのうち、入力容量Ｃｇｓを有しているキャパシタ１１での電圧スイングが、電流源１４－１の電流スイングに変換される。The effect of canceling out the harmonic signal 2fo- 1 and the harmonic signal 2fo- 2 will be described below.
Assume that each of the first transistor 1-1 and the second transistor 1-2 is a field effect transistor.
Of the voltage swing at the first terminal 1-1a of the first transistor 1-1, the voltage swing across the
図７は、基本波に対して２次高調波が重畳されているときの第１の端子１－１ａの電圧スイングを示す波形図である。
図７において、横軸は時刻、縦軸は第１の端子１－１ａの電圧である。
Ｖ１は、基本波に対して２次高調波が重畳されていない理想条件下での電圧波形を示している。理想条件下では、基本波の電圧と２次高調波の電圧との電圧比が、１：０である。
Ｖ２は、基本波の電圧と２次高調波の電圧との電圧比が、１：１．１であるときの電圧波形を示している。
Ｖ３は、基本波の電圧と２次高調波の電圧との電圧比が、１：１．２であるときの電圧波形を示している。
第１の端子１－１ａの電圧スイングは、図７に示すように、基本波に重畳されている２次高調波の電圧が大きいほど大きくなる。FIG. 7 is a waveform diagram showing the voltage swing of the first terminal 1-1a when the second harmonic is superimposed on the fundamental wave.
In FIG. 7, the horizontal axis is the time, and the vertical axis is the voltage of the first terminal 1-1a.
V1 shows a voltage waveform under ideal conditions in which the second harmonic is not superimposed on the fundamental wave. Under ideal conditions, the voltage ratio between the voltage of the fundamental wave and the voltage of the second harmonic is 1:0.
V2 indicates a voltage waveform when the voltage ratio of the voltage of the fundamental wave and the voltage of the second harmonic wave is 1:1.1.
V3 shows the voltage waveform when the voltage ratio of the voltage of the fundamental wave and the voltage of the second harmonic wave is 1:1.2.
As shown in FIG. 7, the voltage swing of the first terminal 1-1a increases as the voltage of the second harmonic superimposed on the fundamental wave increases.
電界効果トランジスタの動作に注目する。
電界効果トランジスタのゲート端子に印加されている電圧が正方向に上昇していくと、ゲート端子に印加されている電圧が或る電圧に到達したとき、電界効果トランジスタを流れる電流が最大電流に到達する。電界効果トランジスタを流れる電流が最大電流に到達すると、ゲート端子に印加されている電圧が更に上昇しても、電界効果トランジスタを流れる電流は、最大電流よりも増加しない。したがって、電界効果トランジスタのドレイン端子から出力される電流の振幅が増加しなくなる。
電界効果トランジスタが化合物半導体によって実現されていれば、ゲート端子は、ショットキー接合によって形成されているため、順方向のダイオードを内包している。したがって、約１［Ｖ］よりも高い電圧がゲート端子に印加されても、ドレイン電流は、ほとんど増えない。
一方、電界効果トランジスタのゲート端子に印加されている電圧が負方向に低下していくと、ゲート端子に印加されている電圧が或る電圧になると、ドレイン電流が０になり、電界効果トランジスタのドレイン端子から出力される電流の振幅が増加しなくなる。Focus on the operation of field effect transistors.
As the voltage applied to the gate terminal of the field effect transistor increases in the positive direction, the current flowing through the field effect transistor reaches the maximum current when the voltage applied to the gate terminal reaches a certain voltage. do. Once the current through the field effect transistor reaches the maximum current, any further increase in the voltage applied to the gate terminal does not increase the current through the field effect transistor above the maximum current. Therefore, the amplitude of the current output from the drain terminal of the field effect transistor does not increase.
If the field effect transistor is realized by a compound semiconductor, the gate terminal is formed by a Schottky junction, and thus includes a forward diode. Therefore, even if a voltage higher than about 1 [V] is applied to the gate terminal, the drain current hardly increases.
On the other hand, when the voltage applied to the gate terminal of the field effect transistor decreases in the negative direction, the drain current becomes 0 when the voltage applied to the gate terminal reaches a certain voltage, and the field effect transistor The amplitude of the current output from the drain terminal stops increasing.
以上より、アナログ信号である第１の信号の増幅に用いることが可能なゲート電圧の振幅が制限されることが分かる。このため、基本波に対して２次高調波が重畳されることによって、キャパシタ１１に対して、大きな電圧が印加された場合、第１のトランジスタ１－１における基本波の利得及び出力電力のそれぞれが抑制される。
From the above, it can be seen that the amplitude of the gate voltage that can be used to amplify the first signal, which is an analog signal, is limited. Therefore, when a large voltage is applied to the
図８は、アナログ信号の増幅に用いることが可能なゲート電圧の振幅よりも大きな電圧振幅がゲート端子に印加されたときの第１の端子１－１ａの電圧スイングを示す波形図で 図８において、横軸は時刻、縦軸は第１の端子１－１ａの電圧である。
ある。
Ｖ１は、図７に示すＶ１と同じ電圧波形であって、理想条件下での電圧波形である。理想条件下での電圧波形の最大振幅は、アナログ信号の増幅に用いることが可能なゲート電圧の最大振幅と同じである。
Ｖ２は、基本波の電圧と２次高調波の電圧との電圧比が、１：１．１であるときの電圧波形である。当該電圧波形では、アナログ信号の増幅に用いることが可能なゲート電圧の最大振幅よりも大きな電圧振幅が、当該最大振幅にクリッピングされている。
Ｖ３は、基本波の電圧と２次高調波の電圧との電圧比が、１：１．２であるときの電圧波形である。当該電圧波形では、アナログ信号の増幅に用いることが可能なゲート電圧の最大振幅よりも大きな電圧振幅が、当該最大振幅にクリッピングされている。FIG. 8 is a waveform diagram showing the voltage swing at the first terminal 1-1a when a voltage amplitude larger than the amplitude of the gate voltage that can be used to amplify the analog signal is applied to the gate terminal. , the horizontal axis is the time, and the vertical axis is the voltage of the first terminal 1-1a.
be.
V1 is the same voltage waveform as V1 shown in FIG. 7 under ideal conditions. The maximum amplitude of the voltage waveform under ideal conditions is the same as the maximum amplitude of the gate voltage that can be used to amplify analog signals.
V2 is a voltage waveform when the voltage ratio of the voltage of the fundamental wave and the voltage of the second harmonic wave is 1:1.1. In the voltage waveform, a voltage amplitude larger than the maximum amplitude of the gate voltage that can be used to amplify the analog signal is clipped to the maximum amplitude.
V3 is a voltage waveform when the voltage ratio of the voltage of the fundamental wave and the voltage of the second harmonic wave is 1:1.2. In the voltage waveform, a voltage amplitude larger than the maximum amplitude of the gate voltage that can be used to amplify the analog signal is clipped to the maximum amplitude.
図８に示す電圧波形Ｖ２，Ｖ３のように、基本波に対して２次高調波が重畳されることによって、アナログ信号の増幅に用いることが可能なゲート電圧の最大振幅よりも大きな電圧振幅がゲート端子に印加されると、電圧振幅が最大振幅にクリッピングされて小さくなる。電圧振幅がクリッピングされて小さくなると、第１のトランジスタ１－１のドレイン電流が減少し、第１のトランジスタ１－１における基本波の利得及び出力電力のそれぞれが低下する。また、第１のトランジスタ１－１の効率は、出力電力が消費電力によって除算されたものであるため、出力電力の低下に伴って低下する。As in the voltage waveforms V 2 and V 3 shown in FIG. 8, the secondary harmonic is superimposed on the fundamental wave, resulting in a voltage larger than the maximum amplitude of the gate voltage that can be used to amplify the analog signal. When an amplitude is applied to the gate terminal, the voltage amplitude is clipped to the maximum amplitude and reduced. When the voltage amplitude is clipped and reduced, the drain current of the first transistor 1-1 decreases, and the gain and output power of the fundamental wave in the first transistor 1-1 decrease. Also, the efficiency of the first transistor 1-1 is obtained by dividing the output power by the power consumption, and therefore decreases as the output power decreases.
図９は、基本波の電圧と２次高調波の電圧との電圧比を変動させたときに、基本波信号の振幅の減衰比をＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）計算した結果を示す説明図である。
図９より、元の基本波信号の電圧振幅が一定であっても、２次高調波の電圧振幅が大きくなるほど、電圧振幅のクリッピングによって、基本波信号の電圧振幅が減少することが分かる。
図１に示す差動増幅装置では、第１の端子１－１ａ及び第３の端子１－２ａにおいて、高調波信号２ｆｏ１と高調波信号２ｆｏ２とが互いに打ち消されているため、基本波信号の電圧振幅が減少する現象が抑制される。したがって、基本波の利得、出力電力及び効率におけるそれぞれの低下が抑制される。FIG. 9 is an explanatory diagram showing the result of FFT (Fast Fourier Transform) calculation of the attenuation ratio of the amplitude of the fundamental wave signal when the voltage ratio between the voltage of the fundamental wave and the voltage of the second harmonic is varied. .
It can be seen from FIG. 9 that even if the voltage amplitude of the original fundamental wave signal is constant, the voltage amplitude of the fundamental wave signal decreases due to clipping of the voltage amplitude as the voltage amplitude of the second harmonic increases.
In the differential amplifier shown in FIG. 1, the harmonic signal 2fo1 and the harmonic signal 2fo2 cancel each other at the first terminal 1-1a and the third terminal 1-2a. is suppressed. Therefore, respective reductions in the gain of the fundamental wave, the output power and the efficiency are suppressed.
以上の実施の形態１では、第１の端子１－１ａ及び第２の端子１－１ｂを有し、第１の端子１－ａに与えられた第１の信号を増幅し、増幅後の第１の信号を第２の端子１－１ｂに出力する第１のトランジスタ１－１と、第３の端子１－２ａ及び第４の端子１－２ｂを有し、第１の信号と差動の信号である第２の信号が第３の端子１－２ａに与えられたとき、第２の信号を増幅し、増幅後の第２の信号を第４の端子１－２ｂに出力する第２のトランジスタ１－２とを備えるように、差動増幅装置を構成した。また、差動増幅装置は、第２の端子１－１ｂに出力された第１の信号から、第３の端子１－２ａに与えられた第２の信号に含まれている高調波と逆相の高調波を抽出し、当該逆相の高調波を第３の端子１－２ａに出力する第１の共振器２－１と、第４の端子１－２ｂに出力された第２の信号から、第１の端子１－１ａに与えられた第１の信号に含まれている高調波と逆相の高調波を抽出し、逆相の高調波を第１の端子１－１ａに出力する第２の共振器２－２とを備えている。したがって、差動増幅装置は、第１の信号及び第２の信号のそれぞれに含まれている高調波を打ち消すことができる。 In the first embodiment described above, the first terminal 1-1a and the second terminal 1-1b are provided, and the first signal applied to the first terminal 1-a is amplified. 1 signal to the second terminal 1-1b, the third terminal 1-2a and the fourth terminal 1-2b, and the first signal and the differential When a second signal, which is a signal, is given to the third terminal 1-2a, the second signal is amplified and the amplified second signal is output to the fourth terminal 1-2b. A differential amplifier is configured to include transistors 1-2. Further, the differential amplifier device converts the first signal output to the second terminal 1-1b into the second signal supplied to the third terminal 1-2a, which is in phase with the harmonic contained in the second signal. from the first resonator 2-1 that extracts the harmonics of and outputs the opposite-phase harmonics to the third terminal 1-2a and the second signal that is output to the fourth terminal 1-2b , extracts the harmonics of the opposite phase from the harmonics contained in the first signal applied to the first terminal 1-1a, and outputs the opposite-phase harmonics to the first terminal 1-1a. 2 resonators 2-2. Therefore, the differential amplifier can cancel harmonics contained in each of the first signal and the second signal.
なお、本開示は、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。 In the present disclosure, any component of the embodiment can be modified, or any component of the embodiment can be omitted.
本開示は、差動増幅装置に適している。 The present disclosure is suitable for differential amplifiers.
１－１ 第１のトランジスタ、１－１ａ 第１の端子、１－１ｂ 第２の端子、１－２ 第２のトランジスタ、１－２ａ 第３の端子、１－２ｂ 第４の端子、２－１ 第１の共振器、２－２ 第２の共振器、３－１ 第１のインダクタ、４－１ 第１のキャパシタ、３－２ 第２のインダクタ、４－２ 第２のキャパシタ、１１ キャパシタ、１２ 寄生抵抗、１３ キャパシタ、１４－１，１４－２ 電流源、１５－１，１５－２ キャパシタ、２１ 入力回路、２２－１，２２－２ 出力回路、３０－１ 負荷インピーダンス、３０－２ 負荷インピーダンス。 1-1 first transistor, 1-1a first terminal, 1-1b second terminal, 1-2 second transistor, 1-2a third terminal, 1-2b fourth terminal, 2- 1 first resonator, 2-2 second resonator, 3-1 first inductor, 4-1 first capacitor, 3-2 second inductor, 4-2 second capacitor, 11 capacitor , 12 parasitic resistance, 13 capacitor, 14-1, 14-2 current source, 15-1, 15-2 capacitor, 21 input circuit, 22-1, 22-2 output circuit, 30-1 load impedance, 30-2 load impedance.
Claims (2)
第３の端子及び第４の端子を有し、前記第１の信号と差動の信号である第２の信号が前記第３の端子に与えられたとき、前記第２の信号を増幅し、増幅後の第２の信号を前記第４の端子に出力する第２のトランジスタと、
前記第２の端子に出力された第１の信号から、前記第３の端子に与えられた第２の信号に含まれている高調波と逆相の高調波を抽出し、当該逆相の高調波を前記第３の端子に出力する第１の共振器と、
前記第４の端子に出力された第２の信号から、前記第１の端子に与えられた第１の信号に含まれている高調波と逆相の高調波を抽出し、当該逆相の高調波を前記第１の端子に出力する第２の共振器と
を備え、
前記第１の共振器及び前記第２の共振器におけるそれぞれの共振周波数は、前記第１の端子に与えられた第１の信号及び前記第３の端子に与えられた第２の信号のそれぞれに含まれている２次高調波の周波数よりも高く、
前記第１の共振器及び前記第２の共振器におけるそれぞれのインピーダンスは、前記２次高調波の周波数で、前記第１のトランジスタ及び前記第２のトランジスタにおけるそれぞれの等価帰還容量である差動増幅装置。 A first transistor that has a first terminal and a second terminal, amplifies a first signal applied to the first terminal, and outputs the amplified first signal to the second terminal. and,
having a third terminal and a fourth terminal, and amplifying the second signal when a second signal that is a differential signal with respect to the first signal is applied to the third terminal; a second transistor that outputs an amplified second signal to the fourth terminal;
extracting, from the first signal output to the second terminal, a harmonic of the opposite phase to the harmonic contained in the second signal applied to the third terminal, and extracting the harmonic of the opposite phase; a first resonator that outputs a wave to the third terminal;
extracting, from the second signal output to the fourth terminal, a harmonic of the opposite phase to the harmonic contained in the first signal applied to the first terminal, and extracting the harmonic of the opposite phase; a second resonator that outputs a wave to the first terminal ;
Respective resonance frequencies of the first resonator and the second resonator correspond to the first signal applied to the first terminal and the second signal applied to the third terminal, respectively. higher than the frequency of the contained second harmonic,
Differential amplification wherein the impedance of each of the first resonator and the second resonator is the equivalent feedback capacitance of each of the first transistor and the second transistor at the frequency of the second harmonic. Device.
第１のインダクタと第１のキャパシタとが直列に接続されている第１の直列回路であり、
前記第１の直列回路の一端は、前記第３の端子と接続され、前記第１の直列回路の他端は、前記第２の端子と接続されており、
前記第２の共振器は、
第２のインダクタと第２のキャパシタとが直列に接続されている第２の直列回路であり、
前記第２の直列回路の一端は、前記第１の端子と接続され、前記第２の直列回路の他端は、前記第４の端子と接続されていることを特徴とする請求項１記載の差動増幅装置。 The first resonator is
A first series circuit in which a first inductor and a first capacitor are connected in series;
one end of the first series circuit is connected to the third terminal, the other end of the first series circuit is connected to the second terminal,
The second resonator is
A second series circuit in which a second inductor and a second capacitor are connected in series,
2. The device according to claim 1, wherein one end of said second series circuit is connected to said first terminal, and the other end of said second series circuit is connected to said fourth terminal. Differential amplifier.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2021/007243 WO2022180762A1 (en) | 2021-02-26 | 2021-02-26 | Differential amplification device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2022180762A1 JPWO2022180762A1 (en) | 2022-09-01 |
| JP7286031B2 true JP7286031B2 (en) | 2023-06-02 |
Family
ID=83048918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022555616A Active JP7286031B2 (en) | 2021-02-26 | 2021-02-26 | differential amplifier |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7286031B2 (en) |
| WO (1) | WO2022180762A1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012770A (en) | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using the same |
| JP2006148190A (en) | 2004-11-16 | 2006-06-08 | Sharp Corp | Differential amplifier circuit |
| JP2006521748A (en) | 2003-03-28 | 2006-09-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Neutralization of feedback capacitance in amplifiers. |
| JP2007336048A (en) | 2006-06-13 | 2007-12-27 | Nec Electronics Corp | High frequency power amplifier |
| US20170005630A1 (en) | 2015-07-01 | 2017-01-05 | Sunrise Micro Devices, Inc. | Scaleable rf tuned low noise amplifier |
| JP2018160882A (en) | 2017-03-21 | 2018-10-11 | パナソニック株式会社 | Power amplification and distribution circuit and multi-stage power amplification and distribution circuit |
| WO2020045986A1 (en) | 2018-08-31 | 2020-03-05 | 삼성전자 주식회사 | Apparatus and method for amplifying power in transmission device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5704051B2 (en) * | 2011-02-24 | 2015-04-22 | 富士通株式会社 | Amplifier circuit |
| JP2017163197A (en) * | 2016-03-07 | 2017-09-14 | パナソニック株式会社 | Power amplifier circuit |
-
2021
- 2021-02-26 WO PCT/JP2021/007243 patent/WO2022180762A1/en active Application Filing
- 2021-02-26 JP JP2022555616A patent/JP7286031B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521748A (en) | 2003-03-28 | 2006-09-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Neutralization of feedback capacitance in amplifiers. |
| JP2005012770A (en) | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using the same |
| JP2006148190A (en) | 2004-11-16 | 2006-06-08 | Sharp Corp | Differential amplifier circuit |
| JP2007336048A (en) | 2006-06-13 | 2007-12-27 | Nec Electronics Corp | High frequency power amplifier |
| US20170005630A1 (en) | 2015-07-01 | 2017-01-05 | Sunrise Micro Devices, Inc. | Scaleable rf tuned low noise amplifier |
| JP2018160882A (en) | 2017-03-21 | 2018-10-11 | パナソニック株式会社 | Power amplification and distribution circuit and multi-stage power amplification and distribution circuit |
| WO2020045986A1 (en) | 2018-08-31 | 2020-03-05 | 삼성전자 주식회사 | Apparatus and method for amplifying power in transmission device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022180762A1 (en) | 2022-09-01 |
| JPWO2022180762A1 (en) | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146178A (en) | Impedance-matched, class F high-frequency amplifier | |
| JP4206589B2 (en) | Distributed amplifier | |
| US20070205828A1 (en) | Switched mode power amplifier using lumped element impedance inverter for parallel combining | |
| US9048793B2 (en) | Systems and methods for operating a power amplifier | |
| JPH02130008A (en) | High frequency power amplification circuit | |
| KR20230084106A (en) | Power amplifier circuit | |
| US6933780B2 (en) | Predistortion circuit and power amplifier | |
| JP5646302B2 (en) | Frequency multiplier | |
| US10511267B2 (en) | Power amplifier | |
| US9246451B2 (en) | Power amplifiers with push-pull transistors, capacitive coupling for harmonic cancellation, and inductive coupling to provide differential output signals | |
| US8305142B2 (en) | Third order intermodulation cancellation by in-line generated signal | |
| US20040263255A1 (en) | Power amplifier, power distributor, and power combiner | |
| JP7286031B2 (en) | differential amplifier | |
| JP4335633B2 (en) | Class F amplifier circuit and load circuit for class F amplifier | |
| CN112020826B (en) | Amplifier | |
| JP3504598B2 (en) | Balanced frequency multiplier for microwave or millimeter wave | |
| US20150229283A1 (en) | Broadband amplifier | |
| JP2006093857A (en) | Distortion compensation circuit | |
| WO2018229977A1 (en) | High frequency amplifier | |
| JP7154461B2 (en) | amplifier circuit | |
| US11114985B2 (en) | High frequency amplifier | |
| US20240048102A1 (en) | Doherty amplifier | |
| US10581392B2 (en) | Power amplifying device | |
| JPH09162657A (en) | Microwave power amplifier circuit | |
| Ladhani et al. | Analysis of the Baseband Termination of High Power RF Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220914 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230523 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7286031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |