JP2849607B2 - Method of manufacturing ceramic substrate having metallized metal layer - Google Patents

Method of manufacturing ceramic substrate having metallized metal layer

Info

Publication number
JP2849607B2
JP2849607B2 JP26159490A JP26159490A JP2849607B2 JP 2849607 B2 JP2849607 B2 JP 2849607B2 JP 26159490 A JP26159490 A JP 26159490A JP 26159490 A JP26159490 A JP 26159490A JP 2849607 B2 JP2849607 B2 JP 2849607B2
Authority
JP
Japan
Prior art keywords
metal layer
metallized metal
ceramic
ceramic body
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26159490A
Other languages
Japanese (ja)
Other versions
JPH04137752A (en
Inventor
聡 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26159490A priority Critical patent/JP2849607B2/en
Publication of JPH04137752A publication Critical patent/JPH04137752A/en
Application granted granted Critical
Publication of JP2849607B2 publication Critical patent/JP2849607B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容する半導体素子収納用パッ
ケージや半導体素子、抵抗、コンデンサ等が搭載接続さ
れる回路基板等に用いられるメタライズ金属槽を有する
セラミック基板の製造方法に関し、より詳細には広面積
のセラミック体を出発材料として小面積のメタライズ金
属層を有するセラミック基板を可能な限り多数個集約的
に、且つ生産性良く得る方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a metallized metal bath used for a semiconductor element housing package for housing a semiconductor element, a circuit board on which a semiconductor element, a resistor, a capacitor, etc. are mounted and connected. The present invention relates to a method for manufacturing a ceramic substrate having a large area ceramic body as a starting material, and more particularly to a method for obtaining as many ceramic substrates having a metallized metal layer having a small area as possible as much as possible and with high productivity. is there.

(従来の技術) 従来、半導体素子収納用パッケージや回路基板等に使
用されるセラミック基板は、アルミナセラミック等の電
気絶縁材料から成る基板の上面に配線導体としてのタン
グステン、モリブデン等の高融点金属粉末から成るメタ
ライズ金属層を多数接合させた構造を有しており、かか
る従来のセラミック基板は通常、その量産性を考慮し、
第2図に示す方法によって製作されている。
(Prior Art) Conventionally, a ceramic substrate used for a package for housing a semiconductor element, a circuit board or the like is made of a high melting point metal powder such as tungsten or molybdenum as a wiring conductor on a top surface of a substrate made of an electrically insulating material such as alumina ceramic. Has a structure in which a large number of metallized metal layers are bonded, and such a conventional ceramic substrate is generally considered in terms of its mass productivity,
It is manufactured by the method shown in FIG.

即ち、 まず第2図に(a)に示す如く、上面に配線導体とし
てのメタライズ金属層12を接合させた広面積のセラミッ
ク体11を準備する。
That is, first, as shown in FIG. 2A, a large-area ceramic body 11 having a metallized metal layer 12 as a wiring conductor bonded to the upper surface is prepared.

次に第2図(b)に示す如く、前記セラミック体11に
接合させたメタライズ金属層12の露出外表面に、該メタ
ライズ金属層12の酸化腐食を防止するために、またメタ
ライズ金属層12と半導体素子、抵抗、コンデンサ等との
電気的接続を強固とするためにニッケル、金等から成る
金属層13をメッキにより層着させる。
Next, as shown in FIG. 2 (b), on the exposed outer surface of the metallized metal layer 12 bonded to the ceramic body 11, the metallized metal layer 12 A metal layer 13 made of nickel, gold, or the like is deposited by plating in order to strengthen the electrical connection with a semiconductor element, a resistor, a capacitor, and the like.

そして最後に前記セラミック体11をメタライズ金属層
12と共にダイシングマシン等により切断し、セラミック
体11を小面積の複数個に分離することによって表面にメ
タライズ金属層12を有するセラミック基板14を一度に多
数個集約的に製作している。
And finally, the ceramic body 11 is metallized metal layer.
By cutting the ceramic body 11 with a dicing machine or the like, the ceramic body 11 is separated into a plurality of small areas, and a large number of ceramic substrates 14 having a metallized metal layer 12 on the surface are collectively manufactured at one time.

(発明が解決しようとする課題) しかし乍ら、この従来の製造方法によれば、メタライ
ズ金属層12の露出外表面に層着させたニッケル、金等か
ら成る金属層13が軟質であることから広面積のセラミッ
ク体11をメタライズ金属層12と共にダイシングマシン等
で切断し、小面積のセラミック基板14に分離する際、金
属層13の切断部13aに多量のバリが形成されてしまい、
メタライズ金属層12が多数個、近接してセラミック基板
14の表面に接合されている場合には、前記バリが隣接す
るメタライズ金属層12間を短絡させ、半導体素子収納用
パッケージや回路基板等に使用できなくなるという欠点
を有していた。
(Problems to be Solved by the Invention) However, according to this conventional manufacturing method, the metal layer 13 made of nickel, gold or the like deposited on the exposed outer surface of the metallized metal layer 12 is soft. When the wide-area ceramic body 11 is cut by a dicing machine or the like together with the metallized metal layer 12 and separated into small-area ceramic substrates 14, a large amount of burrs are formed in the cut portions 13a of the metal layer 13,
Many metallized metal layers 12, close to ceramic substrate
In the case where the burrs are bonded to the surface of the semiconductor device, the burrs cause a short circuit between the adjacent metallized metal layers 12 and have a drawback that the burrs cannot be used for a semiconductor element storage package, a circuit board, or the like.

また上記方法によって製作されたセラミック基板を光
半導体素子が搭載される回路基板に使用した場合、前記
バリが光半導体素子の光軸上に位置すると光がバリによ
って散乱、或いは遮断され、その結果、光半導体素子の
特性を大幅に劣化させてしまうという欠点も有してい
た。
Further, when the ceramic substrate manufactured by the above method is used for a circuit board on which an optical semiconductor element is mounted, when the burrs are located on the optical axis of the optical semiconductor element, the light is scattered by the burrs or cut off, and as a result, There is also a disadvantage that the characteristics of the optical semiconductor element are significantly deteriorated.

(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的
は表面にメタライズ金属層が接合された広面積のセラミ
ック体をダイシングマシン等で切断し、小面積のセラミ
ック基板に分離したとしてもメタライズ金属層の露出外
表面に層着させたメッキ金属層の切断部にバリが発生す
るのを皆無となし、半導体素子収納用パッケージや回路
基板等として好適に使用することができるメタライズ金
属層を有するセラミック基板の製造方法を提供すること
にある。
(Object of the Invention) The present invention has been devised in view of the above-mentioned drawbacks. The object of the present invention is to cut a wide-area ceramic body having a metallized metal layer joined to a surface thereof using a dicing machine or the like to form a small-area ceramic substrate. Even if it is separated, it does not cause burrs at the cut portion of the plated metal layer deposited on the exposed outer surface of the metallized metal layer, and it can be suitably used as a package for storing semiconductor elements, a circuit board, and the like. An object of the present invention is to provide a method for manufacturing a ceramic substrate having a metallized metal layer.

(課題を解決するための手段) 本発明のメタライズ金属層を有するセラミック基板の
製造方法は表面にメタライズ金属層を接合させた広面積
のセラミック体に、該セラミック体及びメタライズ金属
層の一部を覆う如く帯状の絶縁層を被着させる工程と、 前記セラミック体表面に接合させたメタライズ金属層
の露出外表面にメッキ金属層を層着させる工程と、 前記メタライズ金属層を接合させたセラミック体を絶
縁層の被着させた部位より切断し、複数個の小面積のセ
ラミック基板に分離する工程と から成ることを特徴とするものである。
(Means for Solving the Problems) According to the method for manufacturing a ceramic substrate having a metallized metal layer of the present invention, a part of the ceramic body and the metallized metal layer is formed on a large-area ceramic body having a metallized metal layer bonded to the surface. Applying a strip-shaped insulating layer so as to cover; applying a plated metal layer to an exposed outer surface of the metallized metal layer joined to the surface of the ceramic body; and attaching the ceramic body joined to the metallized metal layer. Cutting from the portion of the insulating layer to which the insulating layer is applied, and separating the insulating substrate into a plurality of small-area ceramic substrates.

(実施例) 次に本発明のメタライズ金属層を有するセラミック基
板の製造方法を第1図に示す実施例に基づき詳細に説明
する。
Example Next, a method for manufacturing a ceramic substrate having a metallized metal layer according to the present invention will be described in detail with reference to an example shown in FIG.

まず第1図(a)に示す如く、上面にメタライズ金属
層2を接合させた広面積のセラミック体1を準備する。
First, as shown in FIG. 1A, a wide-area ceramic body 1 having a metallized metal layer 2 bonded to the upper surface is prepared.

前記セラミック体1は酸化アルミニウム質焼結体、窒
化アルミニウム質焼結体等から成り、例えば酸化アルミ
ニウム質焼結体から成る場合は、アルミナ、シリカ、カ
ルシア、マグネシア等の原料粉末にメチルメタアクリレ
ート、エチルアクリレード等の有機溶剤とトルエン等の
溶媒とを添加混合して泥漿状となすとともにこれをドク
ターブレード法、或いはカレンダーロール法を採用する
ことによってセラミックグリーンシート(セラミック生
シート)を形成し、しかる後、前記セラミックグリーン
シートを適当な形状で打抜き加工を施すとともに高温
(約1600℃)で焼成することによって製作される。
The ceramic body 1 is made of an aluminum oxide sintered body, an aluminum nitride sintered body, or the like. For example, when the ceramic body 1 is made of an aluminum oxide sintered body, methyl methacrylate, a raw material powder of alumina, silica, calcia, magnesia, or the like is used. An organic solvent such as ethyl acrylide and a solvent such as toluene are added and mixed to form a slurry, and a ceramic green sheet (ceramic green sheet) is formed by employing a doctor blade method or a calender roll method. Thereafter, the ceramic green sheet is manufactured by punching the ceramic green sheet into an appropriate shape and firing at a high temperature (about 1600 ° C.).

また前記セラミック体1の上面に接合されるメタライ
ズ金属層2はタングステン、モリブデン、等の高融点金
属粉末から成り、該タングステン、モリブデン等の金属
粉末に適当な有機溶剤、溶媒を添加混合して得た金属ペ
ーストをセラミック体1となるセラミックグリーンシー
トの上面に従来周知のスクリーン印刷法により所定パタ
ーンに印刷塗布するとともにこれを還元雰囲気中、約16
00℃の温度で焼成し、セラミックグリーンシートと金属
ペーストとを焼結一体化させることによってセラミック
体1の上面に接合される。
The metallized metal layer 2 bonded to the upper surface of the ceramic body 1 is made of a high melting point metal powder such as tungsten, molybdenum, etc., and is obtained by adding a suitable organic solvent and solvent to the metal powder such as tungsten, molybdenum, etc. The metal paste is printed and applied in a predetermined pattern on the upper surface of a ceramic green sheet serving as the ceramic body 1 by a conventionally known screen printing method, and is applied in a reducing atmosphere for about 16 hours.
The ceramic green sheet and the metal paste are sintered and integrated at a temperature of 00 ° C. to be joined to the upper surface of the ceramic body 1.

次に第1図(b)に示す如く、前記メタライズ金属層
2を接合させたセラミック体1の上面に、該セラミック
基体1及びメタライズ金属層2の一部を覆う如く帯状の
絶縁層3を被着させる。
Next, as shown in FIG. 1 (b), a band-shaped insulating layer 3 is coated on the upper surface of the ceramic body 1 to which the metallized metal layer 2 is bonded so as to cover the ceramic base 1 and a part of the metallized metal layer 2. To wear.

前記絶縁層3は例えば、酸化アルミニウム質焼結体か
ら成り、アルミナ、シリカ、カルシア、マグネシア等の
原料粉末にメチルメタアクリレート、エチルアクリレー
ト等の有機溶剤とトルエン等の溶媒とを添加混合して得
た絶縁ペーストをセラミック体1の上面に従来周知のス
クリーン印刷法により帯状に印刷塗布するとともにこれ
を還元雰囲気中、約1600℃の温度で焼成することによっ
てセラミック体1の上面所定位置に被着される。
The insulating layer 3 is made of, for example, an aluminum oxide sintered body, and is obtained by adding and mixing an organic solvent such as methyl methacrylate and ethyl acrylate and a solvent such as toluene to raw material powder such as alumina, silica, calcia and magnesia. The insulating paste is applied to the upper surface of the ceramic body 1 in a band shape by a conventionally known screen printing method, and is baked at a temperature of about 1600 ° C. in a reducing atmosphere to be applied to a predetermined position of the upper surface of the ceramic body 1. You.

前記絶縁層3は後述するセラミック体1を切断し複数
個のセラミック基板に分離する際、セラミック基板の切
断分離部分に多量のバリが発生するのを有効に防止する
とともセラミック体1の切断分離部分を示す目印として
作用する。
The insulating layer 3 effectively prevents a large amount of burrs from being generated in the cut and separated portions of the ceramic substrate when the ceramic body 1 described below is cut and separated into a plurality of ceramic substrates. Acts as a mark indicating

尚、前記絶縁層3は上述の酸化アルミニウム質焼結体
に限定されるのではなく、他の電気絶縁材料、具体的に
はエポキシ樹脂やシリコン樹脂等の有機物であってもよ
い。但し、絶縁層3をセラミック体1と同じ材料で形成
するとセラミック体1に絶縁層3を被着させる際、セラ
ミック体1と絶縁層3の間に両者の熱膨張係数の相違に
起因した応力が発生するのが皆無となり、セラミック体
1と絶縁層3とを極めて強固に被着させることができ
る。従って、絶縁層3とセラミック体1とを強固に被着
させるには両者を同一の材料で形成しておくことが好ま
しい。
Note that the insulating layer 3 is not limited to the above-described aluminum oxide sintered body, but may be another electric insulating material, specifically, an organic material such as an epoxy resin or a silicon resin. However, when the insulating layer 3 is formed of the same material as the ceramic body 1, when the insulating layer 3 is applied to the ceramic body 1, a stress caused by a difference in thermal expansion coefficient between the ceramic body 1 and the insulating layer 3 is caused. This is completely eliminated, and the ceramic body 1 and the insulating layer 3 can be extremely firmly adhered. Therefore, in order to adhere the insulating layer 3 and the ceramic body 1 firmly, it is preferable that both are formed of the same material.

また前記絶縁層3はその厚みが0.05mmを越えるとメタ
ライズ金属層2に半導体素子や抵抗、コンデンサ等の電
子部品を自動機を使用して接続する際、絶縁層3が自動
機の邪魔となってメタライズ金属層2に電子部品を良好
に接続することができなくなる危険性がある。従って、
前記絶縁層3はその厚みを0.05mm以下としておくことが
好ましい 更に前記絶縁層3はその幅が0.15mm未満であるとセラ
ミック体1を後述するダイシングマシン等で切断し多量
のセラミック基板に分離する際、ダイシングマシン等の
切断面積が絶縁層3の幅よりも大きくなってセラミック
基板の切断分離部分に多量のバリが発生してしまい、ま
た1.0mmを越えると絶縁層3が覆うメタライズ金属層2
の面積が広くなり、メタライズ金属層2に半導体素子や
抵抗、コンデンサ等の電子部品を接続し難くなる。従っ
て、前記絶縁層3の幅は0.15乃至1.0mmの範囲としてお
くことが好ましい。
When the thickness of the insulating layer 3 exceeds 0.05 mm, when electronic components such as semiconductor elements, resistors, capacitors, etc. are connected to the metallized metal layer 2 using an automatic machine, the insulating layer 3 hinders the automatic machine. Therefore, there is a risk that the electronic component cannot be connected well to the metallized metal layer 2. Therefore,
Preferably, the thickness of the insulating layer 3 is 0.05 mm or less. If the width of the insulating layer 3 is less than 0.15 mm, the ceramic body 1 is cut by a dicing machine or the like to be separated into a large number of ceramic substrates. In this case, the cutting area of the dicing machine or the like becomes larger than the width of the insulating layer 3, so that a large amount of burrs are generated in the cut and separated portion of the ceramic substrate.
, And it becomes difficult to connect electronic components such as semiconductor elements, resistors, and capacitors to the metallized metal layer 2. Therefore, it is preferable that the width of the insulating layer 3 is set in the range of 0.15 to 1.0 mm.

そして次に第1図(c)に示す如く、セラミック体1
の上面に接合させたメタライズ金属層2の露出外表面に
該メタライズ金属層2が酸化腐食するのを有効に防止
し、且つメタライズ金属層2に半導体素子や抵抗、コン
デンサ等を強固に接続させるための金属層4を層着させ
る。
Then, as shown in FIG.
To effectively prevent the metallized metal layer 2 from being oxidized and corroded on the exposed outer surface of the metallized metal layer 2 joined to the upper surface of the metallized metal layer, and to firmly connect a semiconductor element, a resistor, a capacitor and the like to the metallized metal layer 2. Is deposited.

尚、前記金属層4はニッケルや金等の耐蝕性に優れ、
且つ良導電性である金属が使用され、従来周知の電解メ
ッキ法によりメタライズ金属層2の露出外表面に層着さ
れる。
The metal layer 4 is excellent in corrosion resistance of nickel, gold, etc.
In addition, a metal having good conductivity is used, and is layered on the exposed outer surface of the metallized metal layer 2 by a conventionally well-known electrolytic plating method.

また前記金属層4はその厚みが0.05μm未満であると
金属層4がメタライズ金属層2の露出外表面を完全に覆
うことができず、メタライズ金属層2に酸化腐食が発生
したり、メタライズ金属層2と半導体素子や抵抗、コン
デンサ等との接続強度が弱いものとなってしまい、また
20.0μmを越えると製品としてのセラミック基板が極め
て高価なものとなってしまう。従って、金属層4はその
厚みを0.05乃至20.0μmの範囲としておくことが好まし
い。
If the thickness of the metal layer 4 is less than 0.05 μm, the metal layer 4 cannot completely cover the exposed outer surface of the metallized metal layer 2, and the metallized metal layer 2 may be oxidized and corroded. The connection strength between the layer 2 and the semiconductor element, the resistor, the capacitor, etc. becomes weak, and
If it exceeds 20.0 μm, the ceramic substrate as a product becomes extremely expensive. Therefore, it is preferable that the thickness of the metal layer 4 be in the range of 0.05 to 20.0 μm.

そして最後に前記メタライズ金属層2を接合させたセ
ラミック体1はその上面に被着させた絶縁層3の部位で
ダイシングマシン等の機械的切断装置を使用することに
よって切断され、これによって第1図(d)に示す如
く、表面にメタライズ金属層2を有する製品としてのセ
ラミック基板5が一度に多数個集約的に製作される。
Finally, the ceramic body 1 to which the metallized metal layer 2 has been bonded is cut at the portion of the insulating layer 3 adhered to the upper surface thereof by using a mechanical cutting device such as a dicing machine. As shown in (d), a large number of ceramic substrates 5 as a product having the metallized metal layer 2 on the surface are intensively manufactured at one time.

尚、前記セラミック体1をダイシングマシン等の機械
的切断装置で切断する場合、セラミック体1の切断は絶
縁層3を被着させた部位であり、該切断部にはメタライ
ズ金属層2の外表面に層着させた金属層4が存在しない
ことから金属層4にバリが発生することは一切なく、そ
の結果、前記バリによって隣接するメタライズ金属層2
間が短絡したり、バリが光半導体素子の光軸上に位置
し、光半導体素子の特性に劣化を招来したりすることは
皆無となって半導体素子を収容する半導体素子収納用パ
ッケージや半導体素子、抵抗、コンデンサ等が搭載接続
される回路基板に極めて好適に使用することが可能とな
る。
When the ceramic body 1 is cut by a mechanical cutting device such as a dicing machine, the cutting of the ceramic body 1 is a portion where the insulating layer 3 is applied, and the cut portion has an outer surface of the metallized metal layer 2. Since the metal layer 4 deposited on the metallized metal layer 4 does not exist, no burrs are generated on the metal layer 4, and as a result, the metallized metal layer 2 adjacent to the metallized metal layer 2
There is no short circuit between them, and no burrs are located on the optical axis of the optical semiconductor element, and the characteristics of the optical semiconductor element are not degraded. , A resistor, a capacitor, etc., can be used very suitably for a circuit board.

(発明の効果) 本発明のメタライズ金属層を有するセラミック基板の
製造方法によれば、メタライズ金属層を接合させた広面
積のセラミックス体の上面に帯状の絶縁層を被着させる
とともに該セラミック体を絶縁層の被着させた部位より
切断することによって小面積のセラミックス基板を一度
に多数個集約的に製作するようになしたことから得られ
るセラミック基板は極めて安価なものとなすとともにメ
タライズ金属層の外表面に層着させた金属層にバリを発
生することがなく、該金属層に発生するバリによって隣
接するメタライズ金属層間が短絡したり、バリが光半導
体素子の光軸上に位置し、光半導体素子の特性に劣化を
招来させたりすることも皆無となる。従って、本発明の
製造方法によって製作されるセラミック基板は光半導体
素子等の半導体素子を収容する半導体素子収納用パッケ
ージや半導体素子、抵抗、コンデンサ等が搭載接続され
る回路基板に極めて好適に使用することが可能となる。
(Effects of the Invention) According to the method for manufacturing a ceramic substrate having a metallized metal layer of the present invention, a band-shaped insulating layer is adhered to the upper surface of a large-area ceramic body to which the metallized metal layer is bonded, and the ceramic body is attached. By cutting a large number of small-area ceramic substrates at once by cutting from the part where the insulating layer is attached, the ceramic substrate obtained is extremely inexpensive and the metallized metal layer Burr does not occur in the metal layer deposited on the outer surface, and the metallized metal layer adjacent to the metallized metal layer is short-circuited by the burr generated in the metal layer, or the burr is located on the optical axis of the optical semiconductor element, The characteristics of the optical semiconductor element are not degraded. Therefore, the ceramic substrate manufactured by the manufacturing method of the present invention is extremely suitably used for a semiconductor element housing package for housing a semiconductor element such as an optical semiconductor element or a circuit board on which a semiconductor element, a resistor, a capacitor and the like are mounted and connected. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)(b)(c)(d)は本発明のメタライズ
金属層を有するセラミック基板の製造方法を説明するた
めの各工程毎の断面図、第2図(a)(b)(c)は従
来のメタライズ金属層を有するセラミック基板の製造方
法を説明するための各工程毎の断面図である。 1……セラミック体 2……メタライズ金属層 3……絶縁層 4……金属層 5……セラミック基板
FIGS. 1 (a), 1 (b), 1 (c) and 1 (d) are cross-sectional views for respective steps for explaining a method of manufacturing a ceramic substrate having a metallized metal layer according to the present invention, and FIGS. 2 (a) and 2 (b). (C) is a sectional view for each step for explaining a conventional method of manufacturing a ceramic substrate having a metallized metal layer. DESCRIPTION OF SYMBOLS 1 ... Ceramic body 2 ... Metallized metal layer 3 ... Insulating layer 4 ... Metal layer 5 ... Ceramic substrate

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表面にメタライズ金属層を接合させた広面
積のセラミック体に、該セラミック体及びメタライズ金
属層の一部を覆う如く帯状の絶縁層を被着させる工程
と、 前記セラミック体表面に接合させたメタライズ金属層の
露出外表面にメッキ金属層を層着させる工程と、 前記メタライズ金属層を接合させたセラミック体を絶縁
層の被着させた部位より切断し、複数個の小面積のセラ
ミック基板に分離する工程と から成るメタライズ金属層を有するセラミック基板の製
造方法。
A step of applying a strip-shaped insulating layer to a large-area ceramic body having a metallized metal layer bonded to a surface thereof so as to cover the ceramic body and a part of the metallized metal layer; A step of layering a plated metal layer on the exposed outer surface of the bonded metallized metal layer, and cutting the ceramic body bonded with the metallized metal layer from a portion where the insulating layer is applied, and forming a plurality of small-area Separating the ceramic substrate into a ceramic substrate.
JP26159490A 1990-09-28 1990-09-28 Method of manufacturing ceramic substrate having metallized metal layer Expired - Lifetime JP2849607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26159490A JP2849607B2 (en) 1990-09-28 1990-09-28 Method of manufacturing ceramic substrate having metallized metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26159490A JP2849607B2 (en) 1990-09-28 1990-09-28 Method of manufacturing ceramic substrate having metallized metal layer

Publications (2)

Publication Number Publication Date
JPH04137752A JPH04137752A (en) 1992-05-12
JP2849607B2 true JP2849607B2 (en) 1999-01-20

Family

ID=17364087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26159490A Expired - Lifetime JP2849607B2 (en) 1990-09-28 1990-09-28 Method of manufacturing ceramic substrate having metallized metal layer

Country Status (1)

Country Link
JP (1) JP2849607B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4372669B2 (en) * 2004-11-25 2009-11-25 株式会社トクヤマ Device mounting substrate manufacturing method
CN108174524A (en) * 2017-12-29 2018-06-15 赛创电气(铜陵)有限公司 A kind of DPC ceramic circuit-boards and preparation method thereof

Also Published As

Publication number Publication date
JPH04137752A (en) 1992-05-12

Similar Documents

Publication Publication Date Title
US5760466A (en) Semiconductor device having improved heat resistance
JP2849607B2 (en) Method of manufacturing ceramic substrate having metallized metal layer
JP3740374B2 (en) Multiple wiring board
JP3085622B2 (en) Method for manufacturing electronic element mounting substrate
JP4671511B2 (en) Wiring board manufacturing method
JP4423181B2 (en) Multiple wiring board
JP3940589B2 (en) Manufacturing method of ceramic wiring board
JPH0785496B2 (en) Ceramic wiring board manufacturing method
JP2746813B2 (en) Package for storing semiconductor elements
JPH08203773A (en) Manufacture of chip-type multilayer ceramic capacitor
JP4570190B2 (en) Wiring board
JP3080491B2 (en) Wiring pattern
JP2763470B2 (en) Wiring board
JPH07202356A (en) Circuit board
JP2721793B2 (en) Manufacturing method of wiring board
JP3801935B2 (en) Electronic component mounting board
JP4395227B2 (en) Wiring board
JP3281778B2 (en) Semiconductor device
JPH08125098A (en) Semiconductor device and manufacture thereof
JP2004128135A (en) Ceramic laminate
JP2003078237A (en) Ceramic wiring board
JPH09266124A (en) Mounting structure for capacitor elements
JP2003068932A (en) Wiring board
JPH0685137A (en) Manufacture of package for storing semiconductor element
JPH08125080A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20071113

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091113

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101113

Year of fee payment: 12

EXPY Cancellation because of completion of term