JP2848158B2 - Method for manufacturing semiconductor silicon epitaxial substrate - Google Patents

Method for manufacturing semiconductor silicon epitaxial substrate

Info

Publication number
JP2848158B2
JP2848158B2 JP4282550A JP28255092A JP2848158B2 JP 2848158 B2 JP2848158 B2 JP 2848158B2 JP 4282550 A JP4282550 A JP 4282550A JP 28255092 A JP28255092 A JP 28255092A JP 2848158 B2 JP2848158 B2 JP 2848158B2
Authority
JP
Japan
Prior art keywords
substrate
silicon epitaxial
semiconductor
silicon
epitaxial substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4282550A
Other languages
Japanese (ja)
Other versions
JPH06112173A (en
Inventor
豊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP4282550A priority Critical patent/JP2848158B2/en
Publication of JPH06112173A publication Critical patent/JPH06112173A/en
Application granted granted Critical
Publication of JP2848158B2 publication Critical patent/JP2848158B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、エッジクラウンのない
半導体シリコンエピタキシャル基板を製造する方法に関
する。さらに詳しくは、エッジクラウンのない、厚さが
例えば30μm以上の厚膜シリコンエピタキシャル層を
有する半導体シリコンエピタキシャル基板を製造する方
法に関する。
BACKGROUND OF THE INVENTION The present invention relates to an edgeless
Method for manufacturing semiconductor silicon epitaxial substrate
I do. More specifically, a thick silicon epitaxial layer having a thickness of, for example, 30 μm or more without an edge crown is formed.
The present invention relates to a method for manufacturing a semiconductor silicon epitaxial substrate having the same .

【0002】[0002]

【従来の技術】IGBT(Insulated Gat
e Bipolar Transistor)製造用の
エピタキシャルシリコン基板のような厚膜エピタキシャ
ル層成長においては、図2に示すようにシリコン単結晶
基板2の外周部に、エッジクラウン4と呼ばれる盛り上
がりが生じる。このエッジクラウン4は、シリンダー型
エピタキシャル装置を用いてのシリコンエピタキシャル
層3成長ではエピタキシャル層成長側においてのみ生じ
るが、パンケーキ型エピタキシャル装置(ベルジャ型装
置)を用いてのエピタキシャル層成長では、エピタキシ
ャル層成長側(表面側)および基板裏面側の両側におい
て生じる。エッジクラウンの高さH1 ,H2 は成長する
エピタキシャル層の厚さにもよるが、100μm程度の
エピタキシャル層成長では30μmにも達することがあ
る。エッジクラウンの高さが5μmまたは10μmを超
えると、ホトリソパターン作製時のマスクとエピタキシ
ャル層3との密着度が悪くなり、パターン作製精度が劣
化する問題がある。
2. Description of the Related Art IGBT (Insulated Gate)
In the growth of a thick-film epitaxial layer such as an epitaxial silicon substrate for manufacturing e Bipolar Transistor, a bulge called an edge crown 4 occurs on the outer peripheral portion of the silicon single crystal substrate 2 as shown in FIG. The edge crown 4 occurs only on the epitaxial layer growth side in the growth of the silicon epitaxial layer 3 using the cylinder type epitaxial device, but in the epitaxial layer growth using the pancake type epitaxial device (bell jar type device), It occurs on both the growth side (front side) and the back side of the substrate. The heights H 1 and H 2 of the edge crown depend on the thickness of the epitaxial layer to be grown, but may reach as large as 30 μm when the epitaxial layer is grown to about 100 μm. If the height of the edge crown exceeds 5 μm or 10 μm, the degree of adhesion between the mask and the epitaxial layer 3 at the time of forming the photolithographic pattern becomes poor, and there is a problem that the pattern forming accuracy is deteriorated.

【0003】従来、精密なホトリソパターンが要求され
ている場合において、エッジウラウン高さが5μmを超
えたときには、エピタキシャル層成長装置、基板面取り
形状、基板保持用サセプタのポケット形状、および成長
温度条件を適切に選ぶことにより、エッジクラウン高さ
を規格値以下に抑えるように努力がなされている。
Conventionally, when a precise photolitho pattern is required, when the edge uraun height exceeds 5 μm, the epitaxial layer growth apparatus, the chamfered shape of the substrate, the pocket shape of the susceptor for holding the substrate, and the growth temperature conditions are changed. Efforts are made to keep the edge crown height below the specified value by proper selection.

【0004】[0004]

【発明が解決しようとする課題】ところが、近年の半導
体シリコンエピタキシャル基板では、エピタキシャル層
の益々厚い基板が求められるようになってきているた
め、上記のエピタキシャル層成長装置、基板面取り形
状、基板保持用サセプタのポケット形状、および成長温
度条件を適切に選ぶことでは、エッジクラウン高さを規
格値以下に抑えることは困難となっている。
However, in recent years, in a semiconductor silicon epitaxial substrate, a substrate having an increasingly thick epitaxial layer has been required. Therefore, the above-described epitaxial layer growth apparatus, substrate chamfered shape, substrate holding shape, etc. By appropriately selecting the pocket shape of the susceptor and the growth temperature conditions, it is difficult to keep the edge crown height below the standard value.

【0005】これに対処する手段として、エッジクラウ
ンをデバイス工程前に面取り機で面取り形状を再整形す
ることにより、あるいは平面研削盤でエッジクラウンの
みを削り落とすことも可能である。しかし、両者の方法
ともエピタキシャル面を傷つけるという欠点があるうえ
面取り機、平面研削盤で生じたパーティクルがエピタキ
シャル面に付着して汚染され、洗浄を行っても容易に除
去できないという、新たな問題点が生じてしまう。
[0005] To cope with this, it is possible to reshape the edge crown with a chamfering machine before the device process, or to cut off only the edge crown with a surface grinder. However, both methods have the drawback of damaging the epitaxial surface, and the new problem that particles generated by the chamfering machine and surface grinding machine adhere to the epitaxial surface and become contaminated, and cannot be easily removed even by cleaning. Will occur.

【0006】したがって、本発明が解決しようとする課
題は、エピタキシャル層成長後、エピタキシャル面を傷
つけることなく、かつエピタキシャル基板を汚染するこ
となくエッジクラウンを除去することができる、厚物シ
リコンエピタキシャル基板の製造方法を提供することに
ある。
Accordingly, an object of the present invention is to provide a thick silicon epitaxial substrate capable of removing an edge crown without damaging the epitaxial surface and contaminating the epitaxial substrate after the epitaxial layer is grown. It is to provide a manufacturing method.

【0007】[0007]

【課題を解決するための手段】本発明の半導体シリコン
エピタキシャル基板の製造方法は、面取り部を有する半
導体単結晶シリコン基板上に、シリコンエピタキシャル
層を成長する工程と、該シリコンエピタキシャル層上に
シリコンの酸化膜もしくは窒化膜を保護膜として形成す
る工程と、上記面取り部を再整形する工程と、再整形し
た面取り部をエッチングする工程と、上記保護膜を除去
する工程とをこの順に行うことを特徴とする。
Means for Solving the Problems] semiconductor silicon epitaxial substrate manufacturing method of the present invention, the semi having a chamfered portion
Silicon epitaxial on conductor single crystal silicon substrate
Growing a layer and overlying the silicon epitaxial layer
Form a silicon oxide or nitride film as a protective film
And the step of reshaping the chamfer,
Etching the chamfered portion and removing the protective film
And (c) are performed in this order.

【0008】本発明ではエピタキシャル層成長後、エピ
タキシャル層上に保護膜を形成してから、面取り機(#
600〜#2000程度)を用いて面取り形状を整形す
ることにより、エピタキシャル層成長により生じたエッ
ジクラウンを除去する。上記保護膜としては、CVD法
により形成された酸化膜(例えばシリコンの酸化物)も
しくは窒化膜(例えばシリコンの窒化物)、またはエピ
タキシャル基板の熱酸化により形成された酸化膜を用い
るのがよい。保護膜厚は500nm以上、好ましくは、
1000nm以上とする。
In the present invention, after the epitaxial layer is grown, a protective film is formed on the epitaxial layer, and then the chamfering machine (#
The edge crown generated by the epitaxial layer growth is removed by shaping the chamfered shape using about 600 to # 2000). As the protective film, an oxide film (eg, silicon oxide) or a nitride film (eg, silicon nitride) formed by a CVD method, or an oxide film formed by thermal oxidation of an epitaxial substrate is preferably used. The protective film thickness is 500 nm or more, preferably,
The thickness is set to 1000 nm or more.

【0009】エッジクラウン除去後の面取り部は粗面で
あるためパーティクル発生源となる可能性がある。この
ことがデバイス工程において問題となる場合は、エッジ
クラウン除去後の基板を硝酸リッチ弗硝酸液もしくはア
ルカリ液に浸し、エッチングを行うことにより面取り部
を滑らかにする。また、面取り部に加工歪が残り、デバ
イス工程によっては、転位が発生し由々しい問題となる
ことがある。この場合は、上記エッチング代を多くして
面取り部の加工歪層を完全に除去する。エッジクラウン
除去後(エッチングを行う場合はエッチング後)、必要
に応じて基板両面または片面(エピタキシャル面上)の
保護膜を除去する。保護膜が酸化膜の場合はその除去に
弗酸水溶液を用い、窒化膜の場合はその除去に160℃
〜180℃の熱リン酸を用いる。
Since the chamfered portion after the edge crown is removed is a rough surface, it may be a source of particles. If this poses a problem in the device process, the substrate from which the edge crown has been removed is immersed in a nitric acid-rich hydrofluoric or nitric acid solution or an alkaline solution and etched to smooth the chamfered portion. In addition, processing distortion remains in the chamfered portion, and dislocation may occur depending on a device process, which may be a serious problem. In this case, the etching margin is increased to completely remove the work distortion layer in the chamfered portion. After the removal of the edge crown (after etching when performing etching), the protective film on both surfaces of the substrate or one surface (on the epitaxial surface) is removed as necessary. If the protective film is an oxide film, use an aqueous solution of hydrofluoric acid to remove it. If the protective film is a nitride film, remove it by 160 ° C.
Use hot phosphoric acid at ~ 180 ° C.

【0010】[0010]

【作用】本発明では、面取り部を有する基板上に形成し
たエピタキシャル層上にあらかじめ保護膜を形成してか
ら、面取り機にかけて面取り部を再整形するから、該再
整形時にエピタキシャル面に傷が付くことはなく、エピ
タキシャル面にパーティクルが付着することもなく、面
取り機に使用するスラリー等により汚染されることもな
くなるとともに、再整形した面取り部をエッチングする
時にもシリコンエピタキシャル層が保護膜によって保護
される。 また、再整形後の面取り部に残る粗面および加
工歪(再整形時に発生する)が上記エッチング工程で除
去されるため、再整形された部分がパーティクル発生源
となることもないし、デバイス工程で転位の発生源とな
ることもない。また、保護膜としてCVDにより形成さ
れた酸化膜もしくは窒化膜、またはエピタキシャル基板
の熱酸化により形成された酸化膜を用い、かつその厚さ
を500nm以上、好ましくは、1000μm以上とす
ることにより、面取り機にかけた場合に十分に強度のあ
る保護膜となる。さらに、上記再整形後の面取り部(面
取り再整形部)を硝酸リッチ弗硝酸液中もしくはアルカ
リ液中でエッチングする場合、シリコン酸化膜とシリコ
ンでは後者の方が圧倒的にエッチング速度が速いために
シリコン酸化膜は保護膜として作用し、シリコンが露出
している面取り再整形部のみがエッチングを受ける。
らに、面取り部を有する半導体単結晶シリコン基板上
に、シリコンエピタキシャル層を成長するので、厚膜の
エピタキシャル層を形成する工程においても、基板保持
用のサセプタに基板が貼り付くことがないうえ、基板が
割れる問題も生じない。
According to the present invention, the substrate is formed on a substrate having a chamfer.
To form a protective film on the epitaxial layer
Then, using a chamfering machine to reshape the chamfered part,
There is no damage to the epitaxial surface during shaping.
No particles adhere to the taxi surface
It is not contaminated by the slurry used for the picker.
As well as etch the reshaped chamfer
Sometimes the silicon epitaxial layer is protected by a protective film
Is done. In addition, rough and residual surfaces remaining in the chamfer after reshaping
Engineering distortion (generated during reshaping) is removed in the above etching process.
Is removed, so the reshaped part is the particle source
It is not a source of dislocations in the device process.
Never even. In addition, chamfering is performed by using an oxide film or a nitride film formed by CVD or an oxide film formed by thermal oxidation of an epitaxial substrate as the protective film, and setting the thickness to 500 nm or more, preferably 1000 μm or more. When it is applied to a machine, it becomes a sufficiently strong protective film. In addition, the chamfered part (surface
Remove and reshape part in nitric acid-rich hydrofluoric acid solution or
When etching in a re-solution , the latter is overwhelmingly faster in etching the silicon oxide film and silicon, so the silicon oxide film acts as a protective film, and only the chamfer reshaping part where silicon is exposed is etched. Receive. Sa
Furthermore, on a semiconductor single crystal silicon substrate having a chamfer
Since a silicon epitaxial layer is grown,
Substrate holding during epitaxial layer formation
Board does not stick to the susceptor for
There is no cracking problem.

【0011】[0011]

【実施例】次に、本発明の実施例を図1(a)〜(g)
を参照しつつ説明する。 実施例 シリコン基板について以下の順に処理を行って、半導体
シリコンエピタキシャル基板を作製した。 (1)P型CZ単結晶シリコン、方位<100>、直径
125.4mm、初期厚450μmで、CVD法により
基板裏面に厚さ1000nmのシリコン酸化膜1を形成
したシリコン基板2[図1(a)]をパンケーキ型エピ
タキシャル装置にセットし温度1150℃、成長速度
2.0μm/minの条件で基板2表面側に、厚さ12
0μmの低リン原子ドープのシリコンエピタキシャル層
3を成長させた[図1(b)]。この際の基板の初期面
取り角度は、図1(a)に示すように11°であった。
エッジクラウン4[図1(b)]の高さを接触式段差測
定機で測定したところ、エピタキシャル面側(基板表面
側)は最大値が10μm、シリコン基板側(基板裏面
側)では最大値30μmであった。 (2)CVD酸化膜成長機(常圧、450℃、SiH4
+O2 )を用いて、エピタキシャル層3上に保護膜とし
てシリコン酸化膜5を1000nm成長させた[図1
(c)]。 (3)シリコン基板2について面取り機11により面取
りを行い、基板直径125.0mm、面取り角度11
°、面取り番手#1500とした[図1(d),
(e)]。この面取り再整形により基板径は、わずかに
縮小する。なお図1(d)において11aは砥石部であ
る。 (4)面取り後のシリコン基板2を洗浄してから室温で
61%硝酸:50%弗酸=30:1液に浸漬して面取り
再整形部6(Si露出面)をエッチングした。浸漬時間
は、保護膜なしP型CZ単結晶シリコン、方位<100
>を用いた場合にその片面が10μmエッチングされる
時間とした[図1(f)]。 (5)シリコン基板2を弗酸水溶液に浸漬してシリコン
酸化膜1、5を除去したのち、基板の洗浄・乾燥を行
い、半導体シリコンエピタキシャル基板7を得た[図1
(g)]。
Next, an embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. Example A silicon substrate was processed in the following order to prepare a semiconductor silicon epitaxial substrate. (1) P-type CZ single-crystal silicon, orientation <100>, diameter 125.4 mm, initial thickness 450 μm, silicon substrate 2 having a 1000 nm thick silicon oxide film 1 formed on the back surface of the substrate by CVD [FIG. )] Was set in a pancake-type epitaxial apparatus, and a thickness of 12
A 0 μm low-phosphorus-doped silicon epitaxial layer 3 was grown [FIG. 1 (b)]. The initial chamfer angle of the substrate at this time was 11 ° as shown in FIG.
When the height of the edge crown 4 (FIG. 1 (b)) was measured by a contact-type level difference measuring instrument, the maximum value was 10 μm on the epitaxial surface side (substrate front side), and the maximum value was 30 μm on the silicon substrate side (substrate back side). Met. (2) CVD oxide film growth machine (normal pressure, 450 ° C., SiH 4
+ O 2 ), a silicon oxide film 5 was grown as a protective film on the epitaxial layer 3 to a thickness of 1000 nm [FIG.
(C)]. (3) The silicon substrate 2 is chamfered by a chamfering machine 11 to have a substrate diameter of 125.0 mm and a chamfer angle of 11
°, chamfering number # 1500 [FIG. 1 (d),
(E)]. This chamfering reshaping slightly reduces the substrate diameter. In FIG. 1D, reference numeral 11a denotes a grindstone portion. (4) After the chamfered silicon substrate 2 was washed, it was immersed in a 61% nitric acid: 50% hydrofluoric acid = 30: 1 solution at room temperature to etch the chamfered reshaped portion 6 (Si exposed surface). The immersion time was as follows: P-type CZ single crystal silicon without protective film, orientation <100
>, The time for etching one side of the layer was 10 μm [FIG. 1 (f)]. (5) After removing the silicon oxide films 1 and 5 by immersing the silicon substrate 2 in an aqueous solution of hydrofluoric acid, the substrate is washed and dried to obtain a semiconductor silicon epitaxial substrate 7 [FIG.
(G)].

【0012】この基板7についてエピタキシャル層3上
面の傷の有無を測定したところ、傷は認められなかっ
た。また、付着パーティクルはエピタキシャル直後と同
等であった。さらに、基板25枚入り保存箱に基板7を
25枚入れ、1時間加振+1時間放置を3回繰り返した
のち付着パーティクルを測定したところ、25枚の基板
のいずれもパーティクルはエピタキシャル層3成長後と
同等であった。
When the presence or absence of a flaw on the upper surface of the epitaxial layer 3 was measured for the substrate 7, no flaw was recognized. The attached particles were equivalent to those immediately after the epitaxial growth. Further, 25 substrates 7 were put in a storage box containing 25 substrates, and 1 hour of vibration and 1 hour of standing were repeated three times, and then the adhered particles were measured. Was equivalent to

【0013】[0013]

【発明の効果】以上の説明で明らかなように、本発明に
係る半導体シリコンエピタキシャル基板の製造方法で
は、面取り部を有する半導体単結晶シリコン基板上に、
シリコンエピタキシャル層を成長する工程と、該シリコ
ンエピタキシャル層上にシリコンの酸化膜もしくは窒化
膜を保護膜として形成する工程と、上記面取り部を再整
形する工程と、再整形した面取り部をエッチングする工
程と、上記保護膜を除去する工程とをこの順に行う構成
としたので、エッジクラウンフリーで厚さ30μm以上
の厚膜シリコンエピタキシャル層を有するシリコンエピ
タキシャル基板が製造可能となる。しかも、エピタキシ
ャル面には傷はなく、かつ実質的に汚染の影響もない基
板を得ることができる。さらには、再整形後の面取り部
がパーティクル発生源となることはないし、転位の発生
源となることもないという効果が得られる。
As is apparent from the above description, the present invention
In such a method of manufacturing a semiconductor silicon epitaxial substrate,
Is on a semiconductor single crystal silicon substrate having a chamfer,
Growing a silicon epitaxial layer;
Silicon oxide or nitride on the epitaxial layer
Forming the film as a protective film and realigning the chamfer
The process of shaping and the process of etching the reshaped chamfer
And the step of removing the protective film in this order
Therefore, a silicon epitaxial substrate having a thick silicon epitaxial layer having a thickness of 30 μm or more without edge crown can be manufactured. Moreover, it is possible to obtain a substrate having no scratch on the epitaxial surface and substantially no influence of contamination. Furthermore, the chamfer after reshaping
Is not a source of particles and dislocations
The effect of not being a source is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る半導体シリコンエピタキ
シャル基板の製造工程を、シリコン基板の断面図により
示した説明図であり、(a)は裏面にシリコン酸化膜を
形成した(シリコン)基板を、(b)はシリコンエピタ
キシャル層成長後の基板を、(c)は保護膜成長後の基
板を、(d)は面取り再整形時の基板を、(e)は面取
り再整形後の基板を、(f)はエッチング後の基板を、
(g)は半導体シリコンエピタキシャル基板を、それぞ
れ示す。
FIG. 1 is a cross-sectional view of a silicon substrate showing a manufacturing process of a semiconductor silicon epitaxial substrate according to an embodiment of the present invention .
Is an explanatory view showing, (a) shows the formation of the silicon oxide film on the back surface (silicon) substrate, a (b) the substrate after the silicon epitaxial layer growth, the substrate after the (c) the protective film growth, (D) shows the substrate after chamfering and reshaping, (e) shows the substrate after chamfering and reshaping , (f) shows the substrate after etching,
(G) shows a semiconductor silicon epitaxial substrate.

【図2】シリコン単結晶基板外周部に生じるエッジクラ
ウンを説明するための要部断面図である。
FIG. 2 is a cross-sectional view of a main part for describing an edge crown generated in an outer peripheral portion of a silicon single crystal substrate.

【符号の説明】 1 シリコン酸化膜 2 シリコン基板 3 エピタキシャル層 4 エッジクラウン 5 シリコン酸化膜(保護膜) 6 面取り再整形部 7 半導体シリコンエピタキシャル基板 11 面取り機 11a 砥石部[Description of Signs] 1 silicon oxide film 2 silicon substrate 3 epitaxial layer 4 edge crown 5 silicon oxide film (protective film) 6 chamfering reshaping section 7 semiconductor silicon epitaxial substrate 11 chamfering machine 11a grinding wheel section

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 面取り部を有する半導体単結晶シリコン
基板上に、シリコンエピタキシャル層を成長する工程
と、該シリコンエピタキシャル層上にシリコンの酸化膜
もしくは窒化膜を保護膜として形成する工程と、前記面
取り部を再整形する工程と、再整形した面取り部をエッ
チングする工程と、前記保護膜を除去する工程とをこの
順に行うことを特徴とする半導体シリコンエピタキシャ
ル基板の製造方法。
1. A semiconductor single crystal silicon having a chamfer.
Step of growing a silicon epitaxial layer on a substrate
And a silicon oxide film on the silicon epitaxial layer
Or a step of forming a nitride film as a protective film,
Either reshaping the chamfered part and reshaping the chamfered part.
And a step of removing the protective film.
A method of manufacturing a semiconductor silicon epitaxial substrate, which is performed in order .
【請求項2】 前記シリコンエピタキシャル層の厚さは
30μm以上であることを特徴とする請求項1記載の
導体シリコンエピタキシャル基板の製造方法。
2. The thickness of said silicon epitaxial layer is
The method for producing a semiconductor silicon epitaxial substrate according to claim 1, wherein the thickness is 30 µm or more .
【請求項3】 前記保護膜は、CVD法により形成され3. The protection film is formed by a CVD method.
ることを特徴とする請求項1または請求項2記載の半導The semiconductor according to claim 1 or 2, wherein
体シリコンエピタキシャル基板の製造方法。Of manufacturing a silicon epitaxial substrate.
【請求項4】 前記保護膜の厚さは、500nm以上で4. The protective film has a thickness of 500 nm or more.
あることを特徴とする請求項1〜請求項3のいずれか14. The method according to claim 1, wherein:
項記載の半導体シリコンエピタキシャル基板の製造方Method of manufacturing semiconductor silicon epitaxial substrate
法。Law.
【請求項5】 前記面取り部を再整形する工程は、面取5. The step of reshaping the chamfered portion includes the step of chamfering.
り機を用いて行うことを特徴とする請求項1〜請求項45. The method according to claim 1, wherein the step is carried out by using a refining machine.
のいずれか1項記載の半導体シリコンエピタキシャル基A semiconductor silicon epitaxial substrate according to any one of claims 1 to 4.
板の製造方法。Plate manufacturing method.
【請求項6】 前記面取り部を再整形する工程では、該6. The step of reshaping the chamfered part,
面取り部に生じたエッジクラウンを除去することを特徴The feature is to remove the edge crown generated in the chamfer
とする請求項1〜請求項5のいずれか1項記載の半導体The semiconductor according to any one of claims 1 to 5,
シリコンエピタキシャル基板の製造方法。A method for manufacturing a silicon epitaxial substrate.
【請求項7】 前記再整形した面取り部をエッチングす7. Etching the reshaped chamfer.
る工程は、硝酸リッチ弗硝酸液もしくはアルカリ液に、Is performed in a nitric acid-rich hydrofluoric acid solution or an alkaline solution,
半導体シリコンエピタキシャル基板を浸すことにより行Line by immersing semiconductor silicon epitaxial substrate
うことを特徴とする請求項1〜請求項6のいずれか1項The method according to any one of claims 1 to 6, wherein
記載の半導体シリコンエピタキシャル基板の製造方法。The method for producing a semiconductor silicon epitaxial substrate according to the above.
【請求項8】 前記保護膜を除去する工程は、保護膜が8. The step of removing the protective film, wherein the protective film is
酸化膜の場合は弗酸水溶液を用い、保護膜が窒化膜の場In the case of an oxide film, use an aqueous solution of hydrofluoric acid.
合は熱リン酸を用いることを特徴とする請求項1〜請求Claims characterized by using hot phosphoric acid
項7のいずれか1項記載の半導体シリコンエピタキシャItem 8. A semiconductor silicon epitaxy according to any one of Items 7 to 9
ル基板の製造方法。Manufacturing method of metal substrate.
JP4282550A 1992-09-28 1992-09-28 Method for manufacturing semiconductor silicon epitaxial substrate Expired - Lifetime JP2848158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4282550A JP2848158B2 (en) 1992-09-28 1992-09-28 Method for manufacturing semiconductor silicon epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4282550A JP2848158B2 (en) 1992-09-28 1992-09-28 Method for manufacturing semiconductor silicon epitaxial substrate

Publications (2)

Publication Number Publication Date
JPH06112173A JPH06112173A (en) 1994-04-22
JP2848158B2 true JP2848158B2 (en) 1999-01-20

Family

ID=17653936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4282550A Expired - Lifetime JP2848158B2 (en) 1992-09-28 1992-09-28 Method for manufacturing semiconductor silicon epitaxial substrate

Country Status (1)

Country Link
JP (1) JP2848158B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208161A (en) * 2006-02-06 2007-08-16 Renesas Technology Corp Manufacturing method of semiconductor device and semiconductor substrate
JP2010147117A (en) * 2008-12-17 2010-07-01 Mitsubishi Electric Corp Manufacturing method of nitride semiconductor device
JP5795461B2 (en) * 2009-08-19 2015-10-14 株式会社Sumco Epitaxial silicon wafer manufacturing method
JP2012174935A (en) * 2011-02-22 2012-09-10 Shin Etsu Handotai Co Ltd Method of manufacturing epitaxial wafer
JP2012204369A (en) * 2011-03-23 2012-10-22 Shin Etsu Handotai Co Ltd Manufacturing method for epitaxial wafer
CN103137794A (en) * 2011-11-29 2013-06-05 上海蓝光科技有限公司 Method of improving manufacturing precision of light-emitting diode (LED) chip
CN103871870B (en) * 2014-02-28 2016-05-25 武汉新芯集成电路制造有限公司 A kind of method of removing wafer bonding edge defect
JP6515866B2 (en) * 2016-05-09 2019-05-22 信越半導体株式会社 Evaluation method of epitaxial wafer
KR102704249B1 (en) * 2022-09-07 2024-09-06 주식회사 에스이에이 Method and system for treating substrate surface

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201922A (en) * 1988-02-05 1989-08-14 Nec Corp Manufacture of wafer

Also Published As

Publication number Publication date
JPH06112173A (en) 1994-04-22

Similar Documents

Publication Publication Date Title
JP6100824B2 (en) High surface quality GaN wafer and manufacturing method thereof
CN100541727C (en) The manufacture method of epitaxial wafer
US6376335B1 (en) Semiconductor wafer manufacturing process
JP2848158B2 (en) Method for manufacturing semiconductor silicon epitaxial substrate
US4874463A (en) Integrated circuits from wafers having improved flatness
JPH03295235A (en) Manufacture of epitaxial wafer
JP2011003773A (en) Method of manufacturing silicon wafer
US5899744A (en) Method of manufacturing semiconductor wafers
US4412886A (en) Method for the preparation of a ferroelectric substrate plate
JP4492293B2 (en) Manufacturing method of semiconductor substrate
JP2759594B2 (en) Manufacturing method of epitaxial substrate
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JPH01201922A (en) Manufacture of wafer
JP3787485B2 (en) Thin plate processing method
JP2006294691A (en) Semiconductor substrate and semiconductor apparatus, and its manufacturing method
JP4075426B2 (en) Silicon wafer manufacturing method
WO1997027621A1 (en) Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers
JP2001219386A (en) Manufacturing method of semiconductor wafer with laser mark
JPH0567546A (en) Semiconductor substrate and its manufacture
JP2825715B2 (en) Method for manufacturing compound semiconductor wafer
JP2000211997A (en) Production of epitaxial wafer
JP4440810B2 (en) Manufacturing method of bonded wafer
JPH1126337A (en) Manufacture of laminated substrate
JP2004063617A (en) Jig for heat treating silicon wafer
JPH05291215A (en) Semiconductor wafer