JP2846780B2 - Image information processing method and image information processing apparatus - Google Patents
Image information processing method and image information processing apparatusInfo
- Publication number
- JP2846780B2 JP2846780B2 JP4286054A JP28605492A JP2846780B2 JP 2846780 B2 JP2846780 B2 JP 2846780B2 JP 4286054 A JP4286054 A JP 4286054A JP 28605492 A JP28605492 A JP 28605492A JP 2846780 B2 JP2846780 B2 JP 2846780B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- original image
- pixel
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 29
- 238000003672 processing method Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 8
- 206010047571 Visual impairment Diseases 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は画像情報処理方法及び画
像処理装置に関し、更に詳しく言えば、デジタルドライ
バによるＬＣＤディスプレイの階調表示を多階調化する
ための画像処理方法及び画像処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image information processing method and an image processing apparatus, and more particularly, to an image processing method and an image processing apparatus for increasing the number of gradations of an LCD display by a digital driver. .
【０００２】[0002]
【従来の技術】従来例に係る画像処理方法、とりわけＬ
ＣＤディスプレイの多階調化に関して、本発明の発明者
によって、フレーム間誤差拡散法という方法が提案され
ている。この方法は、あるフレームの画素に対応する原
画像データと画像表示データとの誤差分である誤差デー
タを、次のフレームの画素であって、かつあるフレーム
の画素と同一位置の画素の原画像データに加算し、それ
に基づいて画像表示データを作成することで、多階調化
を図る方法である。2. Description of the Related Art A conventional image processing method, in particular, L
Regarding the multi-gradation of the CD display, the inventor of the present invention has proposed a method called an inter-frame error diffusion method. In this method, error data, which is an error between original image data and image display data corresponding to a pixel of a certain frame, is converted to an original image of a pixel of the next frame and at the same position as a pixel of a certain frame. This is a method of increasing the number of gradations by adding the data to data and creating image display data based on the data.
【０００３】以下に従来例に係るフレーム間誤差拡散法
について図７を参照しながら説明する。従来例に係るフ
レーム間誤差拡散法を実現するための画像情報処理装置
は、図７に示すように、第１のラッチ回路（１），加算
器（２），マルチプレクサ（３），誤差データフレーム
メモリ（４）及び第２のラッチ回路（５）からなる装置
であって、６ビットの原画像データを自身に入力して、
３ビットの画像表示データとして不図示のＬＣＤドライ
バに出力する装置である。なお、以下で第Ｎ番目のフレ
ームの第ｎ番目の画素を、「第〔Ｎ，ｎ〕の画素」と称
する（Ｎは２以上の自然数、ｎは自然数）。[0003] An inter-frame error diffusion method according to a conventional example will be described below with reference to FIG. As shown in FIG. 7, an image information processing apparatus for realizing the inter-frame error diffusion method according to the conventional example includes a first latch circuit (1), an adder (2), a multiplexer (3), an error data frame. A device comprising a memory (4) and a second latch circuit (5), which inputs 6-bit original image data into itself,
This is a device that outputs 3-bit image display data to an LCD driver (not shown). Hereinafter, the n-th pixel of the N-th frame is referred to as “[N, n] pixel” (N is a natural number of 2 or more, and n is a natural number).
【０００４】当該装置の動作は、まず第１のラッチ回路
（１）に、当該処理をする第Ｎ番目のフレームの第ｎ番
目の画素である第〔Ｎ，ｎ〕の画素に対応し、６ビット
のデータである第〔Ｎ，ｎ〕の原画像データ（ＳＤ２）
が入力され、２５MHz のドットクロック（ＤＫ）に同期
して加算器（２）に出力される。次に、第（Ｎ−１）番
目のフレームの第ｎ番目の画素である第〔Ｎ−１，ｎ〕
の画素で求められた第〔Ｎ−１，ｎ〕の誤差データ（Ｅ
Ｄ１）と、第〔Ｎ，ｎ〕の原画像データ（ＳＤ２）とが
加算器（２）によって加算処理され、その結果である６
ビットの第〔Ｎ，ｎ〕の補正画像データ（ＨＤ２）が生
成される。The operation of the device is as follows. First, the first latch circuit (1) corresponds to the [N, n] pixel which is the n-th pixel of the N-th frame to be processed, and [N, n] -th original image data (SD2) which is bit data
Is input and output to the adder (2) in synchronization with the dot clock (DK) of 25 MHz. Next, [N−1, n], which is the n-th pixel of the (N−1) -th frame
[N−1, n] error data (E
D1) and the [N, n] th original image data (SD2) are added by the adder (2), and the result is 6
Bit [N, n] corrected image data (HD2) is generated.
【０００５】次いで、マルチプレクサ（３）に第〔Ｎ，
ｎ〕の補正画像データ（ＨＤ２）が出力され、該マルチ
プレクサ（３）によって第〔Ｎ，ｎ〕の補正画像データ
（ＨＤ２）が上位３ビットと、下位３ビットとに分割さ
れ、上位３ビットのデータが第〔Ｎ，ｎ〕の画像表示デ
ータ（ＧＤ２）として第２のラッチ回路（５）に出力さ
れ、下位３ビットのデータが第〔Ｎ，ｎ〕の誤差データ
（ＥＤ２）として誤差データフレームメモリ（４）に出
力され、第〔Ｎ−１，ｎ〕の誤差データ（ＥＤ１）に代
わって保持される。[0005] Next, the multiplexer (3) has the [N,
n] of the corrected image data (HD2) is output. The multiplexer (3) divides the [N, n] -th corrected image data (HD2) into upper 3 bits and lower 3 bits. The data is output to the second latch circuit (5) as the [N, n] -th image display data (GD2), and the lower three bits of data are output as the [N, n] -th error data (ED2). The data is output to the memory (4) and held in place of the [N-1, n] -th error data (ED1).
【０００６】なお、このとき、加算器（２）の加算処理
による桁上げの結果、加算器（２）から出力されるデー
タが“０００ＸＸＸ”となり、本来の画像データと異な
った値となるので、このような場合には、加算器（２）
から出力されるキャリ信号に基づいて、マルチプレクサ
（３）から６ビットの“１１１１１１”が出力される。At this time, as a result of the carry by the addition processing of the adder (2), the data output from the adder (2) becomes "000XXX", which is different from the original image data. In such a case, the adder (2)
6-bit "111111" is output from multiplexer (3) based on the carry signal output from.
【０００７】次に、ドットクロック（ＤＫ）に基づいて
第２のラッチ回路（５）から外部の不図示のＬＣＤドラ
イバに第〔Ｎ，ｎ〕の画像表示データ（ＧＤ２）が出力
される。上記処理を順次繰り返すことによって順次第
〔Ｎ−１，ｎ〕の誤差データ（ＥＤ１）が第〔Ｎ，ｎ〕
の原画像データ（ＳＤ２）に加算され、第〔Ｎ，ｎ〕の
画像表示データ（ＧＤ２）が生成されるので、ｎ，Ｎを
変化させることで、第１のフレーム、第２のフレーム、
…、第Ｎのフレーム、…と、順次画像情報処理をするこ
とが可能になる。Next, based on the dot clock (DK), the second latch circuit (5) outputs [N, n] th image display data (GD2) to an external LCD driver (not shown). By repeating the above processing sequentially, the [N-1, n] -th error data (ED1) is sequentially converted to the [N, n] -th error data.
Is added to the original image data (SD2) to generate the [N, n] th image display data (GD2). By changing n and N, the first frame, the second frame,
.., The N-th frame,...
【０００８】以上説明したような画像情報処理装置によ
って、順次次のフレームの各画素に誤差データを加算す
ることにより、あるフレームの画素の輝度と、その直前
のフレームの同一画素の輝度との差が少なくなり、全体
的に均一化される。このようにして、いわゆる擬似輪郭
などを防止し、表示画像を原画像に近づけていた。[0008] The image information processing apparatus as described above sequentially adds error data to each pixel of the next frame, thereby obtaining a difference between the luminance of a pixel of a certain frame and the luminance of the same pixel of the immediately preceding frame. Is reduced, and the whole is made uniform. In this way, a so-called pseudo contour or the like is prevented, and the display image is brought closer to the original image.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記従
来の本発明者が提唱するフレーム間誤差拡散法による
と、一律に隣接するフレームの同一画素の原画像データ
（ＳＤ）に誤差データ（ＥＩ）を加算して、隣接するフ
レームの同一画素との輝度の差を少なくしていたので、
特に動画を扱う場合に、画像が急峻に変化する時点での
フレームにおいては、本来、画像表示輝度が急峻に変化
すべきはずなのにもかかわらず、隣接するフレームの同
一画素との輝度の差が少なくなることにより、画像が急
峻に変化するべき時点で画像が急峻に変化せず、残像が
発生し、画像が瞬間的にぼけて表示されるという事情が
あった。However, according to the conventional inter-frame error diffusion method proposed by the present inventors, error data (EI) is uniformly added to original image data (SD) of the same pixel in an adjacent frame. Addition to reduce the difference in luminance from the same pixel in an adjacent frame,
Especially when dealing with moving images, in the frame at the time when the image changes sharply, the difference in luminance with the same pixel in the adjacent frame is small even though the image display luminance should originally change sharply. As a result, the image does not change abruptly when the image should change abruptly, and an afterimage occurs, and the image is instantly blurred and displayed.
【００１０】[0010]
【課題を解決するための手段】本発明は上記従来の事情
に鑑み成されたもので、図１のフローチャートに示すよ
うに、Ｎ番目（Ｎは２以上の自然数）のフレームの画素
の原画像データに、前記Ｎ番目のフレームの画素と同一
位置の（Ｎ−１）番目のフレームの画素に対応する誤差
成分データを加算処理し、前記加算処理の結果であるＰ
ビットのデータのうち、上位ＬビットをＮ番目のフレー
ムの画素の画像表示データとし、残余の下位ビットのデ
ータのうち、少なくとも１ビットをＮ番目のフレームの
画素の誤差成分データとして保持する画像情報処理方法
において、前記Ｎ番目のフレームの原画像データと、前
記Ｎ番目のフレームの画素と同一位置の（Ｎ−１）番目
のフレームの画素の原画像データとの差分をとり、該差
分が一定値を越えた場合には、前記Ｎ番目のフレームの
原画像データと、前記Ｎ番目のフレームの画素と同一位
置の（Ｎ−１）番目のフレームの画素に対応する誤差成
分データとの加算処理を行わずに、前記Ｎ番目のフレー
ムの原画像データの上位Ｌビットを前記Ｎ番目のフレー
ムの画像表示データとすることで、画像が急峻に変化す
るフレーム間において、画像が急峻に変化するべき時点
での残像の発生や、画像の瞬間的なぼけを防止すること
が可能になる画像情報処理方法及び画像情報処理装置を
提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional circumstances. As shown in the flowchart of FIG. 1, an original image of pixels of an N-th (N is a natural number of 2 or more) frame is provided. The data is added with error component data corresponding to the pixel of the (N-1) th frame at the same position as the pixel of the Nth frame, and P is the result of the addition.
Image information in which the upper L bits of the bit data are used as image display data of the pixels of the Nth frame, and at least one bit of the remaining data of the lower bits is stored as error component data of the pixels of the Nth frame. In the processing method, the difference between the original image data of the Nth frame and the original image data of the pixel of the (N-1) th frame at the same position as the pixel of the Nth frame is calculated, and the difference is constant. If the value exceeds the value, the original image data of the Nth frame is added to the error component data corresponding to the pixel of the (N-1) th frame at the same position as the pixel of the Nth frame. Without performing the above, the upper L bits of the original image data of the Nth frame are used as the image display data of the Nth frame, so that it is possible to reduce the interval between frames where the image changes sharply. Te, the image is intended to provide an image processing method and image processing apparatus which generation of an afterimage, it is possible to prevent the instantaneous blurring of the image becomes possible at the time to be changed abruptly.
【００１１】[0011]
【作 用】本発明に係る画像情報処理方法によれば、図
１のフローチャートに示すように、Ｎ番目のフレームの
原画像データと、Ｎ番目のフレームの画素と同一位置の
（Ｎ−１）番目のフレームの画素の原画像データとの差
分をとり、該差分が一定値を越えた場合には、Ｎ番目の
フレームの原画像データと、Ｎ番目のフレームの画素と
同一位置の（Ｎ−１）番目のフレームの画素に対応する
誤差成分データとの加算処理を行わずに、Ｎ番目のフレ
ームの原画像データの上位ＬビットをＮ番目のフレーム
の画像表示データとしている。According to the image information processing method of the present invention, as shown in the flowchart of FIG. 1, the original image data of the N-th frame and (N-1) at the same position as the pixel of the N-th frame. The difference between the original image data of the pixel of the Nth frame and the original image data of the Nth frame is calculated when the difference exceeds a certain value. 1) The upper L bits of the original image data of the Nth frame are used as the image display data of the Nth frame without performing the addition process with the error component data corresponding to the pixels of the Nth frame.
【００１２】このため、画像が急峻に変化する時点での
２フレーム間では、各フレームの二画素の原画像データ
の差が大きいので、隣接するフレームの同一画素への誤
差データの加算処理がなされない。よって、画像が急峻
に変化する時点での２フレーム間の画素の輝度の差が少
なくなることによって生じる残像の発生や、瞬間的な画
像のぼけを防止することが可能になり、特に動画におい
て、原画像により近い画像を表示することが可能にな
る。For this reason, between the two frames at the time when the image changes sharply, the difference between the original image data of the two pixels in each frame is large, so that the error data is not added to the same pixel in the adjacent frame. Not done. Therefore, it is possible to prevent the occurrence of an afterimage caused by a decrease in the luminance difference between the two frames at the time when the image changes sharply and the instantaneous blurring of the image. An image closer to the original image can be displayed.
【００１３】さらに、本発明に係る画像情報処理装置に
よれば、図２に示すように、加算手段と、情報生成手段
と、記憶保持手段と、比較手段とを具備している。例え
ば、加算手段によってＮ番目（Ｎは２以上の自然数）の
フレームの画素の原画像データに、Ｎ番目のフレームの
画素と同一位置の（Ｎ−１）番目のフレームの画素に対
応する誤差成分データが加算処理されてＰビットのデー
タが作成され、情報生成手段に出力され、比較手段によ
って、（Ｎ−１）番目のフレームの画素の原画像データ
と、Ｎ番目のフレームの画素の原画像データとの差分が
とられ、該差分が一定値を越えた場合には、駆動制御信
号が情報生成手段に出力され、一定値を越えない場合に
は、駆動制御信号が情報生成手段に出力されず、駆動制
御信号に基づいて、加算処理結果であるＰビットのデー
タ又はＮ番目のフレームの画素の原画像データの上位Ｌ
ビットが、情報生成手段によってＮ番目のフレームの画
素の画像表示データとして出力され、記憶保持手段によ
って（Ｎ−１）番目のフレームの画素の原画像データが
一フレーム期間保持されて比較手段に出力される。Further, according to the image information processing apparatus of the present invention, as shown in FIG. 2, there are provided an adding means, an information generating means, a memory holding means, and a comparing means. For example, the error component corresponding to the pixel of the (N-1) th frame at the same position as the pixel of the Nth frame is added to the original image data of the pixel of the Nth (N is a natural number of 2 or more) by the adding means. The data is added to generate P-bit data, which is output to the information generating means. The comparing means outputs the original image data of the pixel of the (N-1) th frame and the original image of the pixel of the Nth frame. A difference from the data is obtained, and if the difference exceeds a certain value, a drive control signal is output to the information generation means. If the difference does not exceed the certain value, a drive control signal is output to the information generation means. First, based on the drive control signal, the upper L of the P-bit data or the original image data of the pixel of the N-th frame, which is the result of the addition processing,
The bits are output as image display data of the pixels of the Nth frame by the information generating means, and the original image data of the pixels of the (N-1) th frame are held by the storage and holding means for one frame period and output to the comparing means. Is done.
【００１４】このため、例えば、比較手段によって、画
像が急峻に変化する時点での処理の際は、情報生成手段
に駆動制御信号が出力され、該駆動制御信号が出力され
ると、情報生成手段によって、隣接する画素への誤差拡
散がなされず、原画像データの上位Ｌビットがそのまま
画像表示データとされるようにすることができる。よっ
て、一定値を適当に設定することで、このような場合に
隣接するフレームの同一画素への誤差データの加算処理
がなされないようにすることができるので、本発明に係
る画像情報処理方法が実現できる。For this reason, for example, at the time of processing at the time when the image changes sharply by the comparing means, a drive control signal is output to the information generating means, and when the drive control signal is output, the information generating means is output. Accordingly, the error diffusion to adjacent pixels is not performed, and the upper L bits of the original image data can be used as the image display data. Therefore, by appropriately setting the constant value, it is possible to prevent the error data from being added to the same pixel in the adjacent frame in such a case. realizable.
【００１５】[0015]
【実施例】以下に本発明に係る画像情報処理装置及び画
像情報処理方法の一実施例を図３〜図６を参照しながら
詳細に説明する。本発明の一実施例に係る画像情報処理
装置は、不図示の原画像データを出力する出力部と、Ｌ
ＣＤディスプレイを駆動するＬＣＤドライバとの間に設
けられており、８ビットの原画像データを圧縮して、４
ビットの画像表示用のデータとして４ビット入力のＬＣ
Ｄドライバに出力する装置である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an image information processing apparatus and an image information processing method according to the present invention will be described below in detail with reference to FIGS. An image information processing apparatus according to an embodiment of the present invention includes: an output unit that outputs original image data (not shown);
It is provided between an LCD driver for driving a CD display and compresses 8-bit original image data to generate
LC of 4-bit input as data for image display of 4 bits
This is a device that outputs to the D driver.
【００１６】このような場合、原画像データの８ビット
のうち下位４ビットは切り捨てられてしまい、上位４ビ
ットのみが画像表示用のデータとして用いられる。よっ
て、このままでは階調が２4 ＝１６階調しか得られない
ので、擬似表現によって原画像に近づける擬似階調化処
理をする必要がある。なお、ここでは、赤（Ｒ）一色の
データに関してのみ説明する。青、緑の各色について
は、同様の装置による同様の処理を並行して行っている
ため、省略する。In such a case, the lower 4 bits of the 8 bits of the original image data are truncated, and only the upper 4 bits are used as image display data. Therefore, since only 2 4 = 16 gradations can be obtained as it is, it is necessary to perform a pseudo gradation conversion process to approximate the original image by pseudo expression. Here, only the data of one color of red (R) will be described. For each color of blue and green, the same processing by the same device is performed in parallel, and thus the description is omitted.
【００１７】本発明の一実施例に係る画像情報処理装置
は、図３に示すように、第１のラッチ回路（１１），原
画像データフレームメモリ（１２），比較回路（１
３），加算回路（１４），第１のマルチプレクサ（１
５），第２のマルチプレクサ（１６），誤差データフレ
ームメモリ（１７）及び第４のラッチ回路（１８）から
なる。なお、以下で、第Ｎ番目のフレームの第ｎ番目の
画素を、「第〔Ｎ，ｎ〕の画素」と称する。As shown in FIG. 3, an image information processing apparatus according to one embodiment of the present invention comprises a first latch circuit (11), an original image data frame memory (12), and a comparison circuit (1).
3), an adder circuit (14), a first multiplexer (1
5), a second multiplexer (16), an error data frame memory (17), and a fourth latch circuit (18). Hereinafter, the n-th pixel of the N-th frame is referred to as “[N, n] -th pixel”.
【００１８】第１のラッチ回路（１１）は、入力される
８ビットの各画素の原画像データ（ＳＤ）を一旦保持
し、ドットクロック（ＤＫ）に基づいて原画像データフ
レームメモリ（１２），比較回路（１３）及び加算回路
（１４）に出力するための回路である。原画像データフ
レームメモリ（１２）は、例えば第〔Ｎ，ｎ〕の画素を
処理するときに、第〔Ｎ，ｎ〕の画素の原画像データ
（ＳＤ）と、第〔Ｎ−１，ｎ〕の画素の原画像データ
（ＳＤ）とを比較するために、第〔Ｎ−１，ｎ〕の画素
の原画像データ（ＳＤ）を１画素間保持し、比較回路
（１３）に出力する回路である。The first latch circuit (11) temporarily holds the input 8-bit original image data (SD) of each pixel, and based on the dot clock (DK), stores the original image data frame memory (12), This is a circuit for outputting to the comparison circuit (13) and the addition circuit (14). For example, when processing the [N, n] pixel, the original image data frame memory (12) stores the original image data (SD) of the [N, n] pixel and the [N-1, n] pixel. In order to compare with the original image data (SD) of the pixel No. 1, the original image data (SD) of the [N-1, n] pixel is held for one pixel and output to the comparison circuit (13). is there.
【００１９】比較回路（１３）は、第２のラッチ回路
（１２）から出力される第〔Ｎ−１，ｎ〕の画素の原画
像データ（ＳＤ）と、第〔Ｎ，ｎ〕の画素の原画像デー
タ（ＳＤ）との差分をとり、該差分が、予め設定されて
いる閾値を超えた場合には第２のマルチプレクサ（１
６）に駆動制御信号（ＤＳ）を出力するものである。加
算回路（１４）は、誤差データフレームメモリ（１７）
から読み出される４ビットのフレーム間誤差データ（Ｅ
Ｂ）と、第１のラッチ回路（１１）から出力される８ビ
ットの原画像データ（ＳＤ）とを加算して、８ビットの
補正画像データ（ＨＤ）を作成し、第１のマルチプレク
サ（１５）に出力するものである。又、第１のマルチプ
レクサ（１５）は、８ビットの補正画像データ（ＨＤ）
を第２のマルチプレクサ（１６）に出力するものであ
る。The comparison circuit (13) outputs the original image data (SD) of the [N-1, n] pixel output from the second latch circuit (12) and the (N, n) pixel of the [N, n] pixel. A difference from the original image data (SD) is obtained, and when the difference exceeds a preset threshold, the second multiplexer (1
6) outputs a drive control signal (DS). The adding circuit (14) includes an error data frame memory (17)
4 bit inter-frame error data (E
B) and 8-bit original image data (SD) output from the first latch circuit (11) to generate 8-bit corrected image data (HD), and the first multiplexer (15) ). Further, the first multiplexer (15) is provided with 8-bit corrected image data (HD)
To the second multiplexer (16).
【００２０】第２のマルチプレクサ（１６）は、比較回
路（１３）から出力される駆動制御信号（ＤＳ）に基づ
いて、第１のマルチプレクサ（１５）から入力される８
ビットの補正画像データ（ＨＤ）と、第１のラッチ回路
（１１）から入力される８ビットの原画像データ（Ｓ
Ｄ）とのいずれかに基づいて、４ビットのフレーム間誤
差データ（ＥＢ）と４ビットの画像表示データ（ＧＤ）
とを生成して、誤差データフレームメモリ（１７）と第
４のラッチ回路（１８）とにそれぞれ出力するものであ
る。The second multiplexer (16) receives an input from the first multiplexer (15) based on the drive control signal (DS) output from the comparison circuit (13).
Bit corrected image data (HD) and 8-bit original image data (S) input from the first latch circuit (11).
D), 4-bit inter-frame error data (EB) and 4-bit image display data (GD)
Is generated and output to the error data frame memory (17) and the fourth latch circuit (18), respectively.
【００２１】誤差データフレームメモリ（１７）は、フ
レーム間誤差データ（ＥＢ）を一フレーム期間保持して
加算回路（１４）に出力するものである。第４のラッチ
回路（１８）は、ドットクロック（ＤＫ）に基づいて画
像表示データ（ＧＤ）を不図示のＬＣＤドライバに出力
するものである。以上説明したように、本発明の実施例
に係る画像情報処理装置によれば、加算回路（１４）
と、第２のマルチプレクサ（１６）と、原画像データフ
レームメモリ（１２）と、比較回路（１３）とを具備し
ている。The error data frame memory (17) holds the inter-frame error data (EB) for one frame period and outputs it to the adder circuit (14). The fourth latch circuit (18) outputs image display data (GD) to an LCD driver (not shown) based on the dot clock (DK). As described above, according to the image information processing apparatus of the embodiment of the present invention, the adding circuit (14)
, A second multiplexer (16), an original image data frame memory (12), and a comparison circuit (13).
【００２２】例えば、原画像データフレームメモリ（１
２）によって、第〔Ｎ，ｎ〕の画素の処理の際に、第
〔Ｎ−１，ｎ〕の画素の原画像データ（ＳＤ）が一時保
持されて比較回路（１３）に出力され、加算回路（１
４）によって第〔Ｎ−１，ｎ〕の画素のフレーム間誤差
データ（ＥＢ）が、第〔Ｎ，ｎ〕の画素の原画像データ
（ＳＤ）に加算処理され、８ビットの第〔Ｎ，ｎ〕の画
素の補正画像データ（ＨＤ）が作成されて、第２のマル
チプレクサ（１６）に出力され、比較回路（１３）によ
って第〔Ｎ−１，ｎ〕の画素の原画像データ（ＳＤ）
と、第〔Ｎ，ｎ〕の画素の原画像データ（ＳＤ）との差
分がとられ、該差分が、一定値を越えた場合には、駆動
制御信号（ＤＳ）が第２のマルチプレクサ（１６）に出
力され、一定値を越えない場合には、駆動制御信号（Ｄ
Ｓ）が出力されない。ここで、第２のマルチプレクサ
（１６）に駆動制御信号（ＤＳ）が入力されると、フレ
ーム間の誤差拡散がなされず、第〔Ｎ，ｎ〕の画素の原
画像データ（ＳＤ）の上位４ビットが第〔Ｎ，ｎ〕の画
素の画像表示データ（ＧＤ）とされ、下位４ビットが第
〔Ｎ，ｎ〕の画素のフレーム間誤差データ（ＥＢ）とさ
れ、駆動制御信号（ＤＳ）が入力されないときには、誤
差拡散の結果である第〔Ｎ，ｎ〕の画素の補正画像デー
タ（ＨＤ）の上位４ビットが第〔Ｎ，ｎ〕の画素の画像
表示データ（ＧＤ）とされ、下位４ビットが第〔Ｎ，
ｎ〕の画素のフレーム間誤差データ（ＥＢ）とされる。For example, the original image data frame memory (1
According to 2), during the processing of the [N, n] -th pixel, the original image data (SD) of the [N-1, n] -th pixel is temporarily held, output to the comparison circuit (13), and added. Circuit (1
According to 4), the inter-frame error data (EB) of the [N-1, n] pixel is added to the original image data (SD) of the [N, n] pixel, and the 8-bit [N, n] pixel is processed. The corrected image data (HD) of the pixel [n] is generated and output to the second multiplexer (16), and the original image data (SD) of the pixel [N-1, n] is output by the comparison circuit (13).
And the difference between the original image data (SD) of the [N, n] th pixel and the original image data (SD). If the difference exceeds a predetermined value, the drive control signal (DS) is supplied to the second multiplexer (16). ), And if it does not exceed a certain value, the drive control signal (D
S) is not output. Here, when the drive control signal (DS) is input to the second multiplexer (16), the error diffusion between the frames is not performed, and the upper 4 bits of the original image data (SD) of the [N, n] pixel are not transmitted. The bits are used as the image display data (GD) of the [N, n] pixel, the lower 4 bits are used as the inter-frame error data (EB) of the [N, n] pixel, and the drive control signal (DS) is used. When not input, the upper 4 bits of the corrected image data (HD) of the [N, n] pixel, which is the result of error diffusion, are used as the image display data (GD) of the [N, n] pixel, and the lower 4 bits. If the bit is [N,
n] of the pixel.
【００２３】このため、一定値を適当に設定すること
で、画像が急峻に変化する部分では隣接する画素の原画
像データ（ＳＤ）とフレーム間誤差データ（ＥＢ）との
加算処理をしないようにすることが可能になるので、本
発明の実施例に係る画像情報処理方法が実現できる。以
下で、本発明の実施例に係る画像情報処理方法について
当該装置の動作を補足しながら説明する。図４〜図６
は、本実施例に係る画像情報処理方法を説明するフロー
チャートである。For this reason, by appropriately setting a constant value, the addition processing of the original image data (SD) and the inter-frame error data (EB) of the adjacent pixels is not performed in a portion where the image changes sharply. Therefore, the image information processing method according to the embodiment of the present invention can be realized. Hereinafter, an image information processing method according to an embodiment of the present invention will be described while supplementing the operation of the device. 4 to 6
5 is a flowchart illustrating an image information processing method according to the present embodiment.
【００２４】まず、図４のステップＰ１で、第１番目の
フレームの第１の画素である第〔１，１〕の画素に対応
する８ビットの第〔１，１〕の原画像データ（ＳＤ）を
保持する。このとき、第〔１，１〕の原画像データ（Ｓ
Ｄ）が第１のラッチ回路（１１）を介して原画像データ
フレームメモリ（１２）に入力され、保持される。First, in step P1 of FIG. 4, 8-bit [1,1] original image data (SD) corresponding to the [1,1] pixel which is the first pixel of the first frame. ) Hold. At this time, the first [1, 1] original image data (S
D) is input to the original image data frame memory (12) via the first latch circuit (11) and is held.
【００２５】次に、ステップＰ２で、第〔１，１〕の原
画像データ（ＳＤ）の上位４ビットを第〔１，１〕の画
素に対応する第〔１，１〕の画像表示データ（ＧＤ）と
し、下位４ビットを第〔１，１〕の画素に対応する第
〔１，１〕のフレーム間誤差データ（ＥＢ）として保持
する。このとき、第１のラッチ回路（１１）から第２の
マルチプレクサ（１６）に第〔１，１〕の原画像データ
（ＳＤ）が出力され、該第２のマルチプレクサ（１６）
によって、８ビットの原画像データ（ＳＤ）が上位４ビ
ットと下位４ビットに分割される。このうち、上位４ビ
ットが第〔１，１〕の画像表示データ（ＧＤ）として第
４のラッチ回路（１８）に出力され、ドットクロック
（ＤＫ）（例えば２５ＭＨZ)に同期して不図示のＬＣＤ
ドライバに出力される。一方、下位４ビットは第〔１，
１〕のフレーム間誤差データ（ＥＢ）として誤差データ
フレームメモリ（１７）に出力され、保持される。Next, in step P2, the upper four bits of the [1,1] -th original image data (SD) are converted to the [1,1] -th image display data (SD) corresponding to the [1,1] -th pixel. GD), and the lower 4 bits are held as the [1,1] inter-frame error data (EB) corresponding to the [1,1] pixel. At this time, the [1,1] -th original image data (SD) is output from the first latch circuit (11) to the second multiplexer (16), and the second multiplexer (16)
Thus, the 8-bit original image data (SD) is divided into upper 4 bits and lower 4 bits. Of these, the upper 4 bits are output to the fourth latch circuit (18) as the [1,1] image display data (GD), and are synchronized with the dot clock (DK) (for example, 25 MHz) and an LCD (not shown).
Output to the driver. On the other hand, the lower 4 bits are [1,
1] is output to and stored in the error data frame memory (17) as the inter-frame error data (EB).
【００２６】次いで、ステップＰ３で、ｎ＝２なる初期
条件の設定処理をする。次に、ステップＰ４で、第
〔１，ｎ〕の画素の原画像データ（ＳＤ）を保持する。
このとき、第〔１，ｎ〕の原画像データ（ＳＤ）が第１
のラッチ回路（１１）を介して原画像データフレームメ
モリ（１２）に入力され、保持される。Next, in step P3, a process of setting an initial condition of n = 2 is performed. Next, in Step P4, the original image data (SD) of the [1, n] pixel is held.
At this time, the first [1, n] original image data (SD) is
Is input to the original image data frame memory (12) via the latch circuit (11) and is retained.
【００２７】次いで、ステップＰ５で、第〔１，ｎ〕の
原画像データ（ＳＤ）の上位４ビットを第〔１，ｎ〕の
画像表示データ（ＧＤ）とし、下位４ビットを第〔１，
ｎ〕のフレーム間誤差データ（ＥＢ）とする。このと
き、第１のラッチ回路（１１）から第２のマルチプレク
サ（１６）に第〔１，ｎ〕の原画像データ（ＳＤ）が出
力され、該第２のマルチプレクサ（１６）によって、８
ビットの原画像データ（ＳＤ）が上位４ビットと下位４
ビットに分割される。このうち、上位４ビットが第
〔１，ｎ〕の画像表示データ（ＧＤ）として第４のラッ
チ回路（１８）に出力され、ドットクロック（ＤＫ）に
同期して不図示のＬＣＤドライバに出力される。一方、
下位４ビットは第〔１，ｎ〕のフレーム間誤差データ
（ＥＢ）として誤差データフレームメモリ（１７）に出
力され、保持される。Next, in step P5, the upper four bits of the [1, n] -th original image data (SD) are set as the [1, n] -th image display data (GD), and the lower four bits are set as the [1,1] -th.
n] is the inter-frame error data (EB). At this time, the [1, n] -th original image data (SD) is output from the first latch circuit (11) to the second multiplexer (16).
Bit original image data (SD) is composed of upper 4 bits and lower 4 bits
Divided into bits. Of these, the upper four bits are output to the fourth latch circuit (18) as the [1, n] image display data (GD), and output to an LCD driver (not shown) in synchronization with the dot clock (DK). You. on the other hand,
The lower 4 bits are output to and held in the error data frame memory (17) as the [1, n] -th inter-frame error data (EB).
【００２８】なお、初期条件でｎ＝２と設定しているの
で、最初は第〔１，２〕の画像表示データ（ＧＤ）と、
第〔１，２〕のフレーム間誤差データ（ＥＢ）が得られ
ることになる。次に、ステップＰ６で、ｎに１を加算処
理する。次いで、ステップＰ７で、第１フレームの処理
が終了したかどうかの判定処理を行う。終了した場合
（Ｙｅｓ）は、ステップＰ８に移行し、終了していない
場合（Ｎｏ）は、ステップＰ４に戻って再度上記処理を
繰り返す。Since n = 2 is set in the initial condition, the first [1,2] image display data (GD)
The [1,2] -th inter-frame error data (EB) is obtained. Next, in step P6, 1 is added to n. Next, in step P7, a process of determining whether or not the process of the first frame has been completed is performed. If completed (Yes), the process proceeds to Step P8, and if not completed (No), the process returns to Step P4 to repeat the above process again.
【００２９】次に、図５のフローチャートのステップＰ
８で、Ｎ＝２，ｎ＝１なる初期条件の設定処理をする。
次いで、ステップＰ９で、第〔Ｎ，ｎ〕の原画像データ
（ＳＤ）を保持する。このとき、第〔Ｎ，ｎ〕の原画像
データ（ＳＤ）が第１のラッチ回路（１１）を介して原
画像データフレームメモリ（１２）に入力され、保持さ
れる。Next, step P in the flowchart of FIG.
In step 8, a process for setting initial conditions of N = 2 and n = 1 is performed.
Next, in step P9, the [N, n] -th original image data (SD) is held. At this time, the [N, n] -th original image data (SD) is input to the original image data frame memory (12) via the first latch circuit (11) and held.
【００３０】次に、ステップＰ１０で、第〔Ｎ，ｎ〕の
原画像データ（ＳＤ）と、第〔Ｎ−１，ｎ〕の原画像デ
ータ（ＳＤ）との差分をとり、該差分が一定値を超えた
かどうかの判定処理を行う。該差分が一定値を超えた場
合（Ｙｅｓ）は、ステップＰ１１に移行し、一定値を超
えない場合（Ｎｏ）は、ステップＰ１２に移行する。な
お、初期条件でＮ＝２，ｎ＝１としているので、最初は
第〔２，１〕の原画像データと第〔１，１〕の原画像デ
ータとの差分がとられることになる。Next, in step P10, the difference between the [N, n] -th original image data (SD) and the [N-1, n] -th original image data (SD) is calculated, and the difference is fixed. Performs processing to determine whether the value has been exceeded. When the difference exceeds a certain value (Yes), the process proceeds to Step P11. When the difference does not exceed the certain value (No), the process proceeds to Step P12. Since N = 2 and n = 1 in the initial condition, the difference between the [2,1] original image data and the [1,1] original image data is initially obtained.
【００３１】このとき、第１のラッチ回路（１１）から
第〔Ｎ，ｎ〕の原画像データ（ＳＤ）が、原画像データ
フレームメモリ（１２）から第〔Ｎ−１，ｎ〕の原画像
データ（ＳＤ）が、それぞれ比較回路（１３）に入力さ
れ、該比較回路（１３）によって両者の差分がとられ、
該比較回路（１３）の内部に予め設定されている閾値と
比較される。もし、該差分が閾値を超えた場合は第２の
マルチプレクサ（１６）に駆動制御信号（ＤＳ）が出力
される。差分が閾値を超えない場合は駆動制御信号（Ｄ
Ｓ）は出力されない。At this time, the [N, n] -th original image data (SD) is transferred from the first latch circuit (11) to the [N-1, n] -th original image data from the original image data frame memory (12). The data (SD) is input to a comparison circuit (13), and the difference between the two is calculated by the comparison circuit (13).
The value is compared with a threshold value preset in the comparison circuit (13). If the difference exceeds the threshold, a drive control signal (DS) is output to the second multiplexer (16). If the difference does not exceed the threshold, the drive control signal (D
S) is not output.
【００３２】次いで、ステップＰ１１で、第〔Ｎ，ｎ〕
の原画像データ（ＳＤ）の上位４ビットを第〔Ｎ，ｎ〕
の画像表示データ（ＧＤ）とし、下位４ビットを第
〔Ｎ，ｎ〕のフレーム間誤差データ（ＥＢ）として保持
する。このとき、駆動制御信号（ＤＳ）が第２のマルチ
プレクサ（１６）に入力されることにより、該第２のマ
ルチプレクサ（１６）によって第〔Ｎ，ｎ〕の原画像デ
ータ（ＳＤ）が選択され、該第〔Ｎ，ｎ〕の原画像デー
タ（ＳＤ）の上位４ビットが第〔Ｎ，ｎ〕の画像表示デ
ータ（ＧＤ）として第４のラッチ回路（１８）に出力さ
れ、ドットクロック（ＤＫ）に同期して不図示のＬＣＤ
ドライバに出力される。一方、下位４ビットは第〔Ｎ，
ｎ〕のフレーム間誤差データ（ＥＢ）として誤差データ
フレームメモリ（１７）に出力され、保持される。Next, at step P11, the [N, n]
The upper 4 bits of the original image data (SD) of [N, n]
, And the lower 4 bits are held as the [N, n] -th inter-frame error data (EB). At this time, when the drive control signal (DS) is input to the second multiplexer (16), the [N, n] -th original image data (SD) is selected by the second multiplexer (16), The upper 4 bits of the [N, n] original image data (SD) are output to the fourth latch circuit (18) as the [N, n] image display data (GD), and the dot clock (DK) LCD not shown in synchronization with
Output to the driver. On the other hand, the lower 4 bits are [N,
n] is output to and stored in the error data frame memory (17) as the inter-frame error data (EB).
【００３３】次に、ステップＰ１２で、第〔Ｎ，ｎ〕の
原画像データ（ＳＤ）と、第〔Ｎ−１，ｎ〕のフレーム
間誤差データ（ＥＢ）とを加算して、第〔Ｎ，ｎ〕の補
正画像データ（ＨＤ）を作成し、第〔Ｎ，ｎ〕の補正画
像データ（ＨＤ）の上位４ビットを第〔Ｎ，ｎ〕の画像
表示データ（ＧＤ）とし、下位４ビットを第〔Ｎ，ｎ〕
のフレーム間誤差データ（ＥＢ）として保持する。Next, in step P12, the [N, n] -th original image data (SD) and the [N-1, n] -th inter-frame error data (EB) are added, and the [N, n] -th inter-frame error data (EB) is added. , N] corrected image data (HD), the upper 4 bits of the [N, n] th corrected image data (HD) are used as the [N, n] image display data (GD), and the lower 4 bits To the [N, n]
As the inter-frame error data (EB).
【００３４】このとき、第１のラッチ回路（１１）から
８ビットの第〔Ｎ，ｎ〕の原画像データ（ＳＤ）が、誤
差データフレームメモリ（１７）から４ビットの第〔Ｎ
−１，ｎ〕のフレーム間誤差データ（ＥＢ）が、それぞ
れ加算回路（１４）に入力され、両者が加算回路（１
４）によって加算され、８ビットの第〔Ｎ，ｎ〕の補正
画像データ（ＨＤ）が作成処理され、第２のマルチプレ
クサ（１６）に出力される。At this time, the 8-bit [N, n] original image data (SD) from the first latch circuit (11) is transferred from the error data frame memory (17) to the 4-bit [N, n].
−1, n] is input to the adder circuit (14), and both are input to the adder circuit (1).
4), the 8-bit [N, n] corrected image data (HD) is created, and output to the second multiplexer (16).
【００３５】この際に、比較回路（１３）から駆動制御
信号（ＤＳ）は出力されていないので、第２のマルチプ
レクサ（１６）によって、８ビットの第〔Ｎ，ｎ〕の補
正画像データ（ＨＤ）の上位４ビットが第４のラッチ回
路（１８）に選択出力され、ドットクロック（ＤＫ）に
同期して不図示のＬＣＤドライバに出力される。一方、
下位４ビットは第〔Ｎ，ｎ〕のフレーム間誤差データ
（ＥＢ）として誤差データフレームメモリ（１７）に選
択出力され、保持される。At this time, since the drive control signal (DS) is not output from the comparison circuit (13), the 8-bit [N, n] corrected image data (HD) is output by the second multiplexer (16). ) Are selectively output to the fourth latch circuit (18) and output to an LCD driver (not shown) in synchronization with the dot clock (DK). on the other hand,
The lower 4 bits are selectively output to and stored in the error data frame memory (17) as the [N, n] -th inter-frame error data (EB).
【００３６】なお、加算回路（１４）の加算処理による
桁上げの結果、加算回路（１４）から出力されるデータ
が“００００ＸＸＸＸ”となり、本来の画像データと異
なった値になるので、加算回路（１４）から出力される
キャリ信号に基づいて、第１のマルチプレクサ（１５）
から８ビットの“１１１１１１１１”が出力される。次
いで、図６のフローチャートのステップＰ１３で、ｎに
１を加算処理する。As a result of the carry by the addition processing of the addition circuit (14), the data output from the addition circuit (14) becomes "0000XXXX", which is a value different from the original image data. 14) a first multiplexer (15) based on the carry signal output from
Output 8-bit "11111111". Next, in Step P13 of the flowchart in FIG. 6, 1 is added to n.
【００３７】次いで、ステップＰ１４で、第Ｎフレーム
の処理が終了したかどうかの判定処理を行う。終了した
場合（Ｙｅｓ）は、ステップＰ１５に移行し、終了して
いない場合（Ｎｏ）は、ステップＰ９に戻って再度上記
処理を繰り返す。次に、ステップＰ１５でＮに１を加算
処理する。次いで、ステップＰ１６で全部の処理が終了
したかどうかの判定処理を行う。処理が終了した場合
（Ｙｅｓ）は、終了し、終了していない場合（Ｎｏ）
は、ステップＰ９に戻って再度上記処理を繰り返す。Next, in step P14, a process for determining whether or not the process for the N-th frame has been completed is performed. If completed (Yes), the process proceeds to Step P15, and if not completed (No), the process returns to Step P9 and repeats the above processing. Next, 1 is added to N in step P15. Next, in step P16, a determination process is performed to determine whether or not all the processes have been completed. If the processing is completed (Yes), the processing is completed, and if the processing is not completed (No)
Returns to Step P9 and repeats the above processing again.
【００３８】このようにして、上記の処理を繰り返すこ
とにより、第〔１，１〕の画素、第〔１，２〕の画素、
第〔１，３〕の画素…、第〔１，ｎ〕の画素、第〔２，
１〕の画素、第〔２，２〕の画素…、第〔２，ｎ〕の画
素、第〔３，１〕の画素、第〔３，２〕の画素、……、
第〔Ｎ，１〕の画素、第〔Ｎ，２〕の画素、…、第
〔Ｎ，ｎ〕の画素、…と順次画素ごとの情報処理をする
ことができる。In this way, by repeating the above processing, the [1,1] pixel, the [1,2] pixel,
Pixel [1,3], pixel [1, n], pixel [2,
1] pixel, [2,2] pixel..., [2, n] pixel, [3,1] pixel, [3,2] pixel,.
.., The [N, n] pixel,..., The [N, n] pixel,.
【００３９】以上説明したように、本発明の実施例に係
る画像情報処理方法によれば、図５のフローチャートの
ステップＰ１０〜Ｐ１２に示すように、第〔Ｎ，ｎ〕の
原画像データ（ＳＤ）と、第〔Ｎ−１，ｎ〕の原画像デ
ータ（ＳＤ）との差分をとり、該差分が一定値を超えた
場合は、第〔Ｎ，ｎ〕の原画像データ（ＳＤ）と、第
〔Ｎ−１，ｎ〕のフレーム間誤差データ（ＥＢ）の加算
処理を行わずに、第〔Ｎ，ｎ〕の原画像データ（ＳＤ）
の上位４ビットをそのまま第〔Ｎ，ｎ〕の画像表示デー
タ（ＧＤ）とし、下位４ビットを第〔Ｎ，ｎ〕のフレー
ム間誤差データ（ＥＢ）として保持している。As described above, according to the image information processing method according to the embodiment of the present invention, as shown in steps P10 to P12 of the flowchart of FIG. 5, the [N, n] th original image data (SD ) And the [N-1, n] -th original image data (SD), and when the difference exceeds a certain value, the [N, n] -th original image data (SD) The [N, n] -th original image data (SD) without adding the [N-1, n] -th inter-frame error data (EB)
Are stored as the [N, n] th image display data (GD), and the lower 4 bits are held as the [N, n] -th inter-frame error data (EB).
【００４０】このため、画像が急峻に変化する時点での
２フレーム間では、各フレームの二画素の原画像データ
の差が大きいので、隣接するフレームの同一画素への誤
差データの加算処理がなされない。よって、画像が急峻
に変化する時点での２フレーム間の画素の輝度の差が少
なくなることによって生じる残像の発生や、瞬間的な画
像のぼけを防止することが可能になり、特に動画におい
て、原画像により近い画像を表示することが可能にな
る。For this reason, between the two frames at the time when the image changes sharply, the difference between the original image data of the two pixels in each frame is large, so that the error data is not added to the same pixel in the adjacent frame. Not done. Therefore, it is possible to prevent the occurrence of an afterimage caused by a decrease in the luminance difference between the two frames at the time when the image changes sharply and the instantaneous blurring of the image. An image closer to the original image can be displayed.
【００４１】なお、本実施例において、記憶保持手段の
一例として原画像データフレームメモリ（１２）を、比
較手段の一例として比較回路（１３）を、加算手段の一
例として加算回路（１４）を、情報生成手段の一例とし
て第２のマルチプレクサ（１６）を、それぞれ用いてい
るが、本発明の構成はそれに限らない。また、本実施例
では、８ビット入力−４ビット出力の装置について説明
しているが、それに限らず、例えば８ビット入力−３ビ
ット出力の装置や、従来例で示したような６ビット入力
−３ビット出力の装置などにも適用可能である。In this embodiment, the original image data frame memory (12) is used as an example of the storage and holding means, the comparison circuit (13) is used as an example of the comparison means, and the addition circuit (14) is used as an example of the addition means. Each of the second multiplexers (16) is used as an example of the information generating means, but the configuration of the present invention is not limited thereto. In this embodiment, an 8-bit input / 4-bit output device has been described. However, the present invention is not limited to this. For example, an 8-bit input / 3-bit output device or a 6-bit input-output device as shown in the conventional example. The present invention is also applicable to a device that outputs three bits.
【００４２】[0042]
【発明の効果】以上説明したように、本発明に係る画像
情報処理方法によれば、Ｎ番目のフレームの原画像デー
タと、Ｎ番目のフレームの画素と同一位置の（Ｎ−１）
番目のフレームの画素の原画像データとの差分をとり、
該差分が一定値を越えた場合には、Ｎ番目のフレームの
原画像データと、Ｎ番目のフレームの画素と同一位置の
（Ｎ−１）番目のフレームの画素に対応する誤差成分デ
ータとの加算処理を行わずに、Ｎ番目のフレームの原画
像データの上位ＬビットをＮ番目のフレームの画像表示
データとしている。As described above, according to the image information processing method of the present invention, the original image data of the Nth frame and (N-1) at the same position as the pixels of the Nth frame
Take the difference with the original image data of the pixel of the th frame,
When the difference exceeds a certain value, the difference between the original image data of the Nth frame and the error component data corresponding to the pixel of the (N-1) th frame at the same position as the pixel of the Nth frame is obtained. Without performing the addition processing, the upper L bits of the original image data of the Nth frame are used as the image display data of the Nth frame.
【００４３】このため、画像が急峻に変化する時点での
２フレーム間の画素の輝度の差が少なくなることによっ
て生じる残像の発生や、画像のぼけを防止することが可
能になり、特に動画において、原画像により近い画像を
表示することが可能になる。さらに、本発明に係る画像
情報処理装置によれば、加算手段と、情報生成手段と、
記憶保持手段と、比較手段とを具備している。For this reason, it is possible to prevent the occurrence of an afterimage and the blurring of an image caused by a decrease in the luminance difference between the two frames at the time when the image changes sharply. Thus, an image closer to the original image can be displayed. Further, according to the image information processing apparatus according to the present invention, an adding unit, an information generating unit,
It has a memory holding means and a comparing means.
【００４４】このため、比較手段によって、画像が急峻
に変化する時点での処理の際は、情報生成手段に駆動制
御信号が出力され、該駆動制御信号が出力されると、情
報生成手段によって、隣接する画素への誤差拡散がなさ
れず、原画像データの上位Ｌビットがそのまま画像表示
データとされるようにすることができる。よって、一定
値を適当に設定することで、このような場合に隣接する
フレームの同一画素への誤差データの加算処理がなされ
ないようにすることが可能になるので、本発明に係る画
像情報処理方法が実現できる。For this reason, at the time of processing when the image changes sharply by the comparing means, a drive control signal is output to the information generating means, and when the drive control signal is output, the information generating means outputs The error diffusion to adjacent pixels is not performed, and the upper L bits of the original image data can be directly used as the image display data. Therefore, by appropriately setting the constant value, it becomes possible to prevent the error data from being added to the same pixel in the adjacent frame in such a case. The method can be realized.
【図１】本発明に係る画像情報処理方法の原理を説明す
るフローチャートである。FIG. 1 is a flowchart illustrating the principle of an image information processing method according to the present invention.
【図２】本発明に係る画像情報処理装置の原理図であ
る。FIG. 2 is a principle diagram of an image information processing apparatus according to the present invention.
【図３】本発明の実施例に係る画像情報処理装置の構成
図である。FIG. 3 is a configuration diagram of an image information processing apparatus according to an embodiment of the present invention.
【図４】本発明の実施例に係る画像情報処理方法を説明
する第１のフローチャートである。FIG. 4 is a first flowchart illustrating an image information processing method according to an embodiment of the present invention.
【図５】本発明の実施例に係る画像情報処理方法を説明
する第２のフローチャートである。FIG. 5 is a second flowchart illustrating the image information processing method according to the embodiment of the present invention.
【図６】本発明の実施例に係る画像情報処理方法を説明
する第３のフローチャートである。FIG. 6 is a third flowchart illustrating the image information processing method according to the embodiment of the present invention.
【図７】従来例に係る画像情報処理装置の構成図であ
る。FIG. 7 is a configuration diagram of an image information processing apparatus according to a conventional example.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 和彦 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 清水 真 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/00 520 G06T 5/00 G09G 3/36 G09G 5/10 H04N 5/66 102──────────────────────────────────────────────────続 き Continuing on the front page (72) Kazuhiko Moriwaki 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Makoto Shimizu 2--18-18 Keihanhondori, Moriguchi-shi, Osaka (72) Inventor Hisao Uehara 2-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (58) Field surveyed (Int. Cl. 6 , DB name) G09G 5/00 520 G06T 5/00 G09G 3/36 G09G 5/10 H04N 5/66 102
Claims (2)
ビットよりも少ないビット数であるＬビットの画像表示
データを生成する画像情報処理方法であって、 Ｎ番目（Ｎは２以上の自然数）のフレームの画素の原画
像データに、前記Ｎ番目のフレームの画素と同一位置の
（Ｎ−１）番目のフレームの画素に対応する誤差成分デ
ータを加算処理し、 前記加算処理の結果であるＰビットのデータのうち、上
位ＬビットをＮ番目のフレームの画素の画像表示データ
とし、残余の下位ビットのデータのうち、少なくとも１
ビットをＮ番目のフレームの画素の誤差成分データとし
て保持する画像情報処理方法において、 前記Ｎ番目のフレームの原画像データと、前記Ｎ番目の
フレームの画素と同一位置の（Ｎ−１）番目のフレーム
の画素の原画像データとの差分をとり、該差分が一定値
を越えた場合には、前記Ｎ番目のフレームの原画像デー
タと、前記Ｎ番目のフレームの画素と同一位置の（Ｎ−
１）番目のフレームの画素に対応する誤差成分データと
の加算処理を行わずに、前記Ｎ番目のフレームの原画像
データの上位Ｌビットを前記Ｎ番目のフレームの画像表
示データとすることを特徴とする画像情報処理方法。1. Based on P-bit original image data, P
An image information processing method for generating L-bit image display data having a smaller number of bits than bits, wherein the N-th (N is a natural number of 2 or more) original image data of pixels of the N-th frame Addition processing is performed on the error component data corresponding to the pixel of the (N-1) th frame at the same position as the pixel of the Nth frame of the Nth frame. Pixel display data, at least one of the remaining lower bit data
An image information processing method for storing bits as error component data of pixels of an N-th frame, comprising: an original image data of the N-th frame and an (N−1) -th pixel at the same position as the pixel of the N-th frame. The difference between the original image data of the pixel of the frame and the original image data of the N-th frame is determined when the difference exceeds a certain value.
1) The upper L bits of the original image data of the Nth frame are used as the image display data of the Nth frame without performing the addition processing with the error component data corresponding to the pixels of the Nth frame. Image information processing method.
ビットよりも少ないビット数であるＬビットの画像表示
データを生成する画像情報処理装置であって、 Ｎ番目（Ｎは２以上の自然数）のフレームの画素の原画
像データに、前記Ｎ番目のフレームの画素と同一位置の
（Ｎ−１）番目のフレームの画素に対応する誤差成分デ
ータを加算処理してＰビットのデータを作成し、情報生
成手段に出力する加算手段と、 駆動制御信号に基づいて、前記加算処理結果であるＰビ
ットのデータ又はＮ番目のフレームの画素の原画像デー
タの上位Ｌビットを、前記Ｎ番目のフレームの画素の画
像表示データとして出力する情報生成手段と、 前記（Ｎ−１）番目のフレームの画素の原画像データを
一フレーム期間保持して比較手段に出力する記憶保持手
段と、 前記（Ｎ−１）番目のフレームの画素の原画像データ
と、前記Ｎ番目のフレームの画素の原画像データとの差
分をとり、該差分が一定値を越えた場合には、前記駆動
制御信号を前記情報生成手段に出力し、一定値を越えな
い場合には、前記駆動制御信号を前記情報生成手段に出
力しない比較手段とを具備することを特徴とする画像情
報処理装置。2. Based on P-bit original image data, P
An image information processing apparatus for generating L-bit image display data having a smaller number of bits than bits, wherein the N-th frame (N is a natural number of 2 or more) is added to the N-th frame. Adding means for adding error processing data corresponding to the pixel of the (N-1) th frame at the same position as the pixel to generate P-bit data, and outputting the P-bit data to the information generating means; Information generating means for outputting the P-bit data or the upper L bits of the original image data of the pixels of the N-th frame as the image display data of the pixels of the N-th frame; A storage and holding unit for holding the original image data of the pixels of the (N-1) th frame for one frame period and outputting the same to the comparing unit; and an original image data of the pixels of the (N-1) th frame. And the difference between the original image data of the pixel of the Nth frame and the original image data. If the difference exceeds a certain value, the drive control signal is output to the information generating means, and the difference does not exceed the certain value. In a case, the image processing apparatus further comprises a comparing unit that does not output the drive control signal to the information generating unit.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4286054A JP2846780B2 (en) | 1992-10-23 | 1992-10-23 | Image information processing method and image information processing apparatus |
| US08/128,476 US5596349A (en) | 1992-09-30 | 1993-09-28 | Image information processor |
| US08/597,119 US5784040A (en) | 1992-09-30 | 1996-02-06 | Image information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4286054A JP2846780B2 (en) | 1992-10-23 | 1992-10-23 | Image information processing method and image information processing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06138857A JPH06138857A (en) | 1994-05-20 |
| JP2846780B2 true JP2846780B2 (en) | 1999-01-13 |
Family
ID=17699364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4286054A Expired - Fee Related JP2846780B2 (en) | 1992-09-30 | 1992-10-23 | Image information processing method and image information processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2846780B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4504651B2 (en) * | 2003-09-29 | 2010-07-14 | パナソニック株式会社 | Error diffusion device, error diffusion method, and display device |
| JP4770124B2 (en) * | 2004-04-16 | 2011-09-14 | パナソニック株式会社 | Image display method |
| KR100822175B1 (en) * | 2006-11-24 | 2008-04-16 | 매그나칩 반도체 유한회사 | Apparatus and method for driving display panel |
| CN104157243B (en) * | 2014-08-18 | 2017-01-25 | 成都晶砂科技有限公司 | OLED pixel difference shielding device |
-
1992
- 1992-10-23 JP JP4286054A patent/JP2846780B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06138857A (en) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3763397B2 (en) | Image processing apparatus, image display apparatus, personal computer, and image processing method | |
| JP5394305B2 (en) | Image processing device | |
| JP5153336B2 (en) | Method for reducing motion blur in a liquid crystal cell | |
| US20050225522A1 (en) | Selective use of LCD overdrive for reducing motion artifacts in an LCD device | |
| JPH11126050A (en) | Device and method for driving liquid crystal display panel | |
| JP5449404B2 (en) | Display device | |
| JP2804686B2 (en) | Image information processing method and image information processing apparatus | |
| JP2846780B2 (en) | Image information processing method and image information processing apparatus | |
| JP2902877B2 (en) | Image information processing method and image information processing apparatus | |
| JP2760714B2 (en) | Image information processing method and image information processing apparatus | |
| JP2846777B2 (en) | Image information processing method and image information processing apparatus | |
| JP2846781B2 (en) | Image information processing apparatus and image information processing method | |
| JP4910254B2 (en) | Image processing apparatus and method | |
| JPH06242754A (en) | Method and device for processing image information | |
| JP2004343560A (en) | Image processing method, image processor, and liquid crystal display device using them | |
| JP2536403B2 (en) | Liquid crystal drive | |
| JP3272058B2 (en) | Image information processing apparatus and image information processing method | |
| JP3048771B2 (en) | Image information processing apparatus and image information processing method | |
| JP2001117528A (en) | Picture display device | |
| US11676525B1 (en) | Display pixel design and control for lower power and higher bit depth | |
| JP3172450B2 (en) | Image information processing device | |
| JP4369837B2 (en) | Image processing apparatus and image display apparatus having the same | |
| KR20040085494A (en) | Method for Driving an LCD | |
| JPH0954571A (en) | Gradation controller | |
| JP2001075521A (en) | Error spread processing method of display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |