JP2845054B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2845054B2
JP2845054B2 JP26569692A JP26569692A JP2845054B2 JP 2845054 B2 JP2845054 B2 JP 2845054B2 JP 26569692 A JP26569692 A JP 26569692A JP 26569692 A JP26569692 A JP 26569692A JP 2845054 B2 JP2845054 B2 JP 2845054B2
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
layer
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26569692A
Other languages
Japanese (ja)
Other versions
JPH06120166A (en
Inventor
松倫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP26569692A priority Critical patent/JP2845054B2/en
Publication of JPH06120166A publication Critical patent/JPH06120166A/en
Application granted granted Critical
Publication of JP2845054B2 publication Critical patent/JP2845054B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板に形成された半導体装置の配線の
形成方法を関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a wiring of a semiconductor device formed on a semiconductor substrate.

【0002】[0002]

【従来の技術】従来、半導体装置においては図3に示す
様に、その半導体素子間を電気的に結線する為に、所定
の膜厚に形成されたAl薄膜パターニング時の光の反射
防止膜としてのTiN膜とAl薄膜及びAl薄膜と半導
体基板との反応を抑制するTi、TiN膜とで構成され
ている。
2. Description of the Related Art Conventionally, in a semiconductor device, as shown in FIG. 3, in order to electrically connect the semiconductor elements, an anti-reflection film of light at the time of patterning an Al thin film having a predetermined film thickness is formed. And a Ti, TiN film for suppressing the reaction between the AlN thin film and the Al thin film and the semiconductor substrate.

【0003】半導体基板5上にPSG膜4がパターン形
成されており、このPSG膜4に設けたコンタクトホー
ルを介して、半導体基板5と接触する様にしてTi膜
1、TiN膜2の2層構造からなる配線が形成される
(図3(a))。その後、N2 雰囲気にて、熱処理をし
(図3(b))、Al−Si−Cu膜6を堆積させた後
(図3(c))、TiN膜7を堆積させる(図3
(d))。
A PSG film 4 is patterned on a semiconductor substrate 5, and two layers of a Ti film 1 and a TiN film 2 are brought into contact with the semiconductor substrate 5 through contact holes provided in the PSG film 4. A wiring having a structure is formed (FIG. 3A). Thereafter, a heat treatment is performed in an N 2 atmosphere (FIG. 3B), an Al—Si—Cu film 6 is deposited (FIG. 3C), and a TiN film 7 is deposited (FIG. 3).
(D)).

【0004】従来のTiN/Al−Si−Cu/TiN
/Ti膜におけるAl−Si−Cu膜下層のTiN/T
i膜は、Al−Si−Cu膜と半導体基板(コンタク
ト)との反応を抑える為に使用されていた。またAl−
Si−Cu膜上層のTiN膜は、Al−Si−Cu膜パ
ターニング時の反射防止膜として、使用されており、ま
た、最上層のTiN膜には、熱処理は行わない。
Conventional TiN / Al-Si-Cu / TiN
Of TiN / T under Al / Si-Cu film in Ti / Ti film
The i film has been used to suppress the reaction between the Al—Si—Cu film and the semiconductor substrate (contact). Al-
The TiN film on the Si-Cu film is used as an anti-reflection film at the time of patterning the Al-Si-Cu film, and the uppermost TiN film is not heat-treated.

【0005】[0005]

【発明が解決しようとする課題】従来の半導体装置の製
造方法により形成された配線では、Al−Si−Cu膜
の側壁にAl−Si−Cu上層にある未反応Tiが原因
で発生する直径約10〜100nmの微小なボイドが発
生し、配線材としてのAl−Si−Cu膜の信頼性を著
しく劣化させるという問題点があった。
In a wiring formed by a conventional method for manufacturing a semiconductor device, the diameter of the Al-Si-Cu film on the side wall due to unreacted Ti in the upper layer of the Al-Si-Cu film is reduced. There is a problem that minute voids of 10 to 100 nm are generated and the reliability of the Al—Si—Cu film as a wiring material is significantly deteriorated.

【0006】本発明の目的は、半導体基板上に形成され
た集積回路素子を接続する配線を形成するに際し、Ti
N化されていない未反応TiによるAl−Si−Cuの
側壁にボイドの発生が生ずるのを抑えられる半導体装置
の製造方法を提供することにある。
An object of the present invention is to form a wiring for connecting an integrated circuit element formed on a semiconductor substrate with Ti
It is an object of the present invention to provide a method of manufacturing a semiconductor device capable of suppressing generation of voids on Al-Si-Cu side walls due to unreacted Ti not converted into N.

【0007】[0007]

【課題を解決するための手段】本発明の第1の発明の半
導体装置の製造方法は、半導体基板上に形成された集積
回路素子を接続する配線を形成する方法において、半導
体基板上に形成された絶縁膜にコンタクトホールを形成
する工程と、前記コンタクトホールを介して半導体基板
と接するように第1層膜としてTi膜、第2層膜として
TiN膜からなる2層構造の配線を形成する工程と、2
層構造の配線の形成された半導体基板を窒素雰囲気にて
熱処理する工程と、第3層膜としてAl−Si−Cu
膜、第4層膜としてTiN膜を第2層膜上に形成する工
程と、前記4層構造の配線の形成された半導体基板を窒
素雰囲気中で熱処理する工程とを含んで構成される。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a wiring for connecting an integrated circuit element formed on a semiconductor substrate; Forming a contact hole in the formed insulating film, and forming a two-layer wiring composed of a Ti film as a first layer film and a TiN film as a second layer film so as to be in contact with the semiconductor substrate via the contact hole. And 2
Heat-treating the semiconductor substrate on which the wiring having the layered structure is formed in a nitrogen atmosphere, and forming Al-Si-Cu as the third layer film.
Forming a TiN film as a film and a fourth layer film on the second layer film; and performing a heat treatment in a nitrogen atmosphere on the semiconductor substrate on which the wiring having the four-layer structure is formed.

【0008】また、本発明の第2の発明の半導体装置の
製造方法は、半導体基板上に形成された集積回路素子を
接続する配線を形成する方法において、半導体基板上に
形成された絶縁膜にコンタクトホールを形成する工程
と、前記コンタクトホールを介して半導体基板と接する
ように第1層膜としてTi膜、第2層膜としてTiN膜
からなる2層構造の配線を形成する工程と、2層構造の
配線の形成された半導体基板を窒素雰囲気にて熱処理す
る工程と、第3層としてAl−Si−Cu膜、第4層膜
としてWSi膜を形成する工程とを有することを特徴と
して構成される。
According to a second aspect of the present invention, there is provided a method of forming a wiring for connecting an integrated circuit element formed on a semiconductor substrate. A step of forming a contact hole, a step of forming a two-layer wiring composed of a Ti film as a first layer film and a TiN film as a second layer film so as to be in contact with the semiconductor substrate via the contact hole; A semiconductor substrate on which a wiring having a structure is formed is subjected to a heat treatment in a nitrogen atmosphere, and a step of forming an Al—Si—Cu film as a third layer and a WSi film as a fourth layer film. You.

【0009】[0009]

【実施例】次に本発明について図面を参照する。図1
は、本発明の一実施例の半導体装置の製造方法を説明す
るために工程順に示した半導体基板の断面図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG.
4A to 4C are cross-sectional views of a semiconductor substrate shown in a process order for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【0010】まず、図1(a)に示すように、半導体基
板5上にPSG膜4がパターン形成されており、このP
SG膜4に設けたコンタクトホールを介して半導体基板
5と接触する様にして、Ti膜1、TiN膜2の2層構
造からなる配線を形成する。
First, as shown in FIG. 1A, a PSG film 4 is formed on a semiconductor substrate 5 by patterning.
A wiring having a two-layer structure of a Ti film 1 and a TiN film 2 is formed so as to be in contact with the semiconductor substrate 5 via a contact hole provided in the SG film 4.

【0011】その後図1(b)に示すように、N2 雰囲
気にて熱処理をする。次いで図1(c)に示すように、
Al−Si−Cu膜6を堆積させる。次に図1(d)に
示すように、TiN膜2を堆積させ、次いで、Alが溶
融しない温度にて、N2 雰囲気にて熱処理(600℃以
下、30秒以上)を行なう。
Thereafter, as shown in FIG. 1B, a heat treatment is performed in an N 2 atmosphere. Then, as shown in FIG.
An Al—Si—Cu film 6 is deposited. Next, as shown in FIG. 1D, a TiN film 2 is deposited, and then a heat treatment (at 600 ° C. or lower for 30 seconds or more) is performed in an N 2 atmosphere at a temperature at which Al does not melt.

【0012】上述した本実施例1では、4層のTiN膜
を堆積した後、従来では実施していなかったN2 雰囲気
での熱処理を行なうので、完全に窒化されていない未反
応Tiがなくなり、未反応Tiによる直径10〜100
nmの微小なボイドがAl−Si−Cu膜6の側壁に発
生しにくいという効果がある。
In the first embodiment described above, after depositing four TiN films, a heat treatment in an N 2 atmosphere, which has not been conventionally performed, is performed, so that unreacted Ti that has not been completely nitrided is eliminated. Diameter 10-100 by unreacted Ti
There is an effect that a minute void of nm is hardly generated on the side wall of the Al—Si—Cu film 6.

【0013】図2は、本発明の他の実施例の半導体装置
の製造方法を説明するために工程順に示した半導体基板
の断面図である。図2(a)に示すように、半導体基板
5上にPSG膜4がパターン形成されており、このPS
G膜4に設けたコンタクトホールを介して半導体基板5
と接触するようにして、Ti膜1、TiN膜2の2層構
造からなる配線が形成する。その後、図2(b)に示す
ように、N2 雰囲気にて熱処理をする。次いで図2
(c)に示すように、Al−Si−Cu膜6を堆積させ
る。次に、図2(d)に示すように、WSi膜を堆積す
る。
FIG. 2 is a sectional view of a semiconductor substrate shown in the order of steps for explaining a method of manufacturing a semiconductor device according to another embodiment of the present invention. As shown in FIG. 2A, a PSG film 4 is formed on a semiconductor substrate 5 by patterning.
A semiconductor substrate 5 through a contact hole provided in the G film 4
Is formed, a wiring having a two-layer structure of the Ti film 1 and the TiN film 2 is formed. Thereafter, as shown in FIG. 2B, heat treatment is performed in an N 2 atmosphere. Then Figure 2
As shown in (c), an Al-Si-Cu film 6 is deposited. Next, as shown in FIG. 2D, a WSi film is deposited.

【0014】この実施例2では、第4層にWSi膜を用
いる為、Al−Si−Cu膜6の側壁にTiによるボイ
ドが発生しないという効果があり、かつAl消失耐性が
強いという効果がある。
In the second embodiment, since the WSi film is used for the fourth layer, there is an effect that voids due to Ti do not occur on the side wall of the Al—Si—Cu film 6 and an effect that the resistance to Al disappearance is strong. .

【0015】[0015]

【発明の効果】以上説明した様に、本発明によれば、A
l−Si−Cu膜の上層がN2 雰囲気で熱処理をされた
TiN膜、もしくはWSi膜となっている為、TiN化
されていない未反応Tiによる、Al−Si−Cuの側
壁にボイドの発生が抑えられるという効果を有する。従
来のN2 雰囲気で熱処理されていない最上層TiN構造
だとボイドの発生率は約50%の確率で発生するが、上
記構造にすることで、0に抑えることができる。
As described above, according to the present invention, A
Since the upper layer of the l-Si-Cu film is a TiN film or a WSi film that has been heat-treated in an N 2 atmosphere, voids are generated on the side walls of the Al-Si-Cu due to unreacted Ti not converted to TiN. Is suppressed. In the case of the conventional uppermost layer TiN structure that has not been heat-treated in a N 2 atmosphere, the void generation rate occurs with a probability of about 50%, but it can be suppressed to 0 by adopting the above structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を説明するために工程順に示
した半導体基板の縦断面図である。
FIG. 1 is a longitudinal sectional view of a semiconductor substrate shown in the order of steps for explaining one embodiment of the present invention.

【図2】本発明の他の実施例を説明するために工程順に
示した半導体基板の縦断面図である。
FIG. 2 is a longitudinal sectional view of a semiconductor substrate shown in the order of steps for explaining another embodiment of the present invention.

【図3】従来の半導体装置の製造方法を説明するために
工程順に示した半導体基板の縦断面図である。
FIG. 3 is a longitudinal sectional view of a semiconductor substrate shown in order of steps for explaining a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 Ti膜 2 TiN膜 3 WSi膜 4 PSG膜 5 半導体基板 6 Al−Si−Cu膜 Reference Signs List 1 Ti film 2 TiN film 3 WSi film 4 PSG film 5 Semiconductor substrate 6 Al-Si-Cu film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51 H01L 29/872──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205 H01L 21/3213 H01L 21/44-21/445 H01L 21 / 768 H01L 29/40-29/51 H01L 29/872

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に形成された集積回路素子
を接続する配線を形成する方法において、半導体基板上
に形成された絶縁膜にコンタクトホールを形成する工程
と、前記コンタクトホールを介して半導体基板と接する
ように第1層膜としてTi膜、第2層膜としてTiN膜
からなる2層構造の配線を形成する工程と、2層構造の
配線の形成された半導体基板を窒素雰囲気にて熱処理す
る工程と、第3層膜としてAl−Si−Cu膜、第4層
膜としてTiN膜を第2層膜上に形成する工程と、前記
4層構造の配線の形成された半導体基板を窒素雰囲気中
で熱処理する工程とを含むことを特徴とする半導体装置
の製造方法。
1. A method for forming a wiring for connecting an integrated circuit element formed on a semiconductor substrate, the method comprising: forming a contact hole in an insulating film formed on the semiconductor substrate; A step of forming a wiring having a two-layer structure made of a Ti film as a first layer film and a TiN film as a second layer film so as to be in contact with the substrate; and heat treating the semiconductor substrate on which the wiring of the two layer structure is formed in a nitrogen atmosphere. Forming an Al-Si-Cu film as a third layer film and a TiN film as a fourth layer film on the second layer film, and placing the semiconductor substrate on which the wiring having the four-layer structure is formed in a nitrogen atmosphere. And performing a heat treatment in the semiconductor device.
【請求項2】 半導体基板上に形成された集積回路素子
を接続する配線を形成する方法において、半導体基板上
に形成された絶縁膜にコンタクトホールを形成する工程
と、前記コンタクトホールを介して半導体基板と接する
ように第1層膜としてTi膜、第2層膜としてTiN膜
からなる2層構造の配線を形成する工程と、2層構造の
配線の形成された半導体基板を窒素雰囲気にて熱処理す
る工程と、第3層としてAl−Si−Cu膜、第4層膜
としてWSi膜を形成する工程とを有することを特徴と
する半導体装置の製造方法。
2. A method for forming a wiring for connecting an integrated circuit element formed on a semiconductor substrate, the method comprising: forming a contact hole in an insulating film formed on the semiconductor substrate; A step of forming a wiring having a two-layer structure made of a Ti film as a first layer film and a TiN film as a second layer film so as to be in contact with the substrate; and heat treating the semiconductor substrate on which the wiring of the two layer structure is formed in a nitrogen atmosphere. And a step of forming an Al—Si—Cu film as a third layer and a WSi film as a fourth layer film.
JP26569692A 1992-10-05 1992-10-05 Method for manufacturing semiconductor device Expired - Lifetime JP2845054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26569692A JP2845054B2 (en) 1992-10-05 1992-10-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26569692A JP2845054B2 (en) 1992-10-05 1992-10-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06120166A JPH06120166A (en) 1994-04-28
JP2845054B2 true JP2845054B2 (en) 1999-01-13

Family

ID=17420744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26569692A Expired - Lifetime JP2845054B2 (en) 1992-10-05 1992-10-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2845054B2 (en)

Also Published As

Publication number Publication date
JPH06120166A (en) 1994-04-28

Similar Documents

Publication Publication Date Title
JP3122845B2 (en) Method for forming metal wiring of semiconductor device
JPH05243402A (en) Manufacture of semiconductor device
JP2773072B2 (en) Method of forming metal wiring of semiconductor device
JP2845054B2 (en) Method for manufacturing semiconductor device
JP3049964B2 (en) Semiconductor device and manufacturing method thereof
JP3325714B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH0740587B2 (en) Method for manufacturing semiconductor device
JP3052425B2 (en) Wiring of semiconductor device
JP3189399B2 (en) Method for manufacturing semiconductor device
JP2663662B2 (en) Method for manufacturing semiconductor device
JP2590738B2 (en) Semiconductor device and manufacturing method thereof
JP3039163B2 (en) Method for manufacturing semiconductor device
JP2741799B2 (en) Method for manufacturing semiconductor device
JP3099381B2 (en) Semiconductor device and manufacturing method thereof
JPH031539A (en) Manufacture of semiconductor device
JPH01145835A (en) Manufacture of semiconductor device
JPS58220447A (en) Manufacture of semiconductor device
JP3204164B2 (en) Method for manufacturing semiconductor device
JPH06349828A (en) Manufacture of integrated circuit device
JPH0797583B2 (en) Method for forming interlayer insulating film
JPH0319222A (en) Manufacture of semiconductor device
JPS6312169A (en) Manufacture of semiconductor device
JPH06120213A (en) Manufacture of semiconductor device
JPH0684908A (en) Semiconductor device and its manufacturing method
JPH0583185B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980929