JP2839654B2 - ダビング装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタルオーディオ信号とディジタル
ビデオ信号とを合成したディジタル信号をダビングする
装置に関する。

［従来の技術］ 現行のディジタルオーディオテープレコーダ（以下
「DAT」という）は、オーディオ信号のみを記録再生す
るようになっている。

しかし、オーディオ信号だけでなく、他の信号、例え
ば静止画用のビデオ信号を同時に記録再生できれば非常
に便利であることから、本出願人は、先にディジタルオ
ーディオ信号とディジタルビデオ信号を合成して、同時
に記録再生することを提案した。

［発明が解決しようとする課題］ ところで、あるDATで再生された上述した合成ディジ
タル信号を他のDATでもって記録してダビングをする際
に、音声のアフレコができれば、さらに便利なものとな
る。

そこで、この場合では、音声のアフレコ処理ができる
ようにしたものである。

［課題を解決するための手段］ この発明は、Ｎビット（Ｎは整数）のディジタルオー
ディオ信号とＭビット（Ｍは整数）のディジタルビデオ
信号を合成してＮ＋Ｍビットのディジタル信号が記録さ
れた一の記録媒体より再生される上記Ｎ＋Ｍビットのデ
ィジタル信号を他の記録媒体に記録するダビング装置に
おいて、一の記録媒体より再生されるＮ＋Ｍビットのデ
ィジタル信号を構成するＮビットのディジタルオーディ
オ信号を他のＮビットのディジタルオーディオ信号と入
れ換える手段を備えるものである。

［作 用］ 上述構成においては、ダビングの際に、Ｎ＋Ｍビット
のディジタル信号を構成するＮビットのディジタルオー
ディオ信号を入れ換えることができる。これにより、音
声のアフレコ処理が可能となる。

［実 施 例］ 以下、図面を参照しながら、この発明の一実施例につ
いて説明する。

本例において、アナログオーディオ信号は１サンプル
10ビットのディジタルオーディオ信号DSa［A9〜A0］に
変換され（第２図Ａに図示）、さらに１サンプル８ビッ
トのディジタルオーディオ信号DSa′［A7′〜A0′］に
圧縮処理される（同図Ｂに図示）。

また、アナログビデオ信号は１サンプル８ビットのデ
ィジタルオーディオ信号DSv［V7〜V0］に変換される
（同図Ｃに図示）。

第２図Ｄは、本例において記録再生されるディジタル
信号DSのフォーマットを示している。16ビットのデータ
D15〜D0のうち、上位８ビットにディジタルオーディオ
信号DSa′［A7′〜A0′］が配され、下位８ビットにデ
ィジタルビデオ信号DSv［V7〜V0］が配される。

このようなビット構成のディジタル信号DSがDATに設
けられた回転磁気ヘッド（図示せず）に供給されて磁気
テープに記録され、またこれより再生される。

後述するようにDATでは、クロックfsでサンプリング
された左（Ｌ）チャネルおよび右（Ｒ）チャネルのディ
ジタルオーディオ信号DSaの双方が順次記録される。そ
のため、ディジタルビデオ信号DSvの各サンプルデータ
は、クロック2fsに同期してディジタルオーディオ信号D
Saと混合されて記録されることになる。

オーディオサンプリングクロックfsとして48kHzを使
用すると、ビデオサンプリングクロックが4f sc（NTSC
式で、f scは3.58MHzとする）の場合、ビデオサンプリ
ングクロック4f scと、上述したクロック2fsとの間に
は、周期的には149倍程度の開きがある。つまり、1/4 f
scの周期でサンプリングされたディジタルビデオ信号D
Svの各サンプルデータは、1/2 fs（1/4 f scの149倍程
度）の周期でもって順次記録される。

そのため、１フレーム期間は1/30秒であるので、１フ
レーム（奇数フィールドおよび偶数フィールド）のビデ
オ信号を記録するには、約4.96秒かかることになる。し
かも、後述するようにビデオ信号には識別コードIDが付
与されるので、最終的に１フレームのビデオ信号は、約
５秒かかって記録される。

第３図は、データ構成を示す図である。つまり、１画
面を構成する奇数（ODD）および偶数（EVEN）の各フィ
ールドのビデオ信号の直前には、データの始まりを示す
スタートコードＳ・ID、奇数フィールドか偶数フィール
ドかを区別するためのモードコードMD・ID、識別コード
とデータとを区別するためのラストスタートコードLS・
IDが付与される。また、各フィールドのビデオ信号の直
後には、データの終わりを示すストップコードＥ・IDが
付加される。

例えば、スタートコードＳ・IDは、最下位ビットのみ
が「１」の８ビットデータで構成され、ストップコード
Ｅ・IDは、全ビットが「０」の８ビットデータで構成さ
れる。

第１図は、第２図Ｄに示すようなフォーマットのディ
ジタル信号DSを形成し、第３図に示すようなデータ構成
でもってDATに記録再生するための信号処理装置の一例
である。

まず、オーディオ信号の信号処理系について説明す
る。

オーディオインの端子8L、8Rに供給された左右チャネ
ルのオーディオ信号S al、S aRはアンプ9L、9Rで増幅さ
れたち、ノイズリダクション回路10L、10Rでノイズが除
去され、ローパスフィルタ11L、11Rで帯域制限される。
そして、A/D変換器12L、12Rに供給されて10ビットのデ
ィジタルオーディオ信号DS aL、DS aRに変換される。A/
D変換器12L、12Rには、オーディオサンプリングクロッ
クfs（48kHz）が供給される。

A/D変換器12L、12Rより出力されるディジタルオーデ
ィオ信号DS aL、DS aRは、それぞれ切換スイッチ13のＬ
側、Ｒ側に供給される。この切換スイッチ13には周波数
48kHzでデューティ50％のクロックLRCKが供給され、1/9
6kHzの周期如にＬ側、Ｒ側に交互に切り換えられる。

切換スイッチ13より出力されるディジタルオーディオ
信号DSaは、圧縮回路14に供給されて、１サンプル10ビ
ットの信号から、１サンプル８ビットの信号に変換され
る。

圧縮回路14で８ビットの信号とされたディジタルオー
ディオ信号DSa′は混合分離手段86を構成する混合手段
（加算器）20に供給されて、後述するディジタルビデオ
信号DSvと混合される。そして、混合されたディジタル
信号DS（第２図Ｄに図示）はディジタルアウト処理回路
22に供給されて、DATの音声フォーマットに準拠した形
態のディジタル信号に変換される。

ディジタルアウト処理回路22には、周知のようにビッ
トクロックBCK生成用のクロック発生手段などが設けら
れている。

フォーマット化されたディジタル信号DSは、ディジタ
ルアウトの端子24を介して最終的にはDATの回転磁気ヘ
ッド（図示せず）に供給されて記録される。

回転磁気ヘッドより再生されたディジタル信号DSはデ
ィジタルインの端子32を介してディジタルイン処理回路
34に供給されて、ディジタルイン処理される。例えば、
PLL回路（図示せず）が駆動されて再生ビットクロックB
CKに同期したマスタクロックなどが生成される。

このマスタクロックに基づいてディジタルオーディオ
信号DSaとディジタルビデオ信号DSvとを分離するための
分離信号が生成され、次段の分離手段36からはディジタ
ルオーディオ信号DSa′（第２図Ｂに図示）とディジタ
ルビデオ信号DSv（同図Ｃに図示）とが分離されて出力
される。

分離手段36でもって、1/96kHzの周期毎に分離された
８ビットのディジタルオーディオ信号DSa′は、伸張回
路38に供給される。この伸張回路38では、上述した圧縮
回路14とは逆の処理が行なわれ、１サンプル８ビットの
信号は、１サンプル10ビットの信号に戻される 伸張回路38で10ビットの信号とされたディジタルオー
ディオ信号DSaは、切換スイッチ39の可動端子に供給さ
れる。この切換スイッチ39にはクロックLRCKが供給さ
れ、1/96kHzの周期毎にＬ側、Ｒ側に相互に切り換えら
れる。つまり、切換スイッチ39のＬ側およびＲ側の固定
端子には、それぞれ1/48kHzの周期でもって、左右チャ
ネルのディジタルオーディオDS aL、DS aRが得られる。

切換スイッチ39より出力されるディジタルオーディオ
DS aL、DS aRは、D/A変換器40L、40Rに供給されてアナ
ログ信号に変換される。このA/D変換器40L、40Rには、
オーディオサンプリングクロックfsが供給される。

D/A変換器40L、40Rより出力されるオーディオ信号S a
L、S aRは、ローパスフィルタ41L、41Rで帯域制限さ
れ、ノイズリダクション回路42L、42Rでノイズが除去さ
れたのち、さらにアンプ43L、43Rで増幅されてオーディ
オアウトの端子44L、44Rに出力される。

次に、ビデオ信号に対する信号処理系について説明す
る。

ビデオインの端子50に供給された静止画用のビデオ信
号Svはアンプ52で増幅されたのち、A/D変換器54に供給
されて１サンプリング８ビットのディジタル信号に変換
される。このA/D変換器54には、4f sc（f scはサブキャ
リア周波数であり、3.58MHz）のサンプリングクロック
が使用される。

A/D変換器54より出力されるディジタルビデオ信号DSv
は、入力信号と再生信号とを切り換える切換スイッチ56
のａ側の固定端子に供給される。この切換スイッチ56の
出力信号は、メモリ手段60を構成するメモリ62、64に書
き込み信号として供給される。

メモリ62、64は、それぞれ１フレーム分の記憶容量を
有するものとされる。これらメモリ62、64の書き込みお
よび読み出しは、CPUを有してなるコントローラ100より
メモリコントロール回路70、72に制御信号が供給されて
制御される。

端子50に供給されるビデオ信号Svはアンプ52を介して
サブキャリア抽出回路110に供給され、この抽出回路110
で抽出されたサブキャリアf scはコントローラ100に供
給されるる。また、A/D変換器54より出力されるディジ
タルビデオ信号DSvは、垂直同期分離回路112に供給さ
れ、この分離回路112で分離された垂直同期信号は、コ
ントローラ100に供給される。メモリコントロール回路7
0、72には、サブキャリアf sc、垂直同期信号、ビット
クロックBCKに基づいて制御信号が供給される。

この場合、記録時において、メモリ62、64への書き込
みは4f scのクロックをもって行なわれると共に、その
読み出しは、一方のメモリに関しては2fsのクロックを
もって行なわれ、他方のメモリに関しては4f scのクロ
ックをもって行なわれる。つまり、一方のメモリは、デ
ィジタルビデオ信号DSvを、上述したディジタルオーデ
ィオ信号DSaに結合するため、ディジタルビデオ信号DSv
の時間軸圧縮手段として機能する。

また、再生において、メモリ62、64への書き込みは2f
sの周波数のクロックをもって行なわれると共に、その
読み出しは4f scのクロックをもって行なわれる。つま
り、メモリ62、64は、ディジタルビデオ信号DSvの時間
軸伸張手段として機能する。

メモリ62より読み出される信号は、切換スイッチ66、
68のｅ側の固定端子に供給され、メモリ64より読み出さ
れる信号は、切換スイッチ66、68のｆ側の固定端子に供
給される。これら切換スイッチ66、68の切り換えはコン
トローラ100によって制御される。

切換スイッチ68より出力されるディジタルビデオ信号
DSvはシンクビットシフトエンコーダ76に供給され、シ
ンクビットのシフト処理が行なわれる。

本来、ビデオ信号は８ビットにA/D変換処理されるも
のであるから、そのシンクビットは全ビットが「０」の
ディジタルデータである。しかし、上述したように画像
に影響を及ぼさないビットに識別コードIDをあてがった
関係上、エンコーダ76では、識別コードIDとシンクビッ
トとを識別できるように、シンクビットが１ビットだけ
シフト処理される（第４図参照）。

エンコーダ76でシンクビットのシフト処理が行なわれ
たディジタルビデオ信号DSvは加算器78に供給され、こ
の加算器78において識別コードIDが付加される（第３図
参照）。80は、識別コードIDの発生器である。

加算器78で識別コードIDの付加されたディジタルビデ
オ信号DSvは、信号処理回路82で並列・直列変換処理が
なされると共に、ディジタルビデオ信号DSvの最上位ビ
ットMSBに対するビット反転処理が行なわれる。この処
理については、後述する。

信号処理回路82で所定の信号処理を終了したディジタ
ルビデオ信号DSvは、混合手段20で第２図Ｄに示すよう
にディジタルオーディオ信号DSa′に混合されてDAT側に
送出される。

また、ディジタル信号DSの再生時には、分離手段36で
分離されるデジタルビデオ信号DSvは信号処理回路90で
直列・並列変換処理がされると共に、ディジタルビデオ
信号DSvの最上位ビットMSBの反転処理が行なわれる。

そして、シンクビットシフトデコーダ92で、シンクビ
ットのみ記録時と逆にシフト処理されて、元のシンクビ
ットに戻されたのち（第４図参照）、切換スイッチ56の
ｂ側の固定端子に供給される。切換スイッチ56の切り換
えはコントローラ100によって制御され、記録時にはａ
側に接続され、再生時にはｂ側に接続される。

また、切換スイッチ66より出力されるディジタルビデ
オ信号DSvは切換スイッチ102のｇ側の固定端子に供給さ
れ、そのｈ側の固定端子にはA/D変換器54の出力信号が
供給される。この切換スイッチ102の切り換えはコント
ローラ100によって制御される。すなわち、記録時に動
画（スルー画）を表示するときにはｈ側に接続され、記
録する静止画を表示するときにはｇ側に接続される。再
生時にはｇ側に接続されたままとされる。

切換スイッチ102より出力されるディジタルビデオ信
号DSvはD/A変換器104でアナログ信号に変換されたの
ち、アンプ106を介してビデオアウトの端子108に出力さ
れる。この端子108には、モニタ手段（図示せず０）が
接続される。

また、信号処理回路90の出力信号は識別コード検出器
94に供給される。検出器94で検出された識別コードID
は、コントローラ100に供給される。この識別コードID
に基づいてメモリコントロール回路70、72が制御され
る。

再生時に、識別コードIDの付加されたディジタルビデ
オ信号DSvを再生してメモリ手段60に記憶する場合、画
像データのみが記憶される。その際、奇数および偶数の
双方のフィールドにおいて、画像データの最初のデータ
から所定時間経過した時点が最終データとなるが、この
最終データをより正確に検出するため、時間による管理
の他に、ストップコードＥ・IDを検出し、その両者が一
致したとき最終画像データとして判断される。そして、
偶数フィールドの最終画像データの書き込みが終了した
段階で、メモリ62、64の書き込み、読み出しモードが逆
転されると共に、切換スイッチ66、68も逆側に切り換え
られる。

ところで、ディジタルビデオ信号DSvの再生中にDATの
再生が停止したようなときには、端子32に供給される再
生出力データは、第５図に示すように、全ビットが
「０」となる。

画像データに対する時間管理（カウントアップ処理）
は、第１図に示す信号処理装置側で行なわれるから、DA
Tの再生が停止しても、これに連動してカウントアップ
処理が停止することはない。

そのため、メモリ手段60の一方のメモリ、例えばメモ
リ64は相変わらず書き込み状態におかれ、全ビット
「０」のデータが本来の画像データとして書き込まれ
る。DATの停止モードから所定の時間が経過すると、偶
数フィールドの最終画像データの再生時間が到来すると
共に、そのときの再生データは常に全ビットが「０」に
なっているので、これをストップコードＥ・IDと誤って
判断する。これにより、信号処理装置では、最終画像デ
ータが到来したものとみなして、切換スイッチ66、68が
切り換えられると共に、メモリ64は読み出しモードに制
御される。

そうすると、DATが停止モードになってからメモリ64
に書き込まれた全ビット「０」のデータが読み出され、
これが黒の画像として表示されるので、非常に見苦しい
画像がモニタされることになる。

これを避けるため、上述したように画像データの最上
位ビットを反転記録し、再生時に再反転すれば、第５図
に示すように、途中停止時の再生出力データが全ビット
「０」であっても、再反転処理をすると、その最上位ビ
ットMSBは「１」になる。

これによって、信号処理装置側では、最終画面データ
の到来と誤判断せず、メモリ手段60では切り換え制御が
行なわれないので、常に前画面がモニタされることにな
り、上述した欠点は除去される。

また、コントローラ100には、シャッタースイッチSW
SH、記録スイッチSW RE、再生スイッチSW PL、ポーズス
イッチSW PA、停止スイッチSW STおよび記録時のモード
選択スイッチSW MOが接続される。

再生スイッチSW PLがオンとされるときには再生時と
なる。これにより、DATは再生状態とされると共に、切
換スイッチ56はｂ側に接続される。

再生されたディジタルビデオ信号DSvは切換スイッチ5
6を介してメモリ62、64の一方に2fsのクロックをもって
書き込まれる。メモリ62、64の一方に書き込まれている
間、他方のメモリからは4f scのクロックをもって１フ
レーム分のディジタルビデオ信号DSvが繰り返し読み出
され、切換スイッチ66、102を通してD/A変換器104に供
給されてアナログ信号に変換されたのち、モニタに供給
されて静止画が表示される。

一方のメモリに１フィールド分の最終画像データが書
き込まれると、メモリ62、64の書き込み読み出しのモー
ドが逆にされ、切換スイッチ66も切り換えられる。これ
により、再生されたディジタルビデオ信号DSvは今度は
他方のメモリに2fsのクロックをもって書き込まれ、一
方のメモリからは4f scのクロックをもって１フレーム
分のディジタルビデオ信号DSvが繰り返し読み出され、
これによる静止画がモニタに表示される。

以下、上述したようにメモリ62、64に対する書き込み
読み出しが繰り返し行なわれる。

次に、記録スイッチSW REがオンとされるときには記
録時となる。これにより、DATは記録状態とされると共
に、切換スイッチ56はａ側に接続される。

この記録時において、モード選択スイッチSW MOが、
それぞれｓ側、ｍ側およびａ側に接続されるときには、
ワンショットモード、マニュアルモードおよびオートモ
ードとなる。

ワンショットモードでは、シャッタースイッチSW SH
をオンすることにより、メモリに１フレーム分の画像デ
ータを取り込み、この画像データを１回だけ記録し、自
動的に記録ポーズ状態となる。

マニュアルモードでは、シャッタースイッチSW SHを
オンとすることにより、メモリに１フレーム分の画像デ
ータを取り込み、この画像データを１回以上記録する。
記録ポーズ状態または停止状態となるまで、同一の画像
データを何回でも記録する。

オートモードでは、自動的にシャッターをオンとし
て、メモリに１フレーム分の画像データを取り込み、こ
の画像データを記録する。記録が終了すると、再び自動
的にシャッターをオンとして、メモリに１フレーム分の
画像データを取り込み、この画像データを記録する。記
録ポーズ状態または停止状態となるまで、繰り返され
る。

次に、記録動作の詳細について、第６図のフローチャ
ートを使用して説明する。

記録スイッチSW REがオンとなると、ステップ101で、
自動的に記録ポーズがオンとされる。このとき、切換ス
イッィチ56はａ側に接続され、A/D変換器54からのディ
ジタルビデオ信号DSvは、切換スイッチ56を介してメモ
リ手段60のメモリ62、64に書き込み信号として供給され
る。またこのとき、切換スイッチ102はｈ側に接続さ
れ、A/D変換器54からのディジタルビデオ信号DSvは切換
スイッチ102を介してD/A変換器104に供給され、ビデオ
アウトの端子108に接続されるモニタ（図示せず）に
は、ビデオインの端子50に供給されるビデオ信号Svによ
る動画（スルー画）が表示されている。

次に、ステップ102で、ワッショットモードか否か判
断される。

モード選択スイッチSW MOがｓ側に接続され、ワンシ
ョットモードであるときには、ステップ103で、シャッ
タースイッチSW SHがオンか否か判断される。上述せず
も、シャッタースイッチSW SHは、自動的にオフに復帰
するものとする。

ステップ103で、シャッタースイッチSW SHがオンであ
るときには、ステップ104で、１フレーム分のビデオデ
ータDSvが、4f scのクロックをもってメモリ62、64に書
き込まれる。

次に、ステップ105で、メモリ62より4f scのクロック
をもって１フレーム分のビデオデータDSvが繰り返し読
み出される。このとき、切換スイッチ102がｈ側からｇ
側に切り換えられるので、メモリ62より読み出された１
フレーム分のビデオデータDSvは、切換スイッチ66、102
を介してD/A変換器104に供給され、端子108に接続され
るモニタには、静止画が表示される。

次に、ステップ106で、ポーズスイッチSW PAがオフで
あるか否かが判断される。オフでないときには、ステッ
プ103に戻り、オフであるときには、ステップ107で、メ
モリ64より2fsのクロックをもって１フレーム分のビデ
オデータDSvが読み出され、これが切換スイッチ68を経
て、上述したようにディジタルオーディオ信号DSa′と
混合されてDATでもって記録される。

次に、ステップ108で、記録が完了したか否か判断さ
れる。１フレーム分のビデオデータDSvの記録が完了し
たときには、ステップ109で、自動的に記録ポーズがオ
ンとされる。

そして、ステップ110で、切換スイッチ102が、ｈ側に
接続され、ビデオアウトの端子108に接続されるモニタ
には、ビデオインの端子50に供給されるビデオ信号Svに
よる動画（スルー画）が表示され、ステップ103に戻
る。

また、ステップ103で、シャッタースイッチSW SHがオ
フであるときには、ステップ111で、モニタにスルー画
が表示されているか否かが判断される。スルー画でなく
静止画が表示されているときには、ステップ105に進
む。スルー画が表示されているときには、ステップ112
で、ポーズスイッチSW PAがオフであるか否か判断され
る。オフでないときには、ステップ103に戻る。オフで
あるときには、ステップ113で、ステップ105と同様にし
て、モニタに静止画の表示が行なわれて、ステップ107
に進む。

また、ステップ102で、ワンショットモードでないと
きには、ステップ115で、マニュアルモードが否かが判
断される。

モード選択スイッチSW MOがｍ側に接続され、マニュ
アルモードであるときには、ステップ116で、シャッタ
ースイッチSW SHがオンであるか否か判断される。シャ
ッタースイッチSW SHがオンであるときには、ステップ1
17で、メモリ手段60のメモリ62、64に１フレーム分のビ
デオデータDSvが書き込まれる。

次に、ステップ118で、ステップ105と同様にして、モ
ニタに静止画が表示される。そして、ステップ119で、
ポーズスイッチSW PAがオフであるか否か判断される。
オフでないときには、ステップ116に戻る。オフである
ときには、ステップ107と同様にして、メモリ64より１
フレーム分のビデオデータDSvが読み出され、ディジタ
ルオーディオ信号DSa′と混合されてDATでもって記録さ
れる。

次に、ステップ121で、記録が完了したか否か判断さ
れる。記録が完了しときには、ステップ122で、ポーズ
スイッチSW PAがオンであるか否か判断される。オンで
ないときには、ステップ118に戻る。オンであるときに
は、ステップ123で、ステップ110と同様にして、モニタ
にスルー画が表示されて、ステップ116に戻る。

ステップ116で、シャッタースイッチSW SHがオンでな
いときには、ステップ124で、モニタにスルー画が表示
されているか否か判断される。スルー画でなく静止画が
表示されているときには、ステップ118に進む。スルー
画が表示されているときには、ステップ125で、ポーズ
スイッチSW PAがオフであるか否か判断される。オフで
ないときには、ステップ116に戻る。オフである。とき
には、ステップ126で、ステップ105と同様にして、モニ
タに静止画の表示が行なわれて、ステップ120に進む。

また、ステップ115で、ワンショットモードでないと
きには、ステップ128で、オートモードか否かが判断さ
れる。

モード選択スイッチSW MOがａ側に接続され、オート
モードであるときには、ステップ129で、ポーズスイッ
チSW PAがオフであるか否かが判断される。オフである
ときには、ステップ130で、コントローラ100の内部のシ
ャッターがオンとされたのち、ステップ131で、メモリ
手段60のメモリ62、64に１フレーム分のビデオデータDS
vが書き込まれる。

次に、ステップ132で、ステップ105と同様にして、モ
ニタに静止画が表示される。そして、ステップ133で、
ステップ107と同様にして、メモリ64より１フレーム分
のビデオデータDSvが読み出され、ディジタルオーディ
オ信号DSa′と混合されてDATでもって記録される。

次に、ステップ134で、記録が完了したか否か判断さ
れる。記録が完了しときには、ステップ129に戻る。

また、ステップ128で、オートモードでないときに
は、ステップ102に戻る。

なお、記録スイッチSW REがオンとされ、いづれかの
モードにある状態で、停止スイッチSW STがオンとされ
るときには、割り込み処理によって停止状態となる。こ
のとき、切換スイッチ102は、ｈ側に接続され、モニタ
にスルー画が表示される状態となる。

ところで、再生時に、メモリ手段60のメモリ62、64に
１フレーム分のビデオデータDSvを書き込むためには、
約５秒の時間を要する。

そのため、DATでもってテープ上に、第７図Ａに示す
ようにビデオデータDSvとオーディオデータDSa′とを関
連付けて記録してある場合、メモリ62、64に１フレーム
分のビデオデータDSvが書き込まれた後に、この１フレ
ーム分のビデオデータDSvを繰り返して読み出し、モニ
タに静止画を表示するものとすれば、再生音声と再生画
像との関係は、同図Ｂに示すようになる。つまり、音声
が出力されてから、約５秒後に画像が表示されることと
なり、音声と画像との再生タイミングが大きくずれる。

このようなタイミングずれを改善するために、メモリ
62、64に１フィールド分のビデオデータDSvの書き込み
が終了したならば、それから他の１フィールド分のビデ
オデータDSvが書き込まれるまでの間は、最初に書き込
まれた１フィールド分のビデオデータDSvを繰り返し読
み出し、モニタにフィールド信号による静止画を表示す
ることが考えられる。上述せずも、第１図例の信号処理
装置においても、再生の開始時には、フィールド信号に
よる静止画が表示される。

第７図Ａに示すようにビデオデータDSvとオーディオ
データDSa′とを関連付けて記録してある場合、再生音
声と再生画像との関係は、同図Ｃに示すようになる。つ
まり、音声が出力されてから、約2.5秒後に画像が表示
され、いまだ音声と画像との再生タイミングのずれがあ
る。

そこで、本例においては、第８図Ａに示すように、あ
る１フレーム分のビデオデータDSvに対して、１フィー
ルド分が記録された時点から対応するオーディオデータ
DSa′が記録される。つまり、コントローラ100からは、
奇数フィールドの画像データDSvの記録が終了した時点
で、同図Ｂに示すようなシンクロ信号が出力され、この
シンクロ信号に基づいてオーディオインの端子8L、8Rに
供給されるオーディオ信号S aL、S aRの供給タイミング
が制御される。

なお、シンクロ信号のタイミングでもって、発光素
子、例えばLEDを発光させることにより、ユーザーに音
声入力のタイミングを知らせるようにしてもよい。

本例においては、このようにビデオデータDSvとオー
ディオデータDSa′との記録タイミングを約１フィール
ド期間だけずらしたので、再生画像と再生音声との関係
は、同図Ｃに示すようになり、画像と音声との再生タイ
ミングが一致するようになる。

ところで、DATにおいて、サーチ用のプログラム番号
は、トラックフォーマット（第９図に図示）のサブコー
ドエリアに記録されている。

サーチ時（FFサーチ、REWサーチ）のヘッドの走査軌
跡は、第10図Ａ、Ｂに、実線矢印で示すように、数トラ
ックに渡る。そのため、例えば200倍サーチ時に、ヘッ
ドがサブコードエリアを通過する確率は、９秒間（現行
DATの同一プログラム番号の記録時間）で３回に過ぎな
い。200倍サーチでもってサブコードをエラーなしで読
み取ることを考慮に入れると、９秒間の記録時間を短く
することは困難である。

一方、上述したように１フレーム分のビデオデータDS
vは、DATでもって約５秒かかって記録される。そのた
め、各１フレーム分のビデオデータDSvが記録される約
５秒間に対応してプログラム番号を付すと、200倍サー
チは不可能となる。

また、約５秒毎にプログラム番号を付すと、DAT用の
２時間テープに1400以上のプログラム番号が必要とな
る。

そこで、各１フレーム分のビデオデータDSvが記録さ
れる約５秒間に対応してプログラム番号を付すると共
に、プログラム番号１〜プログラム番号３の領域の他
に、インデックス番号の領域の半分を使用して、４桁の
プログラム番号を付する（第11図のパックフォーマット
参照）。

約５秒毎に４桁のプログラム番号を付した場合、４桁
のプログラム番号の上位３桁は約50秒間同一である。DA
Tにおけるサーチは、このことを利用して行なわれる。

第12図は、DATのサーチに関与する部分の構成を示し
たものである。

同図において、ヘッドからの再生信号はサブコード処
理回路201に供給され、このサブコード処理回路201から
のプログラム番号のデータＤPRはCPU202に供給される。

また、204はキャプスタンモータであり、このモータ2
04に取り付けられた周波数発電機FGからの周波数信号Ｓ
FGは、キャプスタン制御回路203に供給される。この制
御回路203によって、モータ204の回転速度および回転方
向が制御される。制御回路203の動作は、プログラム番
号のデータＤPRに基づき、CPU202によって制御される。

ある４桁のプログラム番号のサーチを行なう場合に
は、４桁のプログラム番号の上位３桁が約50秒間同一で
あることを利用し、200倍サーチによって上位３桁のサ
ーチが行なわれる。つまり、サブコート処理回路201よ
りCPU202に供給されるデータＤPRで示されるプログラム
番号の上位３桁が目標値と一致するまでは、200倍サー
チが行なわれる。

次に、上位３桁が目標値と一致したときには、CPU202
によって制御回路203が制御され、16倍サーチが行なわ
れる。つまり、データＤPRで示されるプログラム番号の
全桁が目標値と一致するまでは、16倍サーチが行なわれ
る。

第13図は、プログラム番号1254をサーチする場合の動
作を示したものであり、200倍サーチ（高速サーチ）で1
250〜1259の部分がサーチされ、その後16倍サーチ（低
速サーチ）でもって1254の部分がサーチされる。

なお、200倍および16倍のサーチは一例であり、それ
ぞれプグラム番号の上位３桁および全桁を読み取り可能
な速度であれば、これに限定されるものではない。

ところで、第１図例の信号処理装置を使用することに
より、ディジタルオーディオ信号DSaとディジタルビデ
オ信号DSvとが混合されてDATでもって記録されたテープ
を、２台のDATを使用して、ディジタルダビングをする
とき、下位８ビットのディジタルビデオ信号DSvはその
まま記録すると共に、上位８ビットのディジタルオーデ
ィオ信号DSa′は他の内容のものに入れ換えて記録する
ことが考えられる。

第14図は、２台のDATを使用して、ディジタルダビン
グをするための構成である。

同図において、301はマスター側のDATであり、302は
スレーブ側のDATである。DAT301より出力されるディジ
タル信号DSm（第16図Ａに図示、第２図Ｄ参照）は、切
換スイッチ303のａ側を介してDAT302に記録信号として
供給されると共に、切換スイッチ303のｂ側およびアフ
レコ装置304を介してDAT302に記録信号として供給され
る。

また、DAT301より出力されるビットクロックBCK（第1
6図Ｃに図示）および左右チャネルの切り換えのための
クロックLRCK（同図Ｂに図示）は、同期基準信号として
DAT302およびアフレコ装置304に供給される。

また、アフレコ装置304には左右チャネルのオーディ
オ信号S aL、S SRが供給される。

第15図は、アフレコ装置304の具体構成を示す図であ
る。

同図において、DAT301より切換スイッチ303を介して
供給されるディジタル信号DSmは、切換スイッチ341のａ
側の固定端子に供給される。

DAT301からのクロックBCK、LRCKはタイミング発生回
路343に供給される。

また、左右チャネルのオーディオ信号S aL、S aRは信
号処理回路342に供給される。この信号処理回路342に
は、クロックLRCKが供給されると共に、タイミング発生
回路343より周波数fsのクロックが供給される。

この信号処理回路342は、第１図におけるアンプ9L、9
R〜圧縮回路14までと同様の構成とされ、８ビットに圧
縮されたディジタルオーディオ信号DSa′（第16図Ｄに
図示、第２図Ｂ参照）が出力される。このディジタルオ
ーディオ信号DSa′は、切換スイッチ341のｂ側の固定端
子に供給される。

また、タイミング発生回路343では、クロックBCK、LR
CKに基づいて、ディジタル信号DSmのビデオ信号DSvに対
応して低レベル“0"となると共に、オーディオ信号DSa
に対応して高レベル“1"となり、８ビットクロック毎に
状態が変化するワードクロックWCK（第16図Ｅに図示）
が生成される。

ワードクロックWCKは切換スイッチ341に切換制御信号
として供給される。切換スイッチ341は、クロックWCKが
低レベル“0"であるときにはａ側に接続され、一方高レ
ベル“1"であるときにはｂ側に接続される。

これにより、切換スイッチ341からは、ディジタル信
号DSmのオーディオ信号DSa′の部分が入れ換えられたデ
ィジタル信号DSs（第16図Ｆに図示）が出力され、この
ディジタル信号DSsがアフレコ装置304の出力信号とな
る。第14図に戻って、ダビング時に、切換スイッチ303
をａ側に接続するときには、DAT301より出力されるディ
ジタル信号DSmがDAT302にそのまま供給されて記録され
る。

また、ダビング時に、切換スイッチ303をｂ側に接続
するときには、アフレコ装置304より出力されるディジ
タル信号DSsがDAT302に供給されて記録される。つま
り、音声のアフレコ処理が行なわれることになる。

なお、上述実施例においては、総ビット数16に対し
て、オーディオ信号DSa′が上位８ビット、ビデオ信号D
Svが下位８ビットに配され記録再生されるものである
が、ビット数および配置位置はこれに限定されないこと
は勿論である。

また、上述実施例においては、音声信号が圧縮処理さ
れて記録されるものであるが、圧縮処理されないで記録
されるものにも、この発明を同様に適用することができ
る。

また、上述実施例においては、記録媒体が磁気テープ
であるものを示したが、磁気ディスクや、光学的に記録
再生できるものであってもよい。

［発明の効果］ 以上説明したように、この発明によれば、ダビングの
際に、ディジタルオーディオ信号を他のディジタルオー
ディオ信号に入れ換えることができ、音声のアフレコ処
理を行なうことができる。

【図面の簡単な説明】 第１図は信号処理装置の構成図、第２図はディジタル信
号のフォーマットの一例を示す図、第３図は記録データ
の構成を示す図、第４図はシンクビットのシフト処理の
説明図、第５図は最上位ビット反転の説明図、第６図は
記録動作を示すフローチャート、第７図および第８図は
画像と音声の再生タイミングの説明図、第９図〜第13図
はサーチの説明のための図、第14図〜第16図は音声アフ
レコの説明のための図である。 14……圧縮回路 20……混合手段 36……分離手段 38……伸張回路 62,64……メモリ手段 80……識別コード発生器 94……識別コード検出器 201……サブコード処理回路 202……CPU 203……キャプスタン制御回路 204……キャプスタンモータ 301,302……DAT 304……アフレコ装置

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】Ｎビット（Ｎは整数）のディジタルオーデ
   ィオ信号とＭビット（Ｍは整数）のディジタルビデオ信
   号を合成してＮ＋Ｍビットのディジタル信号が記録され
   た一の記録媒体より再生される上記Ｎ＋Ｍビットのディ
   ジタル信号を他の記録媒体に記録するダビング装置にお
   いて、 上記一の記録媒体より再生される上記Ｎ＋Ｍビットのデ
   ィジタル信号を構成する上記Ｎビットのディジタルオー
   ディオ信号を他のＮビットのディジタルオーディオ信号
   と入れ換える手段を備えることを特徴とするダビング装
   置。