JP2839143B2 - Protective element for semiconductor device - Google Patents
Protective element for semiconductor deviceInfo
- Publication number
- JP2839143B2 JP2839143B2 JP63124269A JP12426988A JP2839143B2 JP 2839143 B2 JP2839143 B2 JP 2839143B2 JP 63124269 A JP63124269 A JP 63124269A JP 12426988 A JP12426988 A JP 12426988A JP 2839143 B2 JP2839143 B2 JP 2839143B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- silicon chip
- metal wiring
- wire
- flexible resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Description
【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は、半導体装置を過電流から保護する半導体
装置用保護素子に関する。The present invention relates to a protection element for a semiconductor device that protects a semiconductor device from overcurrent.
（ｂ）従来の技術 パワートランジスタ、パワーICのような半導体装置の
出力によって負荷を駆動するとき、負荷が短絡したよう
なとき半導体装置に過電流が流れて破壊することがあ
る。これを防ぐために、対をなすリード間に半導体装置
の破壊電流よりわずかに低い電流によって瞬時に溶断す
る金属線を設け、これを樹脂モードした保護素子を用
い、半導体装置の出力端と負荷との間に接続できるよう
にしたものは、本出願人が既に提案したように実公昭58
−38988号に示されている。(B) Conventional Technology When a load is driven by the output of a semiconductor device such as a power transistor or a power IC, an overcurrent flows through the semiconductor device when the load is short-circuited, and the semiconductor device may be destroyed. In order to prevent this, a metal wire that is instantaneously blown by a current slightly lower than the breakdown current of the semiconductor device is provided between a pair of leads, and a protection element in a resin mode is used to connect the metal wire to the output terminal of the semiconductor device. The connection that can be connected between them is, as already proposed by the present applicant,
It is shown in -38988.
第５図は既提案の保護素子を示し、対をなすリード1,
2にまたがって金属線３を設置し、この金属線３の外周
に柔軟性の樹脂６をコーティングしている。このコート
部６の周囲およびリード1,2の先端部の周囲を樹脂モー
ルドすることによってパッケージ４を形成している。こ
こで金属線３は金線、銀線、銅線または金メッキした銀
線などが用いられ、その長さおよび太さなどは溶断電流
によって定まる抵抗値にしたがって適宜決定されてい
る。すなわち半導体装置の破壊電流よりわずかに低い電
流が流れることによって瞬時（例えば0.5秒以内）に溶
断するように設計されている。金属線３が過電流によっ
て溶断するとき、発熱によって金属線の一箇所が溶けて
切断されるが、その切断の直後、溶解した部分が表面張
力によって丸まろうとする。金属線３の外周にコーティ
ングされている樹脂６は柔軟性であるため、金属線の溶
断時、溶断部分が容易に丸くなり、切断長が充分長くな
り、切断された金属線間で放電を開始するといった不都
合が生じない。FIG. 5 shows a previously proposed protection element, in which a pair of leads 1 and 2 is provided.
A metal wire 3 is installed over the metal wire 2, and the outer periphery of the metal wire 3 is coated with a flexible resin 6. The package 4 is formed by resin molding around the coat portion 6 and around the tips of the leads 1 and 2. Here, as the metal wire 3, a gold wire, a silver wire, a copper wire, a gold-plated silver wire, or the like is used, and the length, thickness, and the like are appropriately determined according to a resistance value determined by a fusing current. That is, the semiconductor device is designed to melt instantaneously (for example, within 0.5 seconds) by flowing a current slightly lower than the breakdown current of the semiconductor device. When the metal wire 3 is blown by an overcurrent, one portion of the metal wire is melted and cut by heat generation. Immediately after the cutting, the melted portion tends to be rounded due to surface tension. Since the resin 6 coated on the outer periphery of the metal wire 3 is flexible, when the metal wire is melted, the melted portion is easily rounded, the cutting length becomes sufficiently long, and electric discharge starts between the cut metal wires. The inconvenience of doing so does not occur.
（ｃ）発明が解決しようとする課題 ところで第５図に示した従来の保護素子を製造するに
は、例えば第６図に示すようにフープ材で連結されたリ
ードフレームの各リード間に金属線３を順次ワイヤボン
ディングし、ディスペンサなどによって各金属線の外周
に柔軟性樹脂を塗布し、さらに樹脂モールドすることに
よって製造することができる。(C) Problems to be Solved by the Invention In order to manufacture the conventional protection element shown in FIG. 5, for example, as shown in FIG. 6, a metal wire is provided between the leads of a lead frame connected by a hoop material. 3 can be manufactured by sequentially performing wire bonding, applying a flexible resin to the outer periphery of each metal wire with a dispenser or the like, and further performing resin molding.
しかしながら金属線の外周に柔軟性樹脂を塗布する際
に金属線を破損させることなく、しかも必要な範囲にの
み柔軟性樹脂を塗布しなければならない。このような作
業性の問題から、あまり小型の保護素子を製造すること
ができなかった。However, when applying the flexible resin to the outer periphery of the metal wire, the flexible resin must be applied only to a necessary range without damaging the metal wire. Due to such a problem of workability, it was not possible to manufacture a very small protection element.
この発明の目的は、より小型で容易に製造できるよう
にした半導体装置用保護素子を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a protection element for a semiconductor device which is smaller and can be easily manufactured.
（ｄ）課題を解決するための手段 この発明の半導体装置用保護素子は、保護対象の半導
体装置の破壊電流よりわずかに低い電流が流れたとき瞬
時に溶断するように溶断箇所をくびれ形状にした金属配
線と、この金属配線の両端に接続されたワイヤボンディ
ング用電極を、シリコンチップ上に形成し、前記金属配
線上のくびれ形状の溶断箇所に柔軟性樹脂を被覆すると
ともに、前記シリコンチップをリードに対してワイヤボ
ンディングし、パッケージ内にモールドしたことを特徴
としている。(D) Means for Solving the Problems In the semiconductor device protection element of the present invention, the fusing portion has a constricted shape so as to be instantaneously blown when a current slightly lower than the breakdown current of the semiconductor device to be protected flows. A metal wiring and electrodes for wire bonding connected to both ends of the metal wiring are formed on a silicon chip, and a flexible resin is coated on a constricted fusing portion on the metal wiring, and the silicon chip is lead. , And is molded in a package.
（ｅ）作用 この発明の半導体装置用保護素子においては、保護対
象の半導体装置の破壊電流よりわずかに低い電流が流れ
たとき瞬時に溶断する金属配線がシリコンチップ上に形
成され、この金属配線上のすくなくとも溶断箇所に柔軟
性樹脂が被覆されている。また、シリコンチップ上の金
属配線の両端にはワイヤボンディング用の電極が形成さ
れていて、このシリコンチップはリードに対してワイヤ
ボンディングされ、パッケージ内にモールドされてい
る。(E) Function In the protection device for a semiconductor device of the present invention, a metal wire which is instantaneously blown when a current slightly lower than the breakdown current of the semiconductor device to be protected flows is formed on the silicon chip. At least the fusing point is covered with a flexible resin. Further, electrodes for wire bonding are formed at both ends of the metal wiring on the silicon chip, and the silicon chip is wire-bonded to the lead and molded in a package.
以上のように構成された半導体装置用保護素子の主要
部であるシリコンチップは、一般的な半導体素子の製造
技術であるウエハプロセスによって製造できるため、金
属線の外周に柔軟性樹脂を個々に塗布する必要がなく容
易に小型化することができる。Since the silicon chip, which is a main part of the semiconductor device protection element configured as described above, can be manufactured by a wafer process, which is a general semiconductor element manufacturing technique, a flexible resin is individually applied to the outer periphery of the metal wire. Therefore, the size can be easily reduced.
（ｆ）実施例 第１図はこの発明の実施例である半導体装置用保護素
子におけるシリコンチップの構成を表す平面図である。
図において13はAlやAuなどからなる金属配線であり、そ
の両端にワイヤボンディング用電極13a,13bを形成して
いる。金属配線13の中央部には後述するくびれ部分13c
を形成している。16はこのくびれ部分13cの上部に被覆
した柔軟性樹脂を示している。(F) Embodiment FIG. 1 is a plan view showing a configuration of a silicon chip in a semiconductor device protection element according to an embodiment of the present invention.
In the figure, reference numeral 13 denotes a metal wiring made of Al, Au or the like, and wire bonding electrodes 13a and 13b are formed at both ends thereof. A constricted portion 13c, which will be described later,
Is formed. Reference numeral 16 denotes a flexible resin that covers the upper part of the constricted portion 13c.
以上のように構成したことにより、金属配線13に所定
電流が流れたとき、くびれ部分13cが発熱し、溶断す
る。その際、少なくとも溶断箇所には柔軟性樹脂が被覆
されているため、モールド樹脂に保持されることなく、
金属配線13の自己加熱による溶融・切断が速やかに進行
する。With the above configuration, when a predetermined current flows through the metal wiring 13, the constricted portion 13c generates heat and blows. At that time, at least the fusing point is covered with the flexible resin, so it is not held by the mold resin,
The melting and cutting of the metal wiring 13 by self-heating progresses rapidly.
以上に示した半導体装置用保護素子のシリコンチップ
は次のようにして製造することができる。The silicon chip of the semiconductor device protection element described above can be manufactured as follows.
第４図はシリコンチップの主要部の断面構造を表す図
であり、まずｎ型またはｐ型基板17を酸化させることに
よってSiO2膜18を全面に形成する。その表面にAlなどの
配線金属材料を蒸着し第１図に示したようなパターン化
を行う。これは一般的なフォトリンググラフィによって
形成することができる。その後、金属配線の施された基
板表面の全面にポリイミドからなるコーティング剤をス
ピンナで塗布し、フォトリソググラフィによって第１図
に示したよう溶断箇所を除く領域を除去する。ポリイミ
ド等からなる柔軟性樹脂は、くびれ部分13cを含むヒュ
ーズの溶断時の動きをスムーズにさせる（ヒューズの動
きを吸収する）という働きのほか、ヒューズの溶断部間
に入り込んだり熱を吸収したりするが、この作用はシリ
コンチップにとって極めて重要である。すなわち、シリ
コンチップにわずかでも破壊電流が流れると破壊されて
しまうためにヒューズ溶断時には瞬時に電流の流れを防
止しなければならないが、本実施例のように構成するこ
とでこの要求を満たすことができる。なお、必要に応じ
てSiO2,SiNx,PSG（リンガラス）などのパッシベーショ
ン膜を形成する。このようにしてウエハープロセスを終
了し、これを分断して個々のシリコンチップを得る。FIG. 4 is a view showing a sectional structure of a main part of the silicon chip. First, an SiO 2 film 18 is formed on the entire surface by oxidizing an n-type or p-type substrate 17. A wiring metal material such as Al is vapor-deposited on the surface, and patterning is performed as shown in FIG. This can be formed by general photography. Thereafter, a coating agent made of polyimide is applied by a spinner to the entire surface of the substrate surface on which the metal wiring is provided, and the region excluding the fusing portion as shown in FIG. 1 is removed by photolithography. The flexible resin made of polyimide, etc. not only functions to smooth the movement of the fuse including the constricted portion 13c when it is blown (absorbs the movement of the fuse), but also enters between the blown parts of the fuse and absorbs heat. However, this effect is extremely important for silicon chips. That is, the silicon chip is destroyed even if a destructive current flows even slightly, so that it is necessary to prevent the current flow instantaneously when the fuse is blown. However, the configuration as in the present embodiment satisfies this requirement. it can. Note that a passivation film such as SiO 2 , SiN x , PSG (phosphorus glass) is formed as necessary. In this way, the wafer process is completed, and the wafer process is divided to obtain individual silicon chips.
第２図は第１図に示した金属配線のくびれ部分を詳細
に表す平面図である。ここでくびれの深さをａ、くびれ
の幅をｂ、金属配線の線幅をｃとすれば、 ｂ≧4a ａ≧0.3c の条件で寸法を定めることにより、20V負荷では短時
間で確実に溶断させることができる。FIG. 2 is a plan view showing the constricted portion of the metal wiring shown in FIG. 1 in detail. Here, assuming that the depth of the constriction is a, the width of the constriction is b, and the line width of the metal wiring is c, by setting the dimensions under the condition of b ≧ 4a a ≧ 0.3c, it is ensured in a short time at 20V load. Can be blown.
第３図はこの発明の実施例である半導体装置用保護素
子の構成を示す図である。図において11,12はリードで
あり、リード12の先端部に前述のシリコンチップ10をマ
ウントするとともにリード11,12にワイヤボンディング
している。図中19,20はそのワイヤである。このように
リード先端部にシリコンチップを取りつけた後、リード
先端部全体を樹脂モールドすることによってパッケージ
化を行う。図中４は樹脂モールド範囲を示している。FIG. 3 is a diagram showing a configuration of a protection device for a semiconductor device according to an embodiment of the present invention. In the figure, reference numerals 11 and 12 denote leads. The aforementioned silicon chip 10 is mounted on the tip of the lead 12 and wire-bonded to the leads 11 and 12. In the figure, reference numerals 19 and 20 denote the wires. After attaching the silicon chip to the lead tip in this way, the entire lead tip is resin-molded to perform packaging. In the figure, reference numeral 4 denotes a resin mold range.
（ｇ）発明の効果 以上のようにこの発明の半導体装置用保護素子によれ
ば、過電流が流れたとき溶断する金属配線をシリコンチ
ップ上に形成するとともに、その溶液箇所に柔軟性樹脂
を被覆することによって構成したため、金属配線および
柔軟性樹脂はいわゆるウエハープロセスによって形成す
ることができ、容易に小型化できる。しかも金属配線と
柔軟性樹脂の形状および寸法の再現性が高いため、均一
な特性を得ることができる。また、金属配線にくびれ部
を設けることにより、この部分で確実に溶断させること
が出来るから、このくびれ部にだけ柔軟性樹脂を被覆さ
せることで柔軟性樹脂を被覆させる領域を最小限に出
来、小型化を阻害することがない。(G) Effects of the Invention As described above, according to the semiconductor device protection element of the present invention, a metal wiring that melts when an overcurrent flows is formed on a silicon chip, and a flexible resin is coated on the solution portion. Therefore, the metal wiring and the flexible resin can be formed by a so-called wafer process, and can be easily reduced in size. In addition, since the reproducibility of the shapes and dimensions of the metal wiring and the flexible resin is high, uniform characteristics can be obtained. In addition, by providing a constricted portion in the metal wiring, it is possible to surely blow off at this portion, so by covering only the constricted portion with the flexible resin, the area covered with the flexible resin can be minimized, It does not hinder miniaturization.
さらに、この発明はシリコンチップ上にヒューズを形
成する場合に問題となり得る。シリコンチップ内への破
壊電流の流入現象を防止できる効果がある。Further, the invention can be problematic when forming fuses on silicon chips. This has the effect of preventing the breakdown current from flowing into the silicon chip.
第１図はこの発明の実施例である半導体装置用保護素子
におけるシリコンチップの構成を表す平面図である。第
２図は第１図における主要部の詳細図である。第３図は
同半導体装置用保護素子の構成を表す図である。第４図
は前記シリコンチップの主要部の構成を表す断面図であ
る。また、第５図は従来の半導体装置用保護素子の構成
を表す図であり、第６図はその製造工程の一部を表す図
である。 10……シリコンチップ、 11,12……リード、 13……金属配線、 13a,13b……ワイヤボンディング用電極、 16……柔軟性樹脂。FIG. 1 is a plan view showing a configuration of a silicon chip in a protection device for a semiconductor device according to an embodiment of the present invention. FIG. 2 is a detailed view of a main part in FIG. FIG. 3 is a diagram showing a configuration of the semiconductor device protection element. FIG. 4 is a sectional view showing a configuration of a main part of the silicon chip. FIG. 5 is a diagram showing a configuration of a conventional protection device for a semiconductor device, and FIG. 6 is a diagram showing a part of a manufacturing process thereof. 10: Silicon chip, 11, 12: Lead, 13: Metal wiring, 13a, 13b: Wire bonding electrode, 16: Flexible resin.
Claims (1)
かに低い電流が流れたとき瞬時に溶断するよう溶断箇所
をくびれ形状にした金属配線と、この金属配線の両端に
接続されたワイヤボンディング用電極を、シリコンチッ
プ上に形成し、 前記金属配線上のくびれ形状の溶断箇所に柔軟性樹脂を
被覆するとともに、 前記シリコンチップをリードに対してワイヤボンディン
グし、パッケージ内にモールドしたことを特徴とする半
導体装置用保護素子。A metal wiring having a narrowed fusing point so as to be instantaneously blown when a current slightly lower than a breakdown current of a semiconductor device to be protected flows, and a wire bonding connected to both ends of the metal wiring. An electrode is formed on a silicon chip, a flexible resin is coated on a constricted blown portion on the metal wiring, and the silicon chip is wire-bonded to a lead and molded in a package. Protection device for semiconductor devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124269A JP2839143B2 (en) | 1988-05-20 | 1988-05-20 | Protective element for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124269A JP2839143B2 (en) | 1988-05-20 | 1988-05-20 | Protective element for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01293535A JPH01293535A (en) | 1989-11-27 |
| JP2839143B2 true JP2839143B2 (en) | 1998-12-16 |
Family
ID=14881157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124269A Expired - Fee Related JP2839143B2 (en) | 1988-05-20 | 1988-05-20 | Protective element for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839143B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5402658B2 (en) * | 2010-01-14 | 2014-01-29 | 株式会社デンソー | Electronic equipment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5838988U (en) * | 1981-09-09 | 1983-03-14 | 昭和電線電纜株式会社 | connector |
| JPS5984574A (en) * | 1982-11-08 | 1984-05-16 | Matsushita Electronics Corp | Semiconductor device |
| JPS6373641A (en) * | 1986-09-17 | 1988-04-04 | Hitachi Ltd | Semiconductor device |
-
1988
- 1988-05-20 JP JP63124269A patent/JP2839143B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01293535A (en) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547830A (en) | Device for protection of a semiconductor device | |
| US6577012B1 (en) | Laser defined pads for flip chip on leadframe package | |
| JPH08242046A (en) | Structure of semiconductor device fitted with temperature fuse | |
| US4169271A (en) | Semiconductor device including a thermal fuse encapsulated in a droplet of silicone rubber | |
| JPS62259450A (en) | Assembled unit in which integrated circuit die and lead frame are mutually connected and method of mutual connection | |
| JPH041503B2 (en) | ||
| JPH0350758A (en) | Resin seal type semiconductor device | |
| US20020045291A1 (en) | High density direct connect LOC assembly | |
| JP2001524735A (en) | Semiconductor structural element having defined properties in the event of a failure and a method for producing such a semiconductor structural element | |
| KR910000154B1 (en) | Semiconductor device and preparation there of and bonding wire used there of | |
| CN115148708A (en) | Fuse for packaging semiconductor device | |
| JP2839143B2 (en) | Protective element for semiconductor device | |
| US11756882B2 (en) | Semiconductor die with blast shielding | |
| JPH06261448A (en) | Protector for communication equipment | |
| JP3848350B2 (en) | Semiconductor device | |
| US11935844B2 (en) | Semiconductor device and method of the same | |
| JPH0433631Y2 (en) | ||
| US5990565A (en) | Flip chip package | |
| JPS5838988Y2 (en) | Protection elements for semiconductor devices | |
| JPH0433630Y2 (en) | ||
| JPH01295440A (en) | Semiconductor device | |
| JPS62154769A (en) | Semiconductor device | |
| KR0179171B1 (en) | Wire sagging prevention apparatus of lead frame for semiconductor device package process | |
| JPS615562A (en) | Semiconductor device | |
| JP3778268B2 (en) | Manufacturing method of overcurrent interruption structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |