JP2835580B2 - Semiconductor device for driving a flat light valve - Google Patents

Semiconductor device for driving a flat light valve

Info

Publication number
JP2835580B2
JP2835580B2 JP2434395A JP2434395A JP2835580B2 JP 2835580 B2 JP2835580 B2 JP 2835580B2 JP 2434395 A JP2434395 A JP 2434395A JP 2434395 A JP2434395 A JP 2434395A JP 2835580 B2 JP2835580 B2 JP 2835580B2
Authority
JP
Japan
Prior art keywords
thin film
light
film
channel region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2434395A
Other languages
Japanese (ja)
Other versions
JPH09102610A (en
Inventor
豊 林
昌明 神谷
芳和 小島
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Seiko Instruments Inc filed Critical Agency of Industrial Science and Technology
Priority to JP2434395A priority Critical patent/JP2835580B2/en
Publication of JPH09102610A publication Critical patent/JPH09102610A/en
Application granted granted Critical
Publication of JP2835580B2 publication Critical patent/JP2835580B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は直視型表示装置や投影型
表示装置等に用いられる平板型光弁装置例えばアクティ
ブマトリクス液晶パネルに関する。より詳しくは、液晶
パネルの基板として組込まれ液晶を直接駆動する為の電
極及びスイッチング素子が形成された半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat-type light valve device used for a direct-view display device or a projection display device, for example, an active matrix liquid crystal panel. More specifically, the present invention relates to a semiconductor device which is incorporated as a substrate of a liquid crystal panel and has electrodes and switching elements for directly driving liquid crystal.

【0002】[0002]

【従来の技術】アクティブマトリクス装置の原理は簡単
であり、各画素にスイッチング素子を設け、特定の画素
を選択する場合には対応するスイッチング素子を導通さ
せ、非選択時においてはスイッチング素子を非導通状態
にしておくものである。このスイッチング素子は液晶パ
ネルを構成するガラス基板上に形成されている。従って
スイッチング素子の薄膜化技術が重要である。このスイ
ッチング素子として通常薄膜トランジスタが用いられ
る。
2. Description of the Related Art The principle of an active matrix device is simple: a switching element is provided for each pixel, the corresponding switching element is turned on when a specific pixel is selected, and turned off when it is not selected. It is something to keep in a state. This switching element is formed on a glass substrate constituting a liquid crystal panel. Therefore, a technique for making the switching element thinner is important. Usually, a thin film transistor is used as the switching element.

【0003】従来、アクティブマトリクス装置において
は薄膜トランジスタはガラス基板上に堆積されたシリコ
ン薄膜の表面に形成されていた。かかるトランジスタは
一般に電界効果絶縁ゲート型のものが用いられる。この
型のトランジスタは、シリコン薄膜中に形成されたチャ
ネル領域と、前記チャネル領域を覆う様に形成されたゲ
ート電極とから構成されている。ゲート電極に所定の電
圧を印加する事により、チャネル領域のコンダクタンス
を制御しスイッチング動作を行うものである。
Conventionally, in an active matrix device, a thin film transistor is formed on the surface of a silicon thin film deposited on a glass substrate. Generally, a field effect insulated gate transistor is used as such a transistor. This type of transistor includes a channel region formed in a silicon thin film, and a gate electrode formed so as to cover the channel region. By applying a predetermined voltage to the gate electrode, the conductance of the channel region is controlled to perform a switching operation.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
絶縁ゲート型薄膜トランジスタにおいては、ゲート電圧
を制御してチャネル領域を非導通状態にしても、薄膜の
裏面側を通ってチャネル領域にリーク電流が流れてしま
うという問題点があった。所謂バックチャネルであり、
アクティブマトリクス装置の正常な動作が阻害されると
いう問題点があった。即ち、各画素を線順次で高速に動
作する為には、各スイッチング素子の導通状態と非導通
状態におけるコンダクタンス比が106 以上必要である
が、このバックチャネルの為に必要なスイッチング性能
を得る事ができない。
However, in the conventional insulated gate thin film transistor, even if the gate region is controlled to make the channel region non-conductive, a leak current flows through the back surface of the thin film into the channel region. There was a problem that would. The so-called back channel,
There is a problem that normal operation of the active matrix device is hindered. That is, in order to operate each pixel line-sequentially at high speed, the conductance ratio between the conducting state and the non-conducting state of each switching element is required to be 10 6 or more. However, the switching performance required for this back channel is obtained. I can't do things.

【0005】一方、バックチャネルを消滅させることが
できたとしても、本半導体装置は光照射下で用いるもの
であるから、薄膜トランジスタのチャネル領域に外部か
ら光が入射がするとそのコンダクタンスが増加し、非導
通状態におけるドレイン・ソース内のリーク電流とな
る。このリーク電流と光を照射しないときのリーク電流
の比はチャネル領域を形成する半導体薄膜が単結晶の様
に高品質であるほど大きくなるという問題点もあった。
On the other hand, even if the back channel can be eliminated, since the semiconductor device is used under light irradiation, when light enters from outside into the channel region of the thin film transistor, its conductance increases, and It becomes a leak current in the drain / source in the conductive state. There is also a problem that the ratio between the leak current and the leak current when light is not irradiated increases as the quality of the semiconductor thin film forming the channel region becomes higher as in a single crystal.

【0006】[0006]

【課題を解決するための手段】上述した従来の問題点に
鑑み、本発明はバックチャネルを有効に防止する事がで
き且つ入射光を遮断することのできる構造を有する薄膜
トランジスタを備えた平板型光弁駆動用半導体装置を提
供する事を目的とする。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional problems, the present invention provides a planar light source including a thin film transistor having a structure capable of effectively preventing a back channel and blocking incident light. It is an object to provide a valve driving semiconductor device.

【0007】上記目的を達成する為に、本発明にかかる
半導体装置は、透光性材料からなる絶縁性支持基板と、
前記支持基板の上に配置された遮光性薄膜と、前記遮光
性薄膜の上に絶縁膜を介して配置された半導体薄膜とを
含む積層構造を有する基板を用いて形成される。前記支
持基板の上には光弁駆動用透明電極即ち画素電極が配置
されている。さらに、前記画素電極を選択的に励起する
為のスイッチング素子が形成されている。このスイッチ
ング素子は、チャネル領域及び前記チャネル領域の導通
を制御する為の主ゲート電極を有する電界効果絶縁ゲー
ト型トランジスタからなる。チャネル領域は前記半導体
薄膜中に形成されており、主ゲート電極は前記チャネル
領域を覆う様に形成されている。この主ゲート電極とは
別に、遮光層が形成されている。この遮光層は、前記遮
光性薄膜から構成されており、前記チャネル領域に対し
て主ゲート電極の反対側に配置されている。即ち、トラ
ンジスタのチャネル領域は上下から主ゲート電極と遮光
層とによって挟持された構造となっている。
In order to achieve the above object, a semiconductor device according to the present invention comprises: an insulating support substrate made of a light-transmitting material;
It is formed using a substrate having a stacked structure including a light-shielding thin film disposed on the support substrate and a semiconductor thin film disposed on the light-shielding thin film via an insulating film. A transparent electrode for driving a light valve, that is, a pixel electrode is disposed on the support substrate. Further, a switching element for selectively exciting the pixel electrode is formed. The switching element comprises a field effect insulated gate transistor having a channel region and a main gate electrode for controlling conduction in the channel region. A channel region is formed in the semiconductor thin film, and a main gate electrode is formed so as to cover the channel region. A light shielding layer is formed separately from the main gate electrode. The light-shielding layer is made of the light-shielding thin film, and is arranged on the opposite side of the main gate electrode with respect to the channel region. That is, the transistor has a structure in which the channel region is sandwiched between the main gate electrode and the light shielding layer from above and below.

【0008】好ましくは、トランジスタチャネル領域の
両側に配置された主ゲート電極は遮光性材料からなって
おり、前記遮光層とともにチャネル領域を外部入射光か
ら略完全に遮断している。さらに好ましくは前記遮光層
は導電性材料からなっており、バックチャネルをなくし
ている。又バックチャネルを制御するために遮光層へ電
流を与える事もできる。さらに好ましくはトランジスタ
のチャネル領域は、シリコン単結晶からなる半導体薄膜
に形成されており、通常のLSI技術を用いてサブミク
ロンのオーダで加工する事が可能である。
Preferably, the main gate electrodes disposed on both sides of the transistor channel region are made of a light-shielding material, and the channel region and the light-shielding layer are almost completely shielded from external incident light. More preferably, the light-shielding layer is made of a conductive material, and eliminates a back channel. In addition, a current can be applied to the light shielding layer to control the back channel. More preferably, the channel region of the transistor is formed of a semiconductor thin film made of silicon single crystal, and can be processed on the order of submicron using a normal LSI technology.

【0009】[0009]

【作用】かかる構成を有する平板型光弁駆動用半導体装
置においては、スイッチング素子を構成するトランジス
タのチャネル領域のコンダクタンスは半導体薄膜の両面
から各々絶縁膜を介して主副一対のゲート電極によって
制御される。従って、従来の薄膜トランジスタの様に片
面からのみ1個のゲート電極によって制御される構造と
異なり、バックチャネルが生じない。換言すると、本発
明にかかる副ゲート電極はバックチャネルを抑制する為
に設けられているものである。
In the semiconductor device for driving a flat light valve having the above-mentioned structure, the conductance of the channel region of the transistor constituting the switching element is controlled by a pair of main and sub gate electrodes from both surfaces of the semiconductor thin film via the insulating film. You. Therefore, unlike a conventional thin film transistor, which is controlled by one gate electrode only from one side, no back channel is generated. In other words, the sub-gate electrode according to the present invention is provided to suppress the back channel.

【0010】加えて、チャネル領域は上下から一対の遮
光性ゲート電極によって覆われているので、光弁装置に
入射する光は画素電極を通過するとともに、チャネル領
域においては略完全に遮断され、光電流の発生を有効に
防止している。
In addition, since the channel region is covered by a pair of light-shielding gate electrodes from above and below, light incident on the light valve device passes through the pixel electrode, and is almost completely blocked in the channel region. The generation of current is effectively prevented.

【0011】[0011]

【実施例】以下図面を参照して、本発明の好適な実施例
を詳細に説明する。図1は、平板型光弁駆動用半導体装
置の模式的部分断面図である。図示する様に、本装置は
支持基板1の上に形成された積層構造2を有している。
積層構造2は、遮光性薄膜と、前記遮光性薄膜の上に絶
縁膜を介して配置された半導体薄膜とを含んでいる。積
層構造2である複合基板の表面には光弁駆動用透明電極
即ち画素電極3が形成されている。そして、積層構造2
には画素電極3を選択的に励起する為のスイッチング素
子4が対応的に形成されている。スイッチング素子4
は、半導体薄膜中い互いに離間して形成されたドレイン
領域5及びソース領域6を具備している。ドレイン領域
5は信号線7と結線しており、ソース領域6は対応する
画素電極3に結線されている。又、ドレイン領域5とソ
ース領域6の間にはチャネル領域7が設けられている。
チャネル領域7の表面側にはゲート絶縁膜8を介して主
ゲート電極9が形成されている。主ゲート電極9は図示
しない走査線に結線されているとともに、チャネル領域
7のコンダクタンスを制御しスイッチング素子4のオン
オフ動作を実行する。前記チャネル領域7の裏面側に
は、絶縁膜10を介して遮光層11が配置されている。
即ち、遮光層11はチャネル領域7に対して主ゲート電
極9の反対側に配置されている。この遮光層11は前述
した遮光性薄膜から構成されている。この遮光性薄膜が
同時に導電性である場合は、遮光層11はバックチャネ
ルを制御する副ゲート電極ともなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic partial sectional view of a semiconductor device for driving a flat light valve. As shown in the figure, the present device has a laminated structure 2 formed on a support substrate 1.
The laminated structure 2 includes a light-shielding thin film and a semiconductor thin film disposed on the light-shielding thin film via an insulating film. A transparent electrode for driving a light valve, that is, a pixel electrode 3 is formed on the surface of the composite substrate having the laminated structure 2. And the laminated structure 2
Is provided with a switching element 4 for selectively exciting the pixel electrode 3. Switching element 4
Has a drain region 5 and a source region 6 formed apart from each other in a semiconductor thin film. The drain region 5 is connected to the signal line 7, and the source region 6 is connected to the corresponding pixel electrode 3. Further, a channel region 7 is provided between the drain region 5 and the source region 6.
A main gate electrode 9 is formed on the surface side of the channel region 7 via a gate insulating film 8. The main gate electrode 9 is connected to a scanning line (not shown) and controls the conductance of the channel region 7 to perform an on / off operation of the switching element 4. On the back side of the channel region 7, a light-shielding layer 11 is disposed via an insulating film 10.
That is, the light shielding layer 11 is arranged on the opposite side of the main gate electrode 9 with respect to the channel region 7. The light-shielding layer 11 is made of the light-shielding thin film described above. When the light-shielding thin film is simultaneously conductive, the light-shielding layer 11 also serves as a sub-gate electrode for controlling the back channel.

【0012】チャネル領域7の両側に配置された一対の
主副ゲート電極9及び11は遮光性材料から構成されて
いるので、チャネル領域7に入射する光を完全に遮断し
ている。又本実施例においては、チャネル領域7はシリ
コン単結晶からなる半導体薄膜に形成されており、通常
のLSI加工技術が直接適用できるのでそのチャネル長
をサブミクロンのオーダにまで微細化する事が可能であ
る。
Since the pair of main and sub gate electrodes 9 and 11 arranged on both sides of the channel region 7 are made of a light-shielding material, light incident on the channel region 7 is completely blocked. Further, in this embodiment, the channel region 7 is formed in a semiconductor thin film made of silicon single crystal, and the normal LSI processing technology can be directly applied, so that the channel length can be reduced to the order of submicron. It is.

【0013】図2は本発明にかかる平板型光弁駆動用半
導体装置の製造に用いられる複合基板の模式的部分断面
図である。図示する様に、複合基板は支持基板1とその
上に形成された積層構造2とからなっている。先ず、支
持基板1は透光性の絶縁材料例えば酸化シリコンを主成
分とする耐熱性の石英あるいは、酸化アルミニウムから
構成されている。酸化アルミニウムは熱膨張係数がシリ
コンに近く、応力が発生しにくい点で優れている。又、
単結晶も形成できる為、その上に単結晶半導体膜をヘテ
ロエピタキシャル成長する事もできる。次に、積層構造
2は、支持基板1の上に配置された遮光性薄膜21と、
前記遮光性薄膜21の上に配置された絶縁膜22と、前
記絶縁膜22の上に配置されているとともに支持基板1
に対して接着された単結晶材料からなる半導体薄膜23
とを含んでいる。前記遮光性薄膜21は導電性材料から
なり、例えばポリシリコンが用いられる。あるいは、ポ
リシリコンの単層膜に代えて、ゲルマニウム又はシリコ
ンゲルマニウム又はシリコンの単層膜あるいは少なくと
も1層のゲルマニウム又はシリコンゲルマニウムを含む
シリコンの多層膜を用いる事もできる。さらには、これ
ら半導体材料に代えてシリサイド、アルミニウム等の金
属膜を用いる事もできる。又、支持基板として酸化アル
ミニウム、即ちサファイヤを用いた場合には、その上に
ヘテロエピタキシャル成長したシリコン単結晶を遮光膜
として用いる事もできる。
FIG. 2 is a schematic partial sectional view of a composite substrate used for manufacturing a semiconductor device for driving a flat light valve according to the present invention. As shown in the figure, the composite substrate includes a support substrate 1 and a laminated structure 2 formed thereon. First, the support substrate 1 is made of a light-transmitting insulating material, for example, heat-resistant quartz containing silicon oxide as a main component or aluminum oxide. Aluminum oxide is excellent in that it has a thermal expansion coefficient close to that of silicon and hardly generates stress. or,
Since a single crystal can be formed, a single crystal semiconductor film can be heteroepitaxially grown thereon. Next, the laminated structure 2 includes a light-shielding thin film 21 disposed on the support substrate 1,
An insulating film 22 disposed on the light-shielding thin film 21;
Semiconductor thin film 23 made of a single crystal material adhered to
And The light-shielding thin film 21 is made of a conductive material, for example, polysilicon. Alternatively, instead of the single-layer film of polysilicon, a single-layer film of germanium, silicon-germanium, or silicon, or a multilayer film of silicon containing at least one layer of germanium or silicon-germanium can be used. Further, a metal film of silicide, aluminum, or the like can be used instead of these semiconductor materials. When aluminum oxide, that is, sapphire, is used as the supporting substrate, a silicon single crystal heteroepitaxially grown thereon may be used as a light-shielding film.

【0014】積層構造2は、支持基板1と遮光性薄膜2
1の間に介在する下地膜24を含んでいても良い。この
下地膜24は支持基板1と積層構造2の間の密着性を向
上させる為に設けられている。例えば、支持基板1が酸
化シリコンを主成分とする石英で構成されている場合に
は、下地膜24として酸化シリコンを用いる事ができ
る。又、支持基板1からの不純物を阻止する機能も下地
膜にもたせる場合は窒化シリコン又はオキシナイトライ
ド、又はそのうちの少なくとも1つと酸化シリコンとの
多層膜とする。特にオキシナイトライドは応力の調節が
できるので有用である。
The laminated structure 2 includes a support substrate 1 and a light-shielding thin film 2.
1 may include a base film 24 interposed therebetween. The base film 24 is provided for improving the adhesion between the support substrate 1 and the laminated structure 2. For example, when the support substrate 1 is made of quartz containing silicon oxide as a main component, silicon oxide can be used as the base film 24. When the underlying film also has a function of blocking impurities from the support substrate 1, the insulating film is made of silicon nitride or oxynitride, or a multilayer film of at least one of them and silicon oxide. In particular, oxynitride is useful because the stress can be adjusted.

【0015】次に、絶縁膜22は後に遮光性薄膜21か
ら構成される副ゲート電極に対するゲート絶縁膜として
用いられるものであり、例えば酸化シリコン又は窒化シ
リコンから構成される。あるいは、絶縁膜22は窒化シ
リコンと酸化シリコンの多層膜から構成する事もでき
る。
Next, the insulating film 22 is used later as a gate insulating film for the sub-gate electrode formed of the light-shielding thin film 21, and is made of, for example, silicon oxide or silicon nitride. Alternatively, the insulating film 22 can be composed of a multilayer film of silicon nitride and silicon oxide.

【0016】積層構造2の上部に位置する半導体薄膜2
3は例えばシリコンから構成される。このシリコンは単
結晶、多結晶あるいは非晶質の材料を用いることができ
る。非晶質シリコン薄膜あるいは多結晶シリコン薄膜は
化学気相成長法を用いてガラス基板上に容易に堆積でき
るので比較的大画面のアクティブマトリクス装置を製造
する場合に適している。非晶質シリコン薄膜を用いれ
ば、3インチから10インチ程度の面積を有するアクテ
ィブマトリクス液晶装置を製造することができる。特
に、非晶質シリコン薄膜は350℃以下の低温で形成で
きる為、大面積液晶パネルに適している。又、多結晶シ
リコン薄膜を用いた場合には2インチ程度の小型液晶パ
ネルを製造する事ができる。
Semiconductor thin film 2 located on top of laminated structure 2
3 is made of, for example, silicon. As this silicon, a single crystal, polycrystal or amorphous material can be used. Since an amorphous silicon thin film or a polycrystalline silicon thin film can be easily deposited on a glass substrate using a chemical vapor deposition method, it is suitable for manufacturing an active matrix device having a relatively large screen. When an amorphous silicon thin film is used, an active matrix liquid crystal device having an area of about 3 inches to 10 inches can be manufactured. In particular, since an amorphous silicon thin film can be formed at a low temperature of 350 ° C. or lower, it is suitable for a large-area liquid crystal panel. When a polycrystalline silicon thin film is used, a small liquid crystal panel of about 2 inches can be manufactured.

【0017】しかしながら、多結晶シリコン薄膜を用い
た場合には、微細半導体加工技術を適用してサブミクロ
ンのオーダのチャネル長を有するトランジスタを形成す
ると素子定数の再現性が悪く、バラツキも大きくなる。
更に、非晶質シリコンの場合は、サブミクロン加工技術
を用いても高速スイッチは期待できない。これに対し
て、シリコン単結晶からなる半導体薄膜を用いた場合に
は、微細半導体加工技術を直接適用する事ができスイッ
チング素子の集積密度を著しく向上でき、超微細な光弁
装置を得る事ができる。
However, when a polycrystalline silicon thin film is used, when a transistor having a channel length on the order of submicrons is formed by applying a fine semiconductor processing technique, the reproducibility of element constants is poor and the variation is large.
Furthermore, in the case of amorphous silicon, a high-speed switch cannot be expected even if submicron processing technology is used. On the other hand, when a semiconductor thin film made of silicon single crystal is used, the fine semiconductor processing technology can be directly applied, the integration density of switching elements can be significantly improved, and an ultra-fine light valve device can be obtained. it can.

【0018】たとえスイッチング素子がミクロンオーダ
ーのチャネル長でもチャネル移動度が大きいので、高速
動作を可能とする。さらにこれらのスイッチング素子を
制御する周辺回路を同一支持基板上に高感度に集積可能
となり、高速でスイッチング素子アレーを制御できるの
で、高精細動画像表示には不可欠となる。
Even if the switching element has a channel length on the order of microns, the channel mobility is large, so that high-speed operation is possible. Further, peripheral circuits for controlling these switching elements can be integrated on the same supporting substrate with high sensitivity, and the switching element array can be controlled at high speed, so that they are indispensable for high-definition moving image display.

【0019】次に図3および図4を参照して、本発明の
平板型光弁駆動用半導体装置の製造方法を詳細に説明す
る。先ず、図3(A)に示す工程において、複合基板が
準備される。即ち、研磨した石英板からなる支持基板1
の上に、先ず化学気相成長法あるいはスパッタリングを
用いて酸化シリコンからなる下地膜24を形成する。下
地膜24の上に、化学気相成長法を用いてポリシリコン
からなる遮光性薄膜21を堆積する。続いて遮光性薄膜
21の上に熱酸化法あるいは化学気相成長法を用いて酸
化シリコンからなる絶縁膜22を形成する。最後に、絶
縁膜22の上にシリコン単結晶からなる半導体薄膜23
を形成する。この半導体薄膜23は単結晶シリコン半導
体基板を絶縁膜22に対して接着した後数μmの厚さま
で研磨する事により得られる。
Next, with reference to FIGS. 3 and 4, a method of manufacturing the semiconductor device for driving a flat light valve according to the present invention will be described in detail. First, in the step shown in FIG. 3A, a composite substrate is prepared. That is, the supporting substrate 1 made of a polished quartz plate
First, a base film 24 made of silicon oxide is formed by chemical vapor deposition or sputtering. A light-shielding thin film 21 made of polysilicon is deposited on the base film 24 by using a chemical vapor deposition method. Subsequently, an insulating film 22 made of silicon oxide is formed on the light-shielding thin film 21 by using a thermal oxidation method or a chemical vapor deposition method. Finally, a semiconductor thin film 23 made of silicon single crystal is formed on the insulating film 22.
To form This semiconductor thin film 23 is obtained by adhering a single crystal silicon semiconductor substrate to the insulating film 22 and then polishing it to a thickness of several μm.

【0020】用いられる単結晶シリコン半導体基板はL
SI製造に用いられる高品質のシリコンウエハを用いる
事が好ましく、その結晶方位は「100」0.0±1.
0°の範囲の一様性を有し、その単結晶格子欠陥密度は
500個/cm2 以下である。かかる物理特性を有する
シリコンウエハの表面を先ず精密に平滑仕上げする。続
いて、平滑仕上げされた面を絶縁膜22に対して重ね合
わせ加熱する事によりシリコンウエハと支持基板1を互
いに熱圧着する。この熱圧着処理によりシリコンウエハ
と支持基板1は互いに強固に固着される。この状態で、
シリコンウエハを所望の厚みになるまで研磨加工するの
である。尚研磨処理に代えてエッチング処理を行っても
良い。この様にして得られたシリコン単結晶半導体薄膜
23はシリコンウエハの品質が実質的にそのまま保存さ
れるので結晶方位の一様性や格子欠陥密度に関して極め
て優れた半導体基板材料を得る事ができる。
The single crystal silicon semiconductor substrate used is L
It is preferable to use a high-quality silicon wafer used for SI manufacturing, and its crystal orientation is “100” 0.0 ± 1.
It has a uniformity in the range of 0 °, and its single crystal lattice defect density is not more than 500 defects / cm 2 . First, the surface of a silicon wafer having such physical characteristics is precisely smoothed. Subsequently, the silicon wafer and the support substrate 1 are thermocompression-bonded to each other by superposing and heating the smoothed surface on the insulating film 22. By this thermocompression bonding, the silicon wafer and the support substrate 1 are firmly fixed to each other. In this state,
The silicon wafer is polished until it has a desired thickness. Note that an etching process may be performed instead of the polishing process. Since the silicon single crystal semiconductor thin film 23 thus obtained retains the quality of the silicon wafer substantially as it is, it is possible to obtain a semiconductor substrate material having extremely excellent crystal orientation uniformity and lattice defect density.

【0021】なおシリコンウエハの熱圧着した面は現状
の技術では電気的な欠陥が多少残るので、次の様な工程
が更に好ましい。すなわち単結晶ウエハに熱酸化又はC
VDによりSiO2 を形成する。続いてCVDによりポ
リシリコンを形成し、必要ならば表面研磨を行う。続い
て順に熱酸化又はCVDによるSiO2 、CVDによる
シリコン窒化膜及び熱酸化又はCVDによるSiO2
形成する。このシリコンウエハを石英支持基板又はCV
D、SiO2 のコートされた石英支持基板上に熱圧着
し、シリコンウエハの研磨を行なう。
The following steps are more preferable because some electrical defects remain on the thermocompression-bonded surface of the silicon wafer with the current technology. That is, thermal oxidation or C
SiO 2 is formed by VD. Subsequently, polysilicon is formed by CVD, and surface polishing is performed if necessary. Then turn to form a SiO 2 by a silicon nitride film and the thermal oxide or CVD by SiO 2, CVD by thermal oxidation or CVD. This silicon wafer is placed on a quartz support substrate or CV
D, thermocompression bonding on a quartz support substrate coated with SiO 2 , and polishing of the silicon wafer.

【0022】次に図3(B)に示す工程において、下地
層24を除く積層構造2を逐次エッチングし、最下層即
ち下地層24の上に遮光性薄膜21からなる遮光層11
を形成する。この時同時に、遮光層11の上には絶縁膜
22からなるゲート酸化膜10も形成される。この遮光
層11の形成は複合基板の全面に感光膜26を被覆した
後所望の形状にパタニングし、パタニングされた感光膜
26をマスクとして選択的にエッチングを行う事により
得られる。
Next, in the step shown in FIG. 3B, the laminated structure 2 excluding the underlayer 24 is sequentially etched, and the light-shielding layer 11 made of the light-shielding thin film 21 is formed on the lowermost layer, that is, on the underlayer 24.
To form At this time, a gate oxide film 10 made of an insulating film 22 is also formed on the light shielding layer 11 at the same time. The formation of the light-shielding layer 11 can be obtained by covering the entire surface of the composite substrate with the photosensitive film 26, patterning the photosensitive film 26 into a desired shape, and selectively performing etching using the patterned photosensitive film 26 as a mask.

【0023】続いて図3(C)に示す工程において、パ
タニングされた遮光層11及びゲート酸化膜10の2層
構造の上に、素子領域25が形成される。素子領域25
は、半導体薄膜23のみを所望の形状に選択的にエッチ
ングする事により得られる。このエッチングは、素子領
域の形状に合わせてパタニングされた感光膜26をマス
クとして半導体薄膜23を選択的にエッチングする事に
より行われる。
Subsequently, in a step shown in FIG. 3C, an element region 25 is formed on the two-layer structure of the patterned light shielding layer 11 and the gate oxide film 10. Element region 25
Can be obtained by selectively etching only the semiconductor thin film 23 into a desired shape. This etching is performed by selectively etching the semiconductor thin film 23 using the photosensitive film 26 patterned according to the shape of the element region as a mask.

【0024】さらに図3(D)に示す工程において、感
光膜26を除去した後露出された半導体薄膜23の表面
を含めて全体的に熱酸化膜形成処理を施す。この結果、
半導体薄膜23の表面にはゲート酸化膜8が形成され
る。続いて図4(E)に示す工程において、素子領域2
5を覆う様に化学気相成長法により多結晶シリコン膜を
堆積する。この多結晶シリコン膜を所定の形状にパタニ
ングされた感光膜(図示せず)を用いて選択的にエッチ
ングし主ゲート電極9を形成する。この主ゲート電極9
はゲート酸化膜8を介して半導体薄膜23の上に配置さ
れる。
Further, in the step shown in FIG. 3D, a thermal oxide film forming process is performed on the entire surface including the surface of the semiconductor thin film 23 exposed after the removal of the photosensitive film 26. As a result,
On the surface of the semiconductor thin film 23, a gate oxide film 8 is formed. Subsequently, in the step shown in FIG.
5, a polycrystalline silicon film is deposited by a chemical vapor deposition method. The polycrystalline silicon film is selectively etched using a photosensitive film (not shown) patterned in a predetermined shape to form a main gate electrode 9. This main gate electrode 9
Are arranged on the semiconductor thin film 23 via the gate oxide film 8.

【0025】図4(F)に示す工程において、主ゲート
電極9をマスクとしてゲート酸化膜8を介して不純物の
イオン注入を行い、半導体薄膜23の中にドレイン領域
5及びソース領域6を形成する。この結果、主ゲート電
極9の下方においてドレイン領域5とソース領域6の間
に不純物の注入されていないトランジスタチャネル領域
7が設けられる。
In the step shown in FIG. 4F, impurity ions are implanted through the gate oxide film 8 using the main gate electrode 9 as a mask to form the drain region 5 and the source region 6 in the semiconductor thin film 23. . As a result, a transistor channel region 7 in which impurities are not implanted is provided below the main gate electrode 9 between the drain region 5 and the source region 6.

【0026】続いて、図4(G)に示す工程において、
素子領域を覆う様に保護膜27を形成する。この結果、
遮光層11及び主ゲート電極9を含むスイッチング素子
は保護膜27の中に埋設される。最後に図4(H)に示
す工程において、ソース領域6の上にあるゲート酸化膜
8の一部を除去してコンタクトホールを形成しこの部分
を覆う様に透明画素電極3を形成する。画素電極3は例
えばITO等からなる透明材料から構成される。加えて
画素電極3の下側に配置されている保護膜27も例えば
酸化シリコンから構成できるので透明であり、さらにそ
の下側に配置されている石英ガラスからなる支持基板1
も透明である。従って、画素電極3、保護膜27及び石
英ガラス支持基板1からなる3層構造は光学的に透明で
あり透過型の光弁装置に利用可能である。
Subsequently, in the step shown in FIG.
A protective film 27 is formed so as to cover the element region. As a result,
The switching element including the light shielding layer 11 and the main gate electrode 9 is embedded in the protective film 27. Finally, in the step shown in FIG. 4H, a part of the gate oxide film 8 on the source region 6 is removed to form a contact hole, and the transparent pixel electrode 3 is formed so as to cover this part. The pixel electrode 3 is made of, for example, a transparent material such as ITO. In addition, since the protective film 27 disposed below the pixel electrode 3 can be made of, for example, silicon oxide, it is transparent, and further, the support substrate 1 made of quartz glass disposed therebelow.
Is also transparent. Therefore, the three-layer structure including the pixel electrode 3, the protective film 27 and the quartz glass support substrate 1 is optically transparent and can be used for a transmission type light valve device.

【0027】逆にチャネル領域7を上下から挟む一対の
主副ゲート電極9及び11はポリシリコンから構成され
ており光学的に不透明である為入射光を遮断できチャネ
ル領域に流れるリーク電流を防止している。完全に遮断
する為にはシリコン、ゲルマニウム等低バンドギャップ
の材料を使う。
Conversely, a pair of main and sub gate electrodes 9 and 11 sandwiching the channel region 7 from above and below are made of polysilicon and are optically opaque, so that incident light can be blocked and leakage current flowing to the channel region can be prevented. ing. In order to completely shut off, use a material with a low band gap such as silicon or germanium.

【0028】上述した様に、図3および図4に示す製造
方法においては、高品質の単結晶シリコンからなる半導
体薄膜23に対して600℃以上の高温を用いた成膜処
理、高解像度のフォチリソエッチング及びイオン注入処
理等を施す事によりミクロンオーダあるいはサブミクロ
ンオーダのサイズを有する電界効果型絶縁ゲートトラン
ジスタを形成する事が可能である。用いるシリコン単結
晶膜は極めて高品質であるので得られた絶縁ゲート型ト
ランジスタの電気特性も優れている。同時に、画素電極
3も微細化技術によりミクロンオーダの寸法で形成する
ことができるので高密度且つ微細な構造を有するアクテ
ィブマトリクス液晶用半導体装置を製造することができ
る。
As described above, in the manufacturing method shown in FIGS. 3 and 4, a film forming process using a high temperature of 600 ° C. or more and a high resolution It is possible to form a field-effect insulated gate transistor having a micron-order or sub-micron-order size by performing a chiriso etching and an ion implantation process. Since the silicon single crystal film used is of extremely high quality, the obtained insulated gate transistor has excellent electrical characteristics. At the same time, the pixel electrode 3 can also be formed in a micron-order size by a miniaturization technique, so that a semiconductor device for an active matrix liquid crystal having a high-density and fine structure can be manufactured.

【0029】図3および図4の場合は、単結晶半導体膜
23を熱圧着方法により形成した例についての実施例で
あった。単結晶半導体膜を熱圧着でなく、エピタキシャ
ル方法によって形成する場合の実施例を図5および図6
を用いて説明する。
FIGS. 3 and 4 show the embodiment in which the single crystal semiconductor film 23 is formed by a thermocompression bonding method. 5 and 6 show an embodiment in which a single crystal semiconductor film is formed not by thermocompression bonding but by an epitaxial method.
This will be described with reference to FIG.

【0030】先ず、サファイヤの様な透明な酸化アルミ
ニウム101を図5(A)の様に支持基板として用い
る。次に、図5(B)の如く、酸化アルミニウム101
の結晶を種としてシリコン単結晶膜102をヘテロエピ
タキシャル成長する。酸化アルミニウムは、多結晶の場
合にはその熱膨張係数が石英に比べシリコンの値に近
い。従って、図3に示した実施例の支持基板に多結晶酸
化アルミニウムを用いた場合には、熱応力が小さく、そ
の上に形成されている単結晶シリコン膜の結晶性を半導
体プロセスの高温処理を介しても維持できる。
First, a transparent aluminum oxide 101 such as sapphire is used as a support substrate as shown in FIG. Next, as shown in FIG.
The silicon single crystal film 102 is heteroepitaxially grown using the above crystal as a seed. Aluminum oxide, when polycrystalline, has a coefficient of thermal expansion closer to that of silicon than quartz. Therefore, when polycrystalline aluminum oxide is used for the supporting substrate of the embodiment shown in FIG. 3, the thermal stress is small, and the crystallinity of the single crystal silicon film formed thereon is reduced by the high temperature treatment of the semiconductor process. Can be maintained through

【0031】図5においては、単結晶酸化アルミニウム
を用いている為、図5(B)の様に単結晶シリコン膜1
02をヘテロエピタキシャル成長する事ができる。次
に、成長した単結晶シリコン膜102を図5(C)の様
にパタニングして遮光膜111を形成する。
In FIG. 5, since single crystal aluminum oxide is used, the single crystal silicon film 1 is formed as shown in FIG.
02 can be heteroepitaxially grown. Next, the grown single crystal silicon film 102 is patterned as shown in FIG.

【0032】次に図5(D)の様に絶縁膜110を形成
し、さらに、その一部に穴112をあけ、図5(E)の
様に単結晶シリコン膜111の表面を出す。次に、非晶
質あるいは多結晶の半導体膜123を図6(F)の様に
形成する。穴112では、単結晶シリコン膜111と半
導体膜123が接している。この状態で高温熱処理を行
うと、穴の部分の単結晶シリコン膜111を種として半
導体膜123がラテラルエピ成長する。従って、図6
(G)の用にその穴の近い領域123Aは単結晶化す
る。単結晶化されない領域123Bは多結晶状態になっ
ている。このエピタキシャル成長は、図6(F)におい
ては先ず多結晶半導体膜123を形成し、熱処理によっ
てラテラルエピ成長した例を示したが、図5(E)の状
態からガスソースエピタキシャル成長、あるいは、液相
エピタキシャル成長しても図6(G)の様に単結晶半導
体膜を形成できる。半導体膜としては、シリコン、Ga
As膜が可能である。
Next, an insulating film 110 is formed as shown in FIG. 5 (D), and a hole 112 is made in a part of the insulating film 110 to expose the surface of the single crystal silicon film 111 as shown in FIG. 5 (E). Next, an amorphous or polycrystalline semiconductor film 123 is formed as shown in FIG. In the hole 112, the single crystal silicon film 111 and the semiconductor film 123 are in contact. When high-temperature heat treatment is performed in this state, the semiconductor film 123 laterally grows using the single crystal silicon film 111 in the hole as a seed. Therefore, FIG.
For (G), the region 123A near the hole is monocrystallized. The region 123B that is not single-crystallized is in a polycrystalline state. In this epitaxial growth, the example in which the polycrystalline semiconductor film 123 is formed first and the lateral epi growth is performed by heat treatment in FIG. 6F is shown. However, the gas source epitaxial growth or the liquid phase epitaxial growth is performed from the state of FIG. However, a single crystal semiconductor film can be formed as shown in FIG. As the semiconductor film, silicon, Ga
As films are possible.

【0033】次に、図6(H)に示す様に、トランジス
タの基板になる領域124をパタニングする。次に、図
6(I)の様にゲート絶縁膜108を形成し、最終的
に、図6(J)の様に透明電極103をドレイン領域1
06に接続したトランジスタを形成する。ソース領域1
05とドレイン領域106との間のチャネル領域107
のコンダクタンスは、ゲート電極125と遮光膜111
によって制御できる。図6(J)においては、遮光膜1
11がソース領域105と接続した例を示したが、その
必要はない。図6(G)においてラテラルエピ成長は、
3〜5μmと充分長く単結晶領域を形成するので、図6
(J)の様に単結晶のトランジスタを絶縁膜の上に形成
できる。
Next, as shown in FIG. 6H, a region 124 to be a substrate of the transistor is patterned. Next, a gate insulating film 108 is formed as shown in FIG. 6I, and finally, as shown in FIG.
A transistor connected to the transistor 06 is formed. Source area 1
Channel region 107 between the gate region 05 and the drain region 106
Of the gate electrode 125 and the light shielding film 111
Can be controlled by In FIG. 6 (J), the light shielding film 1
Although the example in which 11 is connected to the source region 105 is shown, it is not necessary. In FIG. 6 (G), the lateral epi growth
Since a sufficiently long single crystal region is formed at 3 to 5 μm, FIG.
As in (J), a single crystal transistor can be formed over the insulating film.

【0034】最後に図7を参照して本発明にかかる平板
型光弁駆動用半導体装置を用いて組立てられた光弁装置
の例を説明する。図示する様に、光弁装置は半導体装置
28と、前記半導体装置28に対向配置された対向基板
29と、半導体装置28と対向基板29の間に配置され
た電気光学物質層例えば液晶層30等から構成されてい
る。半導体装置28には画素を規定する画素電極あるい
は駆動電極3と、所定の信号に応じて前記駆動電極3を
励起する為のスイッチング素子4とが形成されている。
Finally, an example of a light valve device assembled using the flat type light valve driving semiconductor device according to the present invention will be described with reference to FIG. As shown in the figure, the light valve device includes a semiconductor device 28, a counter substrate 29 disposed opposite the semiconductor device 28, and an electro-optical material layer such as a liquid crystal layer 30 disposed between the semiconductor device 28 and the counter substrate 29. It is composed of In the semiconductor device 28, a pixel electrode or a drive electrode 3 for defining a pixel and a switching element 4 for exciting the drive electrode 3 according to a predetermined signal are formed.

【0035】半導体装置28は例えば石英ガラスからな
る支持基板1と支持基板1の上に形成された積層構造2
とからなっている。加えて、支持基板1の裏面側には偏
光板31が接着されている。そして、スイッチング素子
4は積層構造2に含まれる単結晶シリコン半導体薄膜に
形成されている。このスイッチング素子4はマトリクス
状に配置された複数の電界効果型絶縁ゲートトランジス
タから構成されている。トランジスタのソース領域は対
応する画素電極3に接続されており、同じく主ゲート電
極は走査線32に接続されており、同じくドレイン電極
は信号線7に接続されている。半導体装置28はさらに
Xドライバ33を含み列状の信号線7に接続されてい
る。さらに、Yドライバ34を含み行状の走査線32に
接続されている。又、対向基板29はガラス基板35
と、ガラス基板35の外側面に接着された偏光板36
と、ガラス基板35の内側面に形成された対向電極ある
いは共通電極37とから構成されている。
The semiconductor device 28 includes a support substrate 1 made of, for example, quartz glass and a laminated structure 2 formed on the support substrate 1.
It consists of In addition, a polarizing plate 31 is adhered to the back side of the support substrate 1. The switching element 4 is formed on a single-crystal silicon semiconductor thin film included in the multilayer structure 2. The switching element 4 includes a plurality of field effect insulated gate transistors arranged in a matrix. The source region of the transistor is connected to the corresponding pixel electrode 3, the main gate electrode is connected to the scanning line 32, and the drain electrode is connected to the signal line 7. The semiconductor device 28 further includes an X driver 33 and is connected to the column-shaped signal lines 7. Further, it includes a Y driver 34 and is connected to the row-shaped scanning lines 32. The opposite substrate 29 is a glass substrate 35
And a polarizing plate 36 bonded to the outer surface of the glass substrate 35
And a counter electrode or common electrode 37 formed on the inner surface of the glass substrate 35.

【0036】図示しないが、各スイッチング素子4に含
まれる遮光層又は副ゲート電極も好ましくは主ゲート電
極と共通に走査線32に接続されている。かかる結線に
より、スイッチング素子を構成するトランジスタのチャ
ネル領域に流れるリーク電流を有効に防止する事ができ
る。あるいは、遮光層は対応するトランジスタのソース
領域又はドレイン領域に結線する事もできる。何れにし
ても、遮光層に所定の電圧を印加する事によりバックチ
ャネルに基づくリーク電流を有効に防止することができ
る。さらには、遮光層に印加される電圧を制御する事に
よりチャネル領域の閾値電圧を所望の値に設定する事も
可能である。
Although not shown, the light shielding layer or the sub-gate electrode included in each switching element 4 is also preferably connected to the scanning line 32 in common with the main gate electrode. With such a connection, it is possible to effectively prevent a leak current flowing in the channel region of the transistor forming the switching element. Alternatively, the light shielding layer can be connected to the source region or the drain region of the corresponding transistor. In any case, by applying a predetermined voltage to the light shielding layer, it is possible to effectively prevent a leakage current based on the back channel. Further, the threshold voltage of the channel region can be set to a desired value by controlling the voltage applied to the light shielding layer.

【0037】次に図7を参照して上述した構成を有する
光弁装置の動作を詳細に説明する。個々のスイッチング
素子4の主副ゲート電極は共通に走査線32に接続され
ており、Yドライバ34によって走査信号が印加され線
順次で個々のスイッチング素子4の導通及び遮断を制御
する。Xドライバ33から出力されるデータ信号は信号
線7を介して導通状態にある選択されたスイッチング素
子4に印加される。印加されたデータ信号は対応する画
素電極3に伝えられ、画素電極を励起し液晶層30に作
用してその透過率を実質的に100%とする。一方、非
選択時においてはスイッチング素子4は非導通状態とな
り画素電極に書込まれたデータ信号を電荷として維持す
る。尚液晶層30は比抵抗が高く通常は容量性として動
作する。
Next, the operation of the light valve device having the above configuration will be described in detail with reference to FIG. The main and sub gate electrodes of the individual switching elements 4 are commonly connected to a scanning line 32, and a scanning signal is applied by a Y driver 34 to control conduction and interruption of the individual switching elements 4 in line order. The data signal output from the X driver 33 is applied via the signal line 7 to the selected switching element 4 in the conductive state. The applied data signal is transmitted to the corresponding pixel electrode 3 and excites the pixel electrode to act on the liquid crystal layer 30 to make the transmittance substantially 100%. On the other hand, at the time of non-selection, the switching element 4 becomes non-conductive, and maintains the data signal written in the pixel electrode as electric charge. The liquid crystal layer 30 has a high specific resistance and normally operates as a capacitive element.

【0038】これらスイッチング素子4のスイッチング
性能を表すためにオン/オフ電流比が用いられる。液晶
動作に必要な電流比は書込み時間と保持時間から簡単に
求められる。例えばデータ信号がテレビジョン信号であ
る場合には、1走査線期間の約60μsecの間にデー
タ信号の90%以上を書込まねばならない。一方、1フ
ィールド期間である約16msecで電荷の90%以上
を保持しなければならない。その結果、電流比は5桁以
上必要となる。この点、本発明によればチャネル領域は
主副ゲート電極によって両面からそのコンダクタンスが
制御される構造となっているので、オフ時におけるリー
ク電流は実質的に完全に除去されている。かかる構造を
有するスイッチング素子のオン/オフ比は6桁以上を十
分に確保する事ができる。従って、極めて高速な信号応
答性を有するアクティブマトリクスタイプの光弁装置を
得る事ができる。
The on / off current ratio is used to express the switching performance of these switching elements 4. The current ratio required for the liquid crystal operation can be easily obtained from the writing time and the holding time. For example, when the data signal is a television signal, 90% or more of the data signal must be written within about 60 μsec of one scanning line period. On the other hand, 90% or more of the electric charge must be held in one field period of about 16 msec. As a result, the current ratio needs to be 5 digits or more. In this regard, according to the present invention, the channel region has a structure in which the conductance is controlled from both surfaces by the main and sub gate electrodes, so that the leak current at the time of off is substantially completely removed. The ON / OFF ratio of the switching element having such a structure can sufficiently secure 6 digits or more. Therefore, it is possible to obtain an active matrix type light valve device having an extremely high-speed signal response.

【0039】[0039]

【発明の効果】上述した様に、本発明によればトランジ
スタチャネル領域の両側に配置された一対の主副ゲート
電極をポリシリコン等の遮光性材料で構成する事により
チャネル領域を外部入射光から有効に遮断する事ができ
光電効果に基づくリーク電流の発生を有効に防止する事
ができるという効果がある。さらに、半導体薄膜に形成
されたトランジスタチャネル領域を上下から主ゲート電
極及び導電性材料からなる遮光層すなわち副ゲート電極
により制御する構造としたので、所謂バックチャネルを
有効に防止する事ができ、極めてオン/オフ比の優れた
薄膜トランジスタを得る事ができる。この結果、非常に
高速応答性に優れた且つ誤動作のない平板型光弁駆動用
半導体装置を得る事ができるという効果がある。加え
て、電界効果絶縁ゲート型トランジスタからなるスイッ
チング素子をシリコン単結晶より構成される半導体薄膜
に形成する事により、超微細且つ超高密度の平板型光弁
駆動用半導体装置を得る事ができるという効果もある。
As described above, according to the present invention, the pair of main and sub gate electrodes disposed on both sides of the transistor channel region are made of a light-shielding material such as polysilicon so that the channel region is protected from external incident light. There is an effect that it is possible to effectively cut off and effectively prevent the generation of a leak current based on the photoelectric effect. Furthermore, since the transistor channel region formed in the semiconductor thin film is controlled from above and below by a main gate electrode and a light-shielding layer made of a conductive material, that is, a sub-gate electrode, a so-called back channel can be effectively prevented. A thin film transistor having an excellent on / off ratio can be obtained. As a result, there is an effect that a flat-type light valve driving semiconductor device excellent in high-speed response and without malfunction can be obtained. In addition, by forming a switching element composed of a field-effect insulated gate transistor on a semiconductor thin film made of silicon single crystal, it is possible to obtain an ultrafine and ultrahigh-density flat-panel light valve driving semiconductor device. There is also an effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】平板型光弁駆動用半導体装置の構造を示す模式
的部分断面図である。
FIG. 1 is a schematic partial cross-sectional view showing a structure of a flat plate type light valve driving semiconductor device.

【図2】かかる半導体装置の製造に用いられる複合基板
の構造を示す模式的部分断面図である。
FIG. 2 is a schematic partial cross-sectional view showing a structure of a composite substrate used for manufacturing such a semiconductor device.

【図3】平板型光弁駆動用半導体装置の製造工程を示す
模式的工程図である。
FIG. 3 is a schematic process diagram showing a manufacturing process of the semiconductor device for driving a flat light valve.

【図4】平板型光弁駆動用半導体装置の製造工程を示す
模式的工程図である。
FIG. 4 is a schematic process diagram showing a manufacturing process of the semiconductor device for driving a flat light valve.

【図5】平板型光弁駆動用半導体装置の製造工程を示す
別の模式的工程図である。
FIG. 5 is another schematic process view showing the manufacturing process of the flat plate type light valve driving semiconductor device.

【図6】平板型光弁駆動用半導体装置の製造工程を示す
別の模式的工程図である。
FIG. 6 is another schematic process view showing the manufacturing process of the semiconductor device for driving a flat light valve.

【図7】平板型光弁駆動用半導体装置を用いて構成され
た光弁装置の構造を示す模式的分解斜視図である。
FIG. 7 is a schematic exploded perspective view showing the structure of a light valve device formed using a flat plate type light valve driving semiconductor device.

【符号の説明】[Explanation of symbols]

1 支持基板 2 積層構造 3 画素電極 4 スイッチング素子 5 ドレイン領域 6 ソース領域 7 チャネル領域 8 ゲート酸化膜 9 主ゲート電極 10 ゲート酸化膜 11 遮光層 21 遮光性薄膜 22 絶縁膜 23 半導体薄膜 24 下地膜 DESCRIPTION OF SYMBOLS 1 Support substrate 2 Laminated structure 3 Pixel electrode 4 Switching element 5 Drain region 6 Source region 7 Channel region 8 Gate oxide film 9 Main gate electrode 10 Gate oxide film 11 Light shielding layer 21 Light shielding thin film 22 Insulating film 23 Semiconductor thin film 24 Base film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小島 芳和 千葉県千葉市美浜区中瀬1丁目8番地 セイコー電子工業株式会社内 (72)発明者 鷹巣 博昭 千葉県千葉市美浜区中瀬1丁目8番地 セイコー電子工業株式会社内 審査官 河本 充雄 (56)参考文献 特開 昭58−88783(JP,A) 特開 昭61−79256(JP,A) 特開 平4−133033(JP,A) 米国特許4751196(US,A) (58)調査した分野(Int.Cl.6,DB名) H01L 29/786 H01L 21/336 H01L 27/12 G02F 1/136 500──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshikazu Kojima 1-8-1, Nakase, Mihama-ku, Chiba-shi, Chiba Inside Seiko Electronic Industries Co., Ltd. (72) Hiroaki Takasu 1-8-1, Nakase, Mihama-ku, Chiba-shi, Chiba Seiko Mitsuo Kawamoto, Examiner, Electronic Industry Co., Ltd. (56) References JP-A-58-8883 (JP, A) JP-A-61-79256 (JP, A) JP-A-4-133303 (JP, A) US Pat. No. 4,751,196 (US, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 29/786 H01L 21/336 H01L 27/12 G02F 1/136 500

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 透明支持基板と、前記透明支持基板の上
に配置された遮光性薄膜と、前記遮光性薄膜の上に絶縁
膜を介して配置された半導体薄膜とを含む積層構造を有
する複合基板と、 前記複合基板の上の少なくとも前記遮光性薄膜を有しな
い部分の上部に配置された光弁駆動用透明電極と、 前記半導体薄膜にチャネル領域と前記チャネル領域と接
するドレイン領域及びソース領域を有し、前記チャネル
領域の導通を制御する主ゲート電極を有するトランジス
タからなり前記透明電極を選択的に励起する為のスイッ
チング素子を有し、 前記遮光性薄膜を前記チャネル領域に対して前記主ゲー
ト電極の反対側に有し、 前記スイッチング素子はアレイ状に複数配置され、前記
各スイッチング素子のチャネル領域は、結晶方位「10
0」0.0±1.0°の範囲の一様性を有する単結晶シ
リコン薄膜からなる 平板型光弁駆動用半導体装置。
1. A composite having a laminated structure including a transparent support substrate, a light-shielding thin film disposed on the transparent support substrate, and a semiconductor thin film disposed on the light-shielding thin film via an insulating film. A substrate, having at least the light-shielding thin film on the composite substrate.
A light valve driving transparent electrode disposed on the upper part have, the semiconductor thin film in a channel region and said channel region contact
A drain region and a source region, a switching element for selectively energizing said transparent electrode consists of a transistor having a main gate electrode for controlling conduction of said channel region, said channel said light shielding thin film The main game
A plurality of switching elements are arranged in an array,
The channel region of each switching element has a crystal orientation of “10
0 ”single crystal silicon with uniformity in the range of 0.0 ± 1.0 °
A semiconductor device for driving a flat light valve made of a recon thin film .
【請求項2】 前記遮光性薄膜と前記透明支持基板の間2. Between the light-shielding thin film and the transparent support substrate.
にオキシナイトライドからなる下地層を有する請求項12. An undercoat layer comprising oxynitride.
記載の平板型光弁駆動用半導体装置。The flat panel type light valve driving semiconductor device as described in the above.
【請求項3】 前記透明支持基板が酸化シリコンを主成3. The transparent supporting substrate mainly comprises silicon oxide.
分とする石英からなり、前記遮光性薄膜と前記透明支持The light-shielding thin film and the transparent support
基板の間に酸化シリコンからなる下地層を有する請求項Having an underlayer made of silicon oxide between the substrates.
1記載の平板型光弁駆動用半導体装置。2. The semiconductor device for driving a flat light valve according to claim 1.
JP2434395A 1995-02-13 1995-02-13 Semiconductor device for driving a flat light valve Expired - Lifetime JP2835580B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2434395A JP2835580B2 (en) 1995-02-13 1995-02-13 Semiconductor device for driving a flat light valve

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2434395A JP2835580B2 (en) 1995-02-13 1995-02-13 Semiconductor device for driving a flat light valve

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP27743690A Division JPH0824193B2 (en) 1990-10-16 1990-10-16 Manufacturing method of semiconductor device for driving flat plate type light valve

Publications (2)

Publication Number Publication Date
JPH09102610A JPH09102610A (en) 1997-04-15
JP2835580B2 true JP2835580B2 (en) 1998-12-14

Family

ID=12135549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2434395A Expired - Lifetime JP2835580B2 (en) 1995-02-13 1995-02-13 Semiconductor device for driving a flat light valve

Country Status (1)

Country Link
JP (1) JP2835580B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682893B1 (en) 2004-10-13 2007-02-15 삼성전자주식회사 Thin film transistor and method of manufacturing the same
KR100790869B1 (en) * 2006-02-16 2008-01-03 삼성전자주식회사 Single crystal substrate and fabrication method thereof
JP5369274B2 (en) * 2007-01-25 2013-12-18 国立大学法人九州工業大学 Organic field effect transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751196A (en) 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888783A (en) * 1981-11-20 1983-05-26 三菱電機株式会社 Matrix type liquid crystal display
JPS6179256A (en) * 1984-09-26 1986-04-22 Seiko Instr & Electronics Ltd Thin-film transistor
JP3072326B2 (en) * 1990-09-25 2000-07-31 セイコーインスツルメンツ株式会社 Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751196A (en) 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof

Also Published As

Publication number Publication date
JPH09102610A (en) 1997-04-15

Similar Documents

Publication Publication Date Title
KR100238640B1 (en) Semiconductor device and manufacturing method of the same
JPS62232966A (en) Thin film transistor
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
GB2081018A (en) Active Matrix Assembly for Display Device
JPH07321323A (en) Thin film transistor and its manufacturing method
JP3531415B2 (en) SOI substrate, method of manufacturing the same, semiconductor device and liquid crystal panel using the same
US6331473B1 (en) SOI substrate, method for making the same, semiconductive device and liquid crystal panel using the same
JP2835580B2 (en) Semiconductor device for driving a flat light valve
JP3121005B2 (en) Thin film semiconductor device, method of manufacturing the same, manufacturing apparatus, and image processing apparatus
JPH0611729A (en) Liquid crystal display device and its production
JP3062698B2 (en) Single crystal thin film semiconductor device for light valve substrate
JP2838612B2 (en) Light valve device and manufacturing method thereof
JP3091883B2 (en) Light valve device and semiconductor device
JPH04115231A (en) Semiconductor device for light valve substrate
JPH0212031B2 (en)
JPS6112271B2 (en)
JPS6293978A (en) Manufacture of thin film transistor
JPS63155766A (en) Thin film transistor
JPH0677482A (en) Manufacture of array substrate for liquid-crystal display device
JPH0868991A (en) Active matrix type liquid crystal driving device
JPH04133036A (en) Single crystal thin film semiconductor device for optical valve substrate
JPH04133034A (en) Single crystal thin film semiconductor device for optical valve substrate
JP2001102584A (en) Manufacturing methods of thin-film transistor, display device, and the thin-film semiconductor device
JP2841572B2 (en) Method of manufacturing thin film transistor matrix
JPH0961851A (en) Liquid crystal display device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111009

Year of fee payment: 13