JP2822811B2 - Wiring structure of multilayer wiring board - Google Patents

Wiring structure of multilayer wiring board

Info

Publication number
JP2822811B2
JP2822811B2 JP26206392A JP26206392A JP2822811B2 JP 2822811 B2 JP2822811 B2 JP 2822811B2 JP 26206392 A JP26206392 A JP 26206392A JP 26206392 A JP26206392 A JP 26206392A JP 2822811 B2 JP2822811 B2 JP 2822811B2
Authority
JP
Japan
Prior art keywords
wiring
multilayer
hole
resistance
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26206392A
Other languages
Japanese (ja)
Other versions
JPH06112652A (en
Inventor
栄 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17370517&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2822811(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26206392A priority Critical patent/JP2822811B2/en
Publication of JPH06112652A publication Critical patent/JPH06112652A/en
Application granted granted Critical
Publication of JP2822811B2 publication Critical patent/JP2822811B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多層配線基板に対し、
特に配線パターンの構造に関する。
BACKGROUND OF THE INVENTION The present invention relates to a multilayer wiring board,
In particular, it relates to the structure of a wiring pattern.

【0002】[0002]

【従来の技術】図3は従来の配線構造を有する多層配線
基板を示す断面図である。図3に示すようにスルーホー
ル31とスルーホール32とを結ぶ配線は、X配線33
がただ1本だけの構造であった。同様にスルーホール3
4とスルーホール35とを結ぶ配線は、Y配線36が1
本だけの構造であった。
2. Description of the Related Art FIG. 3 is a sectional view showing a conventional multilayer wiring board having a wiring structure. As shown in FIG. 3, a wiring connecting the through hole 31 and the through hole 32 is an X wiring 33.
But there was only one structure. Similarly, through hole 3
4 and the through hole 35, the Y wiring 36 is 1
It was a book only structure.

【0003】ところが、例えば大きな電流の流れる電源
配線や高速な信号配線では、上述した従来の一般的な配
線パターン構造よりもさらに低い配線抵抗が必要とされ
る場合がある。またアルミナ製セラミック基板の配線に
は、配線抵抗の高いタングステン等の導体材料を使わな
ければならず、構造的に抵抗を下げたいという場合があ
る。
However, for example, a power supply wiring through which a large current flows or a high-speed signal wiring may require a lower wiring resistance than the above-described general wiring pattern structure. In addition, a conductor material such as tungsten having a high wiring resistance must be used for the wiring of the alumina ceramic substrate, and there is a case where it is desired to lower the resistance structurally.

【0004】この問題を解決するには、配線の幅,厚さ
あるいはその両方を増やして断面積を大きくすること、
あるいは比抵抗の小さい材料の導体を用いることが従来
の一般的な考え方であった。
In order to solve this problem, it is necessary to increase the cross-sectional area by increasing the width and / or thickness of the wiring,
Alternatively, a conventional general idea is to use a conductor made of a material having a small specific resistance.

【0005】[0005]

【発明が解決しようとする課題】配線抵抗低下のため配
線の厚さを厚くすること、及び比抵抗の小さい材料を用
いることは、一般に製造プロセス上難しい場合が多く、
厚さの制約や材料の選定上自づから限界がある。
In general, it is often difficult in the manufacturing process to increase the thickness of the wiring to reduce the wiring resistance and to use a material having a small specific resistance.
There are limitations due to thickness restrictions and material choices.

【0006】一方、配線幅を広げると、それに伴って配
線間隙が減少し、絶縁信頼性の低下を招き、あるいは間
隙を一定とするための配線ピッチが増大して搭載部品の
実装密度が低下する。
On the other hand, when the wiring width is widened, the wiring gap is reduced accordingly, and the insulation reliability is reduced, or the wiring pitch for making the gap constant is increased, and the mounting density of mounted components is reduced. .

【0007】配線抵抗を小さくするために配線断面積を
変えることは上述したような問題点がある。
Changing the cross-sectional area of the wiring to reduce the wiring resistance has the above-mentioned problems.

【0008】本発明の目的は、低抵抗値の配線とした多
層配線基板の配線構造を提供することにある。
It is an object of the present invention to provide a wiring structure of a multilayer wiring board having low resistance wiring.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多層配線基板の配線構造は、所定のス
ルーホール相互間を接続する配線を有する多層配線基板
の配線構造であって、該配線は、隣合う2層以上の多層
構造体として構成されたものであり、かつ各層の配線
は、同一の配線パターンを有するものである。
In order to achieve the above object, a wiring structure of a multilayer wiring board according to the present invention is a wiring structure of a multilayer wiring board having wiring connecting predetermined through holes, The wiring is configured as a multilayer structure of two or more adjacent layers , and the wiring of each layer is formed.
Have the same wiring pattern.

【0010】[0010]

【0011】また、前記多層構造体の各層の配線は、ス
ルーホールを介して接続されたものである。
[0011] The wiring of each layer of the multilayer structure is connected through a through hole.

【0012】[0012]

【作用】スルーホール相互間を接続する配線が少なくと
も2層構造となっているため、配線の抵抗値を小さく抑
えることが可能となる。
Since the wiring connecting the through holes has at least a two-layer structure, the resistance value of the wiring can be reduced.

【0013】[0013]

【実施例】次に本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0014】(実施例1)図1は、本発明の実施例1に
係る多層配線セラミック基板を示す断面図である。まず
基板製造のプロセスを順を追って説明する。
FIG. 1 is a sectional view showing a multilayer wiring ceramic substrate according to a first embodiment of the present invention. First, the substrate manufacturing process will be described step by step.

【0015】初めにアルミナの粉体と固形化のためのバ
インダーとの混合粉に分散剤,可塑剤等の有機溶剤とを
加えて混合し、十分に撹拌し、これをスラリー化する。
バインダーとしてはセルロース系(メチルセルロース,
エチルセルロース),ポリビニルアルコール,アクリル
系,ポリビニルブチラール等が主に用いられる。分散剤
としては非イオン系界面活性剤が、可塑剤としてはジブ
チルフタレート,ジオクチルフタレート,グリセリン等
が用いられる。
First, an organic solvent such as a dispersant and a plasticizer is added to a mixed powder of an alumina powder and a binder for solidification, mixed and stirred sufficiently to form a slurry.
Cellulose (Methylcellulose,
Ethyl cellulose), polyvinyl alcohol, acrylic, polyvinyl butyral, etc. are mainly used. As the dispersant, a nonionic surfactant is used, and as the plasticizer, dibutyl phthalate, dioctyl phthalate, glycerin, or the like is used.

【0016】セラミックグリーンシートを作成する方法
はいくつかあるが、ここでは薄いシートを形成するのに
適しているドクターブレード法を用いている。この方法
は上記のスラリーをドクターブレードと呼ばれるナイフ
と連続したフィルムとのギャップによってキャスティン
グを行い、熱風乾燥させてフィルム上にグリーンシート
を形成する方法である。この方法ではシート厚は約0.
03〜1mmの間で可能である。本実施例では約0.2
mmとし、キャスティングの幅は約160mmとした。
この連続シートを約150mm□の大きさに切り取り、
方形のグリーンシートとする。
Although there are several methods for producing a ceramic green sheet, a doctor blade method suitable for forming a thin sheet is used here. In this method, the slurry is cast by a gap between a knife called a doctor blade and a continuous film, and dried by hot air to form a green sheet on the film. In this method, the sheet thickness is about 0.5.
It is possible between 03 and 1 mm. In this embodiment, about 0.2
mm and the width of the casting was about 160 mm.
Cut this continuous sheet to the size of about 150mm □,
It is a square green sheet.

【0017】次にシートにスルーホール孔をピンと金型
の組み合わせにより、あらかじめ決められた所定の位置
に形成する。孔径は約250μmとする。
Next, through-hole holes are formed in the sheet at predetermined positions determined by a combination of a pin and a mold. The pore size is about 250 μm.

【0018】スルーホール孔の形成後、厚膜印刷法で総
てのスルーホール内に導体ペーストを埋込み、及びシー
ト表面の所定の信号配線のパターンの形成を行う。印刷
のペースト材料にはセラミックの焼成温度を考慮し、融
点の高いタングステン(W)やモリブデン(Mo)を用
いている。配線幅,膜厚は焼成後の予想値でそれぞれ2
00μm,10μmである。
After the formation of the through-holes, a conductive paste is embedded in all the through-holes by a thick film printing method, and a predetermined signal wiring pattern on the sheet surface is formed. Tungsten (W) or molybdenum (Mo) having a high melting point is used as the printing paste material in consideration of the firing temperature of the ceramic. Wiring width and film thickness are 2
00 μm and 10 μm.

【0019】従来の配線は、XY方向にそれぞれ1層で
あったが、本実施例では低抵抗化のためにXYそれぞれ
の配線を図1のように2層構造とする。すなわち、スル
ーホール11とスルーホール12とを結ぶために、通常
のX配線13に加えてX配線14を追加して形成する。
同様にスルーホール15とスルーホール16とを結ぶた
めに、通常のY配線17に加えてY配線18を追加して
形成する。このようにXY配線13,14,17,18
は同じ配線パターンとする。
The conventional wiring has one layer in each of the X and Y directions. However, in this embodiment, each of the X and Y wirings has a two-layer structure as shown in FIG. 1 in order to reduce the resistance. That is, in order to connect the through hole 11 and the through hole 12, an X wiring 14 is additionally formed in addition to the normal X wiring 13.
Similarly, in order to connect the through hole 15 and the through hole 16, a Y wiring 18 is additionally formed in addition to the normal Y wiring 17. Thus, the XY wirings 13, 14, 17, 18
Are the same wiring pattern.

【0020】こうして印刷されたセラミックグリーンシ
ートを積層工程にてずれの無いように積層する。積層シ
ート枚数は、ここでは基板一枚あたり12枚としてい
る。
The ceramic green sheets printed in this manner are laminated so as not to be displaced in the laminating step. Here, the number of laminated sheets is 12 per substrate.

【0021】この後、さらに熱プレス法により複数のシ
ートの一体化形成を行い積層体にする。プレスの条件は
圧力150Kg/cm2,温度100℃,時間約1時間
である。この工程で、厚さ約2mmの生積層基板ができ
あがる。最後に1500℃程度で生積層基板の脱バイン
ダー焼成を行いセラミック基板19を得る。
Thereafter, a plurality of sheets are integrally formed by a hot press method to form a laminate. The pressing conditions are a pressure of 150 kg / cm 2 , a temperature of 100 ° C., and a time of about 1 hour. In this step, a green laminated substrate having a thickness of about 2 mm is completed. Finally, the green laminated substrate is debindered and fired at about 1500 ° C. to obtain the ceramic substrate 19.

【0022】上記工程にて得られた多層基板の配線抵抗
は、従来の配線構造の約0.8Ω/cmと比べ、約0.
4Ω/cmと約半分の値となった。
The wiring resistance of the multi-layer substrate obtained in the above process is about 0.5 Ω / cm compared to about 0.8 Ω / cm of the conventional wiring structure.
The value was about half of 4Ω / cm.

【0023】(実施例2)図2は、本発明の実施例2を
示す断面図である。
(Embodiment 2) FIG. 2 is a sectional view showing Embodiment 2 of the present invention.

【0024】図1の構造では2本の配線13と14,1
7と18の内、1本に、何らかの製造上の理由で線細り
あるいは断線が起きた場合、その抵抗値が大きくなる。
本実施例では、実施例1における抵抗上昇を小さくする
ため、図2に示すように上下2層構造の配線13と1
4,17と18の途中を接続スルーホール21で接続す
る構造としたものである。
In the structure of FIG. 1, two wirings 13 and 14, 1
If one of the wires 7 and 18 is thinned or broken for some manufacturing reason, the resistance value becomes large.
In the present embodiment, in order to reduce the rise in resistance in the first embodiment, as shown in FIG.
4, 17 and 18 are connected through connection through holes 21.

【0025】本実施例では、接続スルーホール21の間
隔は1mmである。このような構造とすることによって
配線の線細り、あるいは断線に対する信頼性が向上す
る。
In this embodiment, the interval between the connection through holes 21 is 1 mm. With such a structure, the reliability against thinning or disconnection of the wiring is improved.

【0026】[0026]

【発明の効果】以上説明したように本発明は、スルーホ
ール相互間を接続する配線を複数層の配線構造としたた
め、配線幅を大きくすること無く、配線抵抗を低くする
ことができ、従って部品実装密度を低下させることがな
い。
As described above, according to the present invention, since the wiring connecting between the through holes has a wiring structure of a plurality of layers, the wiring resistance can be reduced without increasing the wiring width, and therefore, the components can be reduced. There is no reduction in mounting density.

【0027】さらに、構造上、複数層の配線の途中でス
ルーホールによって接続することによって、配線の線細
りあるいは断線に対する信頼性を向上できる。
Furthermore, by connecting through a through hole in the middle of a plurality of layers of wiring, it is possible to improve the reliability against thinning or disconnection of the wiring.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1を示す断面図である。FIG. 1 is a sectional view showing a first embodiment of the present invention.

【図2】本発明の実施例2を示す断面図である。FIG. 2 is a sectional view showing a second embodiment of the present invention.

【図3】従来例を示す断面図である。FIG. 3 is a sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

11 スルーホール 12 スルーホール 13 X配線 14 X配線 15 スルーホール 16 スルーホール 17 Y配線 18 Y配線 19 セラミック基板 21 接続スルーホール DESCRIPTION OF SYMBOLS 11 Through hole 12 Through hole 13 X wiring 14 X wiring 15 Through hole 16 Through hole 17 Y wiring 18 Y wiring 19 Ceramic substrate 21 Connection through hole

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 所定のスルーホール相互間を接続する配
線を有する多層配線基板の配線構造であって、 該配線は、隣合う2層以上の多層構造体として構成され
たものであり、かつ各層の配線は、同一の配線パターン
を有するものであることを特徴とする多層配線基板の配
線構造。
1. A wiring structure of a multilayer wiring board having wiring connecting predetermined through holes to each other, wherein the wiring is configured as a multilayer structure having two or more adjacent layers , and Wiring is the same wiring pattern
A wiring structure of a multilayer wiring board, characterized by having:
【請求項2】 前記多層構造体の各層の配線は、スルー
ホールを介して接続されたものであることを特徴とする
請求項1に記載の多層配線基板の配線構造。
2. The wiring structure of a multilayer wiring board according to claim 1, wherein the wiring of each layer of the multilayer structure is connected via a through hole.
JP26206392A 1992-09-30 1992-09-30 Wiring structure of multilayer wiring board Expired - Lifetime JP2822811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26206392A JP2822811B2 (en) 1992-09-30 1992-09-30 Wiring structure of multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26206392A JP2822811B2 (en) 1992-09-30 1992-09-30 Wiring structure of multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH06112652A JPH06112652A (en) 1994-04-22
JP2822811B2 true JP2822811B2 (en) 1998-11-11

Family

ID=17370517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26206392A Expired - Lifetime JP2822811B2 (en) 1992-09-30 1992-09-30 Wiring structure of multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2822811B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081999A (en) * 2014-10-14 2016-05-16 富士通株式会社 Circuit board and electronic device
CN111801857B (en) * 2018-03-08 2023-09-22 京瓷株式会社 Substrate for mounting light-emitting element and light-emitting device
DE102020214777A1 (en) * 2020-11-25 2022-05-25 Robert Bosch Gesellschaft mit beschränkter Haftung Multilayer substrate and electronic device

Also Published As

Publication number Publication date
JPH06112652A (en) 1994-04-22

Similar Documents

Publication Publication Date Title
JPH0634450B2 (en) Method for manufacturing multilayer circuit
JPH0992983A (en) Manufacture of ceramic multilayer board
JPH05206678A (en) Multilayer interconnection board
JP2002368422A (en) Multilayer ceramic board and its manufacturing method
JP2008218628A (en) Laminate and its manufacturing method
JP2003246680A (en) Method of manufacturing multilayered ceramic substrate
JP2822811B2 (en) Wiring structure of multilayer wiring board
JPH09260844A (en) Ceramic multilayered board manufacturing method
JP2001127431A (en) Multilayer ceramic board and method of production
JP2758603B2 (en) Manufacturing method of ceramic multilayer wiring board
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP3327214B2 (en) Method for manufacturing multilayer ceramic substrate
JP2508414B2 (en) Multilayer wiring board
JP3258231B2 (en) Ceramic circuit board and method of manufacturing the same
US6103354A (en) Ceramic circuit substrate and method of fabricating the same
JPH10112417A (en) Laminated electronic component and its manufacture
EP0132615A2 (en) Method of making a matrix print head
JPH05226841A (en) Multilayered ceramic circuit board
JPH04144299A (en) Through hole structure for ceramic multilayer interconnection board
JP3289430B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JP2715911B2 (en) Multilayer wiring ceramic substrate and method of manufacturing the same
JP2583532B2 (en) Ceramic with conductor
JP2515165B2 (en) Method for manufacturing multilayer wiring board
JPH10294561A (en) Highly de-bindered multilayered wiring board and its manufacture
JP3250944B2 (en) Wiring board