JP2821939B2 - パケット送受信制御方式 - Google Patents
パケット送受信制御方式Info
- Publication number
- JP2821939B2 JP2821939B2 JP2157590A JP15759090A JP2821939B2 JP 2821939 B2 JP2821939 B2 JP 2821939B2 JP 2157590 A JP2157590 A JP 2157590A JP 15759090 A JP15759090 A JP 15759090A JP 2821939 B2 JP2821939 B2 JP 2821939B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- line
- processor
- line control
- control processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 回線制御プロセッサと管理プロセッサとの間でパケッ
トを送受信するパケット送受信制御方式に関し、 バッファメモリの残存データ容量値に対応して効率良
くパケットの送受信を行わせることを目的とし、 回線制御プロセッサと回線対応部を介して管理プロセ
ッサとの間でパケットの送受信を行うパケット送受信制
御方式に於いて、前記回線制御プロセッサのバッファメ
モリの残存データ蓄積容量値を、前記回線対応部のメモ
リに書込み、前記管理プロセッサは、前記メモリに書込
まれた前記残存データ蓄積容量値を定期的に読込み、該
管理プロセッサから前記回線制御プロセッサに、前記回
線対応部を介してパケットを送信する時に、前記残存デ
ータ蓄積容量値が送信すべきパケットの大きさ以上の場
合のみ、該パケットを送信するように構成した。
トを送受信するパケット送受信制御方式に関し、 バッファメモリの残存データ容量値に対応して効率良
くパケットの送受信を行わせることを目的とし、 回線制御プロセッサと回線対応部を介して管理プロセ
ッサとの間でパケットの送受信を行うパケット送受信制
御方式に於いて、前記回線制御プロセッサのバッファメ
モリの残存データ蓄積容量値を、前記回線対応部のメモ
リに書込み、前記管理プロセッサは、前記メモリに書込
まれた前記残存データ蓄積容量値を定期的に読込み、該
管理プロセッサから前記回線制御プロセッサに、前記回
線対応部を介してパケットを送信する時に、前記残存デ
ータ蓄積容量値が送信すべきパケットの大きさ以上の場
合のみ、該パケットを送信するように構成した。
本発明は、回線制御プロセッサと管理プロセッサとの
間でパケットを送受信するパケット送受信制御方式に関
するものである。
間でパケットを送受信するパケット送受信制御方式に関
するものである。
パケット交換機は、回線を介して受信したパケットの
分析，分解，組立等の処理を行って、他の回線に送出す
るものであり、大量のデータを最小限の遅延時間で送信
することが要求されており、この為に、複数のプロセッ
サによる付加分散の構成が採用されている。従って、複
数のプロセッサ間に於ける効率の良いパケットの送受信
を行うことが要望されている。
分析，分解，組立等の処理を行って、他の回線に送出す
るものであり、大量のデータを最小限の遅延時間で送信
することが要求されており、この為に、複数のプロセッ
サによる付加分散の構成が採用されている。従って、複
数のプロセッサ間に於ける効率の良いパケットの送受信
を行うことが要望されている。
パケット交換機は、例えば、第５図に示す構成を有す
るものであり、51は回線制御プロセッサ（LC0〜LC7）、
52は回線対応部（LPR5,LPR1,LPR2・・・LPR11）、53は
管理プロセッサ（MPR）、54はチャネル制御装置（CH
C）、55は中央処理装置（CPU）、56はメモリ（MEM）、5
7は回線制御プロセッサ・バス、58は共通バス、59は回
線である。
るものであり、51は回線制御プロセッサ（LC0〜LC7）、
52は回線対応部（LPR5,LPR1,LPR2・・・LPR11）、53は
管理プロセッサ（MPR）、54はチャネル制御装置（CH
C）、55は中央処理装置（CPU）、56はメモリ（MEM）、5
7は回線制御プロセッサ・バス、58は共通バス、59は回
線である。
回線制御プロセッサ51は、例えば、８ビット処理装置
を備えて、２本の回線59を制御する機能を有し、回線対
応部52は、例えば、16ビット処理装置を備えて、最大８
個の回線制御プロセッサ51を制御する機能を有し、又管
理プロセッサ53は、例えば、32ビット処理装置を備え
て、最大12個の回線対応部52を制御する機能を有するも
のである。又回線制御プロセッサ51は、バッファメモリ
を備え、回線59からのパケットを蓄積して管理プロセッ
サ51に転送し、管理プロセッサ51の中央処理装置55によ
る受信パケットの分解，送信パケットの組立てを行い、
送信パケットを宛先回線の回線制御プロセッサ51のバッ
ファメモリに転送し、バッファメモリから所定の回線速
度でパケットを送信する。
を備えて、２本の回線59を制御する機能を有し、回線対
応部52は、例えば、16ビット処理装置を備えて、最大８
個の回線制御プロセッサ51を制御する機能を有し、又管
理プロセッサ53は、例えば、32ビット処理装置を備え
て、最大12個の回線対応部52を制御する機能を有するも
のである。又回線制御プロセッサ51は、バッファメモリ
を備え、回線59からのパケットを蓄積して管理プロセッ
サ51に転送し、管理プロセッサ51の中央処理装置55によ
る受信パケットの分解，送信パケットの組立てを行い、
送信パケットを宛先回線の回線制御プロセッサ51のバッ
ファメモリに転送し、バッファメモリから所定の回線速
度でパケットを送信する。
第６図はパケットの分解，組立説明図であり、回線制
御プロセッサ51−ｉで受信したパケットを、回線対応部
52−ｊ（LPR）を介して管理プロセッサ53に送信し、管
理プロセッサ53から回線対応部52−ｌ（LPR）を介して
回線制御プロセッサ51−ｋにパケットを送信する場合の
パケットの分解，組立ての一例を示すものである。
御プロセッサ51−ｉで受信したパケットを、回線対応部
52−ｊ（LPR）を介して管理プロセッサ53に送信し、管
理プロセッサ53から回線対応部52−ｌ（LPR）を介して
回線制御プロセッサ51−ｋにパケットを送信する場合の
パケットの分解，組立ての一例を示すものである。
回線制御プロセッサ51−ｉに於いて回線からのパケッ
トを受信し、順次バッファBA,BB,BCに蓄積される。な
お、CTは制御情報部、HDはヘッダ部、D1,D2,D3はデータ
部であり、バッファBCに蓄積された最後のデータ部D3が
短い為に、バッファBCに空きが生じた場合を示す。
トを受信し、順次バッファBA,BB,BCに蓄積される。な
お、CTは制御情報部、HDはヘッダ部、D1,D2,D3はデータ
部であり、バッファBCに蓄積された最後のデータ部D3が
短い為に、バッファBCに空きが生じた場合を示す。
この回線制御プロセッサ51−ｉから管理プロセッサ53
に回線対応部52−ｊを介してパケットを送信するもの
で、管理プロセッサ53に於いては、バッファBa,Bb,Bcに
蓄積される。このパケットを、回線制御プロセッサ51−
ｋから回線に送信する場合に、パケットサイズが小さい
為に、管理プロセッサ53に於いて分解処理を行うもの
で、バッファBb′をハントし、バッファBa,Bb′により
１パケットを構成し、バッファBbにヘッダ部HDを形成し
て、このバッファBbとバッファBcとにより１パケットを
構成する。
に回線対応部52−ｊを介してパケットを送信するもの
で、管理プロセッサ53に於いては、バッファBa,Bb,Bcに
蓄積される。このパケットを、回線制御プロセッサ51−
ｋから回線に送信する場合に、パケットサイズが小さい
為に、管理プロセッサ53に於いて分解処理を行うもの
で、バッファBb′をハントし、バッファBa,Bb′により
１パケットを構成し、バッファBbにヘッダ部HDを形成し
て、このバッファBbとバッファBcとにより１パケットを
構成する。
このように受信１パケットを送信２パケットに分割
し、バッファBa,Bb′による１パケットを、回線対応部5
1−ｌを介して回線制御プロセッサ51−ｋに送信し、バ
ッファBA,BBに蓄積し、又管理プロセッサ53のバッファB
b,Bcによる１パケットを、回線対応部52−ｌを介して回
線制御プロセッサ51−ｋに送信し、バッファBC,BDに蓄
積し、バッファBA,BB,BC,BDから順次回線に送信する。
し、バッファBa,Bb′による１パケットを、回線対応部5
1−ｌを介して回線制御プロセッサ51−ｋに送信し、バ
ッファBA,BBに蓄積し、又管理プロセッサ53のバッファB
b,Bcによる１パケットを、回線対応部52−ｌを介して回
線制御プロセッサ51−ｋに送信し、バッファBC,BDに蓄
積し、バッファBA,BB,BC,BDから順次回線に送信する。
前述の管理プロセッサ53と回線制御プロセッサ51との
間のパケット送受信は、DMA（ダイレクト・メモリ・ア
クセス）伝送により行われるものであるが、回線制御プ
ロセッサ51に於けるバッファメモリの容量（バッファB
A,BB,BC,・・の数）が比較的小さいものであるから、管
理プロセッサ53から回線制御プロセッサ51に大量のパケ
ットを送信すると、バッファの使用率が輻輳規制値を超
えることになり、このような輻輳状態に於いては、回線
制御プロセッサ51は、一定時間、回線59からの受信も規
制することになる。即ち、回線59には受信付加フレーム
（RNR）を送出して受信規制を行うことになる。
間のパケット送受信は、DMA（ダイレクト・メモリ・ア
クセス）伝送により行われるものであるが、回線制御プ
ロセッサ51に於けるバッファメモリの容量（バッファB
A,BB,BC,・・の数）が比較的小さいものであるから、管
理プロセッサ53から回線制御プロセッサ51に大量のパケ
ットを送信すると、バッファの使用率が輻輳規制値を超
えることになり、このような輻輳状態に於いては、回線
制御プロセッサ51は、一定時間、回線59からの受信も規
制することになる。即ち、回線59には受信付加フレーム
（RNR）を送出して受信規制を行うことになる。
このように、回線59からのパケットの受信量に関係な
く、管理プロセッサ51からのパケットのバッファメモリ
の受信蓄積量が増大するだけで、受信規制を行う欠点が
あった。
く、管理プロセッサ51からのパケットのバッファメモリ
の受信蓄積量が増大するだけで、受信規制を行う欠点が
あった。
本発明は、バッファメモリの残存データ容量値に対応
して効率良くパケットの送受信を行わせることを目的と
するものである。
して効率良くパケットの送受信を行わせることを目的と
するものである。
本発明のパケット送受信制御方式は、回線制御プロセ
ッサのバッファの残存データ蓄積容量値に従って管理プ
ロセッサからパケットを送信するものであり、第１図を
参照して説明する。
ッサのバッファの残存データ蓄積容量値に従って管理プ
ロセッサからパケットを送信するものであり、第１図を
参照して説明する。
回線制御プロセッサ１のバッファメモリ４の残存デー
タ蓄積容量値を、回線対応部２のメモリ５に書込み、管
理プロセッサ３は、このメモリ５に書込まれた残存デー
タ蓄積容量値を定期的に読込み、管理プロセッサ３から
回線制御プロセッサ１に回線対応部２を介してパケット
を送信する時に、残存データ蓄積容量値と送信すべきパ
ケットの大きさとを比較し、残存データ蓄積容量値が所
定値以上大きい場合に、そのパケットを送信するもので
ある。
タ蓄積容量値を、回線対応部２のメモリ５に書込み、管
理プロセッサ３は、このメモリ５に書込まれた残存デー
タ蓄積容量値を定期的に読込み、管理プロセッサ３から
回線制御プロセッサ１に回線対応部２を介してパケット
を送信する時に、残存データ蓄積容量値と送信すべきパ
ケットの大きさとを比較し、残存データ蓄積容量値が所
定値以上大きい場合に、そのパケットを送信するもので
ある。
回線制御プロセッサ１のバッファメモリ４の残存デー
タ蓄積容量値を、例えば、変化した時に、回線対応部２
のメモリ５に書込み、管理プロセッサ３は、定期的にそ
のメモリ５の内容を読込み、送信すべきパケットの大き
さと比較する。送信すべきパケットの大きさが大きい場
合は、バッファメモリ４が輻輳規制値を超えることにな
るから、時間の経過に従って回線制御プロセッサ１から
回線にパケットを送信することにより、バッファメモリ
４の残存データ蓄積容量値が増えるまで送信待ちとす
る。又送信すべきパケットの方が小さく、バッファメモ
リ４が輻輳規制値を超えるような状態とならない場合
は、そのパケットを回線制御プロセッサ１に送信する。
それによって、回線制御プロセッサ１に於ける輻輳発生
を未然に防止することができる。
タ蓄積容量値を、例えば、変化した時に、回線対応部２
のメモリ５に書込み、管理プロセッサ３は、定期的にそ
のメモリ５の内容を読込み、送信すべきパケットの大き
さと比較する。送信すべきパケットの大きさが大きい場
合は、バッファメモリ４が輻輳規制値を超えることにな
るから、時間の経過に従って回線制御プロセッサ１から
回線にパケットを送信することにより、バッファメモリ
４の残存データ蓄積容量値が増えるまで送信待ちとす
る。又送信すべきパケットの方が小さく、バッファメモ
リ４が輻輳規制値を超えるような状態とならない場合
は、そのパケットを回線制御プロセッサ１に送信する。
それによって、回線制御プロセッサ１に於ける輻輳発生
を未然に防止することができる。
以下図面を参照して本発明の実施例について詳細に説
明する。
明する。
第２図は本発明の実施例のブロック図であり、10は回
線制御プロセッサ（LC）、20は回線対応部（LPR）、30
は管理プロセッサ（MPR）、40は回線、11,21,31は中央
処理装置（CPU）、12は回線制御部、13,22,23はインタ
フェース部（IF）、14,24,34はメモリ（MEM）、15,25,3
3は内部バス、32はチャネル制御部（CHC）、41は回線制
御プロセッサ・バス、42は共通バス、14aはバッファ領
域である。このバッファ領域は、単位バッファが複数個
形成され、残存データ蓄積容量値を、残存バッファ数Ｎ
とした場合を示すものであり、この残存バッファＮは、
回線対応部20のメモリ24に書き込まれる。
線制御プロセッサ（LC）、20は回線対応部（LPR）、30
は管理プロセッサ（MPR）、40は回線、11,21,31は中央
処理装置（CPU）、12は回線制御部、13,22,23はインタ
フェース部（IF）、14,24,34はメモリ（MEM）、15,25,3
3は内部バス、32はチャネル制御部（CHC）、41は回線制
御プロセッサ・バス、42は共通バス、14aはバッファ領
域である。このバッファ領域は、単位バッファが複数個
形成され、残存データ蓄積容量値を、残存バッファ数Ｎ
とした場合を示すものであり、この残存バッファＮは、
回線対応部20のメモリ24に書き込まれる。
従来例と同様に、管理プロセッサ30に共通バス42を介
して最大12個の回線対応部20が接続され、各回線対応部
20に回線制御プロセッサ・バス41を介して最大８個の回
線制御プロセッサ10が接続され、各回線制御プロセッサ
10に２回線40が収容されて、パケット交換機が構成され
ている。
して最大12個の回線対応部20が接続され、各回線対応部
20に回線制御プロセッサ・バス41を介して最大８個の回
線制御プロセッサ10が接続され、各回線制御プロセッサ
10に２回線40が収容されて、パケット交換機が構成され
ている。
回線制御プロセッサ10のメモリ14の一部をバッファ領
域14aとし、回線制御部12を介して回線40から受信した
パケットを一時蓄積し、中央処理装置11の制御により、
そのパケットを回線対応部20を介して管理プロセッサ30
に送信し、又管理プロセッサ30から回線対応部20を介し
て受信したパケットを一時蓄積し、回線制御部12から回
線40にそのパケットを送信する。このバッファ領域14a
の残存データ蓄積容量値を示す残存バッファ数Ｎが、中
央処置装置11の制御により回線対応部20に転送され、回
線対応部20のメモリ24に、回線制御プロセッサ10対応に
書込まれる。
域14aとし、回線制御部12を介して回線40から受信した
パケットを一時蓄積し、中央処理装置11の制御により、
そのパケットを回線対応部20を介して管理プロセッサ30
に送信し、又管理プロセッサ30から回線対応部20を介し
て受信したパケットを一時蓄積し、回線制御部12から回
線40にそのパケットを送信する。このバッファ領域14a
の残存データ蓄積容量値を示す残存バッファ数Ｎが、中
央処置装置11の制御により回線対応部20に転送され、回
線対応部20のメモリ24に、回線制御プロセッサ10対応に
書込まれる。
回線対応部20は、回線制御プロセッサ10と管理プロセ
ッサ30との間のパケットを、インタフェース部22,23を
介して１パケット毎に転送する制御を行うものである。
ッサ30との間のパケットを、インタフェース部22,23を
介して１パケット毎に転送する制御を行うものである。
管理プロセッサ30は、回線対応部20のメモリ24に書込
まれた回線制御プロセッサ10対応の残存バッファ数Ｎを
定期的に要求し、回線対応部20はその要求に応じて、メ
モリ24から読出した残存バッファ数Ｎを管理プロセッサ
30に転送する。管理プロセッサ30は、パケットを送信す
る回線制御プロセッサ10を識別し、この回線制御プロセ
ッサ10対応の残存バッファ数Ｎと、送信すべきパケット
の大きさとを比較して、パケットを送信するか否か判定
する。
まれた回線制御プロセッサ10対応の残存バッファ数Ｎを
定期的に要求し、回線対応部20はその要求に応じて、メ
モリ24から読出した残存バッファ数Ｎを管理プロセッサ
30に転送する。管理プロセッサ30は、パケットを送信す
る回線制御プロセッサ10を識別し、この回線制御プロセ
ッサ10対応の残存バッファ数Ｎと、送信すべきパケット
の大きさとを比較して、パケットを送信するか否か判定
する。
第３図は本発明の実施例のフローチャートであり、前
述のように、管理プロセッサ30は回線対応部20に対して
定期的に残存バッファ数Ｎを要求し、それによって、
回線対応部20では、中央処理装置21の制御により、メモ
リ24から読出した残存バッファ数Ｎを送出するから、管
理プロセッサ30は、その残存バッファ数Ｎを受信し、
送信すべきパケットの大きさをバッファ数に換算して、
（残存バッファ数）−送信パケット・バッファ数）＞α
か否か判定する。このαは予め設定されたバッファの
余裕値である。この条件を満足した場合は、残存バッフ
ァ数Ｎから送信パケット・バッファ数を減算した値を、
新たな残存バッファ数Ｎとし、そのパケットを回線制
御プロセッサ10へ送信する。
述のように、管理プロセッサ30は回線対応部20に対して
定期的に残存バッファ数Ｎを要求し、それによって、
回線対応部20では、中央処理装置21の制御により、メモ
リ24から読出した残存バッファ数Ｎを送出するから、管
理プロセッサ30は、その残存バッファ数Ｎを受信し、
送信すべきパケットの大きさをバッファ数に換算して、
（残存バッファ数）−送信パケット・バッファ数）＞α
か否か判定する。このαは予め設定されたバッファの
余裕値である。この条件を満足した場合は、残存バッフ
ァ数Ｎから送信パケット・バッファ数を減算した値を、
新たな残存バッファ数Ｎとし、そのパケットを回線制
御プロセッサ10へ送信する。
又ステップの条件を満足しない場合は、送信待ちキ
ューに接続し、ステップに戻って、回線制御プロセッ
サ10のバッファ領域14aの残存バッファ数Ｎが増加する
まで待つことになる。
ューに接続し、ステップに戻って、回線制御プロセッ
サ10のバッファ領域14aの残存バッファ数Ｎが増加する
まで待つことになる。
第４図は本発明の実施例のシーケンス説明図であり、
回線制御プロセッサLCから回線対応部LPRに、例えば、
残存バッファ数Ｎ＝10が転送されて、回線対応部LPRの
メモリ24に書込まれ、管理プロセッサMPRからの定期的
な要求RQにより、回線対応部LPRから管理プロセッサMPR
に、メモリ24に書込まれた残存バッファ数Ｎ＝10が転送
される。
回線制御プロセッサLCから回線対応部LPRに、例えば、
残存バッファ数Ｎ＝10が転送されて、回線対応部LPRの
メモリ24に書込まれ、管理プロセッサMPRからの定期的
な要求RQにより、回線対応部LPRから管理プロセッサMPR
に、メモリ24に書込まれた残存バッファ数Ｎ＝10が転送
される。
管理プロセッサMPRからパケットPK1,PK2,PK3を回線制
御プロセッサLCへ送信する時に、パケットPK1のバッフ
ァ数BFが２の場合は、（残存バッファ数Ｎ）−（送信パ
ケット・バッファ数）＝10−２＝８となり、α＝４とす
ると、８＞４であるから送信条件を満足することにな
り、このパケットPK1は回線対応部LPRを介して回線制御
プロセッサLCに送信される。そして、新たな残存バッフ
ァ数Ｎは、10−２＝８となる。
御プロセッサLCへ送信する時に、パケットPK1のバッフ
ァ数BFが２の場合は、（残存バッファ数Ｎ）−（送信パ
ケット・バッファ数）＝10−２＝８となり、α＝４とす
ると、８＞４であるから送信条件を満足することにな
り、このパケットPK1は回線対応部LPRを介して回線制御
プロセッサLCに送信される。そして、新たな残存バッフ
ァ数Ｎは、10−２＝８となる。
次のパケットPK2のバッファ数BFも２の場合、８−２
＝６＞αとなるから送信条件を満足し、このパケットPK
2も回線対応部LPRを介して回線制御プロセッサLCに送信
され、新たな残存バッファ数N6となる。
＝６＞αとなるから送信条件を満足し、このパケットPK
2も回線対応部LPRを介して回線制御プロセッサLCに送信
され、新たな残存バッファ数N6となる。
次のパケットPK3のバッファ数BFが３の場合、６−３
＝３＜αとなり、送信条件を満足しないので、このパケ
トPK3は送信待ちとなる。
＝３＜αとなり、送信条件を満足しないので、このパケ
トPK3は送信待ちとなる。
そして、開戦制御プロセッサLCから回線にパケットが
送信されて、残存バッファ数Ｎが８となった場合に、そ
の残存バッファ数Ｎが回線対応部LPRに転送されてメモ
リ24に書込まれる。
送信されて、残存バッファ数Ｎが８となった場合に、そ
の残存バッファ数Ｎが回線対応部LPRに転送されてメモ
リ24に書込まれる。
管理プロセッサMPRでは、定期的に回線対応部LPRのメ
モリ24に書込まれた残存バッファ数Ｎを要求するので、
その時の残存バッファ数Ｎ＝８が管理プロセッサMPRに
転送される。
モリ24に書込まれた残存バッファ数Ｎを要求するので、
その時の残存バッファ数Ｎ＝８が管理プロセッサMPRに
転送される。
管理プロセッサMPRに於いて送信待ちとなっているパ
ケットPK3のバッファ数BFが３であるから、８−３＝５
＞αとなり、送信条件を満足することになるから、この
パケットPK3が回線対応部LPRを介して回線制御プロセッ
サLCに送信される。
ケットPK3のバッファ数BFが３であるから、８−３＝５
＞αとなり、送信条件を満足することになるから、この
パケットPK3が回線対応部LPRを介して回線制御プロセッ
サLCに送信される。
回線制御プロセッサLCでは、残存バッファ数Ｎが変化
する毎に、或いは管理プロセッサMPRが要求RQを送出す
る前に、残存バッファ数Ｎを回線対応部LPRに転送し
て、メモリ24に書込むものであり、その残存バッファ数
Ｎを管理プロセッサMPRが定期的に読込んで、回線制御
プロセッサLCのバッファメモリが輻輳規制値を超えるこ
とがないように、パケットを送信するものである。従っ
て、回線制御プロセッサLCに於けるバッファメモリによ
る輻輳発生を回避することができる。
する毎に、或いは管理プロセッサMPRが要求RQを送出す
る前に、残存バッファ数Ｎを回線対応部LPRに転送し
て、メモリ24に書込むものであり、その残存バッファ数
Ｎを管理プロセッサMPRが定期的に読込んで、回線制御
プロセッサLCのバッファメモリが輻輳規制値を超えるこ
とがないように、パケットを送信するものである。従っ
て、回線制御プロセッサLCに於けるバッファメモリによ
る輻輳発生を回避することができる。
本発明は、前述の実施例にのみ限定されるものではな
く、例えば、αは、回線制御プロセッサのバッファメモ
リの容量に従って他の任意の値に設定することができる
のである。又残存バッファ数Ｎの転送制御は、既に知ら
れている各種の制御手段により行うことができるもので
ある。
く、例えば、αは、回線制御プロセッサのバッファメモ
リの容量に従って他の任意の値に設定することができる
のである。又残存バッファ数Ｎの転送制御は、既に知ら
れている各種の制御手段により行うことができるもので
ある。
以上説明したように、本発明は、回線制御プロセッサ
１のバッファメモリ４の残存バッファ数Ｎ等による残存
データ蓄積容量値を、回線対応部２のメモリ５に書込、
この残存データ蓄積容量値を定期的に管理プロセッサ３
で読込み、管理プロセッサ３から回線制御プロセッサ１
へパケットを送信するときに、パケット１の大きさと残
存データ蓄積容量値を比較して、回線制御プロセッサ１
のバッファメモリ４に於いて輻輳規制値を超えることが
ないように、パケットを送信するか否か判定するもので
あり、回線制御プロセッサ１のバッファメモリ４による
輻輳規制を回避することができる。
１のバッファメモリ４の残存バッファ数Ｎ等による残存
データ蓄積容量値を、回線対応部２のメモリ５に書込、
この残存データ蓄積容量値を定期的に管理プロセッサ３
で読込み、管理プロセッサ３から回線制御プロセッサ１
へパケットを送信するときに、パケット１の大きさと残
存データ蓄積容量値を比較して、回線制御プロセッサ１
のバッファメモリ４に於いて輻輳規制値を超えることが
ないように、パケットを送信するか否か判定するもので
あり、回線制御プロセッサ１のバッファメモリ４による
輻輳規制を回避することができる。
特に、大容量のパケット交換機を構成する場合は、回
線制御プロセッサ１の数によりパケット交換機の容量が
決定され、その回線制御プロセッサ１の価格がパケット
交換機の価格を決定することになる。従って、メモリ容
量の少な安価な回線制御プロセッサ１を用いることによ
り、コストダウンを図ることができると共に、バッファ
メモリ４の容量が少なくても、回線に対する規制を回避
することができる利点がある。
線制御プロセッサ１の数によりパケット交換機の容量が
決定され、その回線制御プロセッサ１の価格がパケット
交換機の価格を決定することになる。従って、メモリ容
量の少な安価な回線制御プロセッサ１を用いることによ
り、コストダウンを図ることができると共に、バッファ
メモリ４の容量が少なくても、回線に対する規制を回避
することができる利点がある。
第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の実施例のフローチャー
ト、第４図は本発明の実施例のシーケンス説明図、第５
図はパケット交換機の要部ブロック図、第６図はパケッ
トの分解，組立説明図である。 １は回線制御プロセッサ、２は回線対応部、３は管理プ
ロセッサ、４はバッファメモリ、５はメモリである。
のブロック図、第３図は本発明の実施例のフローチャー
ト、第４図は本発明の実施例のシーケンス説明図、第５
図はパケット交換機の要部ブロック図、第６図はパケッ
トの分解，組立説明図である。 １は回線制御プロセッサ、２は回線対応部、３は管理プ
ロセッサ、４はバッファメモリ、５はメモリである。
フロントページの続き (56)参考文献 特開 昭63−74350（ＪＰ，Ａ) 特開 昭63−283335（ＪＰ，Ａ) 特開 昭63−308447（ＪＰ，Ａ) 特開 平２−2762（ＪＰ，Ａ) 特開 昭64−93235（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/56 H04L 13/08
Claims (1)
- 【請求項１】回線制御プロセッサ（１）と回線対応部
（２）を介して管理プロセッサ（３）との間でパケット
の送受信を行うパケット送受信制御方式に於いて、 前記回線制御プロセッサ（１）のバッファメモリ（４）
の残存データ蓄積容量値を、前記回線対応部（２）のメ
モリ（５）に書込み、前記管理プロセッサ（３）は、前
記メモリ（５）に書込まれた前記残存データ蓄積容量値
を定期的に読込み、該管理プロセッサ（３）から前記回
線制御プロセッサ（１）に、前記回線対応部（２）を介
してパケットを送信する時に、前記残存データ蓄積容量
値が送信すべきパケットの大きさ以上の場合のみ、該パ
ケットを送信する ことを特徴とするパケット送受信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157590A JP2821939B2 (ja) | 1990-06-18 | 1990-06-18 | パケット送受信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2157590A JP2821939B2 (ja) | 1990-06-18 | 1990-06-18 | パケット送受信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0448843A JPH0448843A (ja) | 1992-02-18 |
| JP2821939B2 true JP2821939B2 (ja) | 1998-11-05 |
Family
ID=15653035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2157590A Expired - Lifetime JP2821939B2 (ja) | 1990-06-18 | 1990-06-18 | パケット送受信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821939B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3813669B2 (ja) | 1995-10-27 | 2006-08-23 | 松下電器産業株式会社 | 端末装置及び端末装置の能力情報通知方法 |
| JP2002300075A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 無線通信装置 |
-
1990
- 1990-06-18 JP JP2157590A patent/JP2821939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448843A (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7571216B1 (en) | Network device/CPU interface scheme | |
| US7533195B2 (en) | DMA controller for digital signal processors | |
| US9251108B2 (en) | Managing access to shared buffer resources | |
| US5530902A (en) | Data packet switching system having DMA controller, service arbiter, buffer type managers, and buffer managers for managing data transfer to provide less processor intervention | |
| EP0674276B1 (en) | A computer system | |
| US20060161694A1 (en) | DMA apparatus | |
| JPH0816540A (ja) | 並列計算機におけるメッセージ通信方式 | |
| JP2002366507A (ja) | 複数チャネルｄｍａコントローラおよびプロセッサシステム | |
| JP2002041449A (ja) | バスシステム及びその実行順序の調整方法 | |
| JPH10187635A (ja) | バッファ・スペース動的割り当てシステム | |
| JP2821939B2 (ja) | パケット送受信制御方式 | |
| JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
| US7529857B2 (en) | Data processing apparatus and data transfer control method | |
| CN115004163A (zh) | 管理跨存储器构架物理层接口的分组传送的设备和方法 | |
| US7293121B2 (en) | DMA controller utilizing flexible DMA descriptors | |
| US7240129B2 (en) | DMA controller having programmable channel priority | |
| JP3873589B2 (ja) | プロセッサシステム | |
| JP3261715B2 (ja) | 入出力データ転送処理装置 | |
| EP1110150B1 (en) | Communicating the status of a peripheral device controller to a host processor | |
| KR100451722B1 (ko) | 직접 메모리 액세스 제어 장치 | |
| KR20010095103A (ko) | 데이터 블록 전송 방법 및 장치 | |
| JP3082297B2 (ja) | タスク制御方式 | |
| KR930005843B1 (ko) | 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법 | |
| JP2984594B2 (ja) | マルチクラスタ情報処理システム | |
| JPH06131294A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |