JP2821715B2 - 適応復調を使用した伝送経路遅延計測のための方法および装置 - Google Patents

適応復調を使用した伝送経路遅延計測のための方法および装置

Info

Publication number
JP2821715B2
JP2821715B2 JP6517168A JP51716894A JP2821715B2 JP 2821715 B2 JP2821715 B2 JP 2821715B2 JP 6517168 A JP6517168 A JP 6517168A JP 51716894 A JP51716894 A JP 51716894A JP 2821715 B2 JP2821715 B2 JP 2821715B2
Authority
JP
Japan
Prior art keywords
time
signal
arrival
delay
average
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6517168A
Other languages
English (en)
Other versions
JPH07504796A (ja
Inventor
アール クリスチャン・ポール
カルシェウスキー・カシミーア
Original Assignee
モトローラ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレーテッド filed Critical モトローラ・インコーポレーテッド
Publication of JPH07504796A publication Critical patent/JPH07504796A/ja
Application granted granted Critical
Publication of JP2821715B2 publication Critical patent/JP2821715B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/67—Common-wave systems, i.e. using separate transmitters operating on substantially the same frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/047—Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は一般的には同時またはサイマルカスト（simu
lcast）送信システムにおけるオーディオ遅延等化の分
野に関し、かつより特定的には適応復調（adaptive dem
odulation）を使用した伝送経路遅延計測のための方法
および装置に関する。
従来技術の説明 サイマルカスト送信システムは、ページングシステム
内の音声メッセージおよび数字または英数字データメッ
セージ、あるいは、情報サービスシステム等における、
データ通信システム内でのデータメッセージのような、
情報を分配するために広く使用されている。サイマルカ
スト送信システムが該システムにわたり信頼性良く情報
を分配するためには、発信機器と受信機器との間の伝送
経路遅延の精密な制御および最適化が必要である。数多
くの従来技術のサイマルカスト送信システムにおいて、
これは全ての固定ベースステーション機器に該ベースス
テーション機器と制御ステーション機器との間の異なる
制御経路遅延を等化することができるアナログまたはデ
ジタル遅延線を設けることによって達成されてきた。従
来技術のサイマルカストシステムのいくつかにおいて、
前記遅延線は放送または送信の総マイル数（air mileag
e）の計算および大ざっぱ遅延の見積に基づきマニュア
ルで設定されており、かつその結果、一般には貧弱な位
相遅延見積に依存するため限られた遅延等化を提供して
きた。数多くのサイマルカスト送信システムはまた前記
ベースステーション機器と制御ステーション機器との間
の情報の分配のための電話線のような、変わりやすいま
たは不安定な制御経路媒体に依存している。その結果、
たえず変化する伝送経路遅延を定期的に等化するために
自動位相遅延等化を提供する数多くの方法が提案されか
つ実施されてきた。しかしながら、自動等化方法が使用
される場合、遅延計測装置は、ランダムノイズ、群遅延
ひずみ、位相ジッタ、インパルス応答および調波ひずみ
のような、遭遇する通常の電話およびRF経路障害に耐え
なければならない。しかしながら、従来技術の自動遅延
等化機器は現実の伝送媒体における貧弱な性能に悩まさ
れ、かつ一般には厳しい条件の下で首尾よく動作しな
い。特に、従来技術の方法の多くは、トーン周波数遷移
から粗調（coarse）タイミング情報を抽出する間にあけ
る、アナログ信号のゼロクロスから正確なタイミング情
報を得ることを試みてきた。不幸なことに、時間領域と
周波数領域との間の相関は不正確でありかつ、伝送チャ
ネルにおける群遅延ひずみにより最終的な計測値におい
て前記アナログトーンの半分から全サイクルほどの大き
な誤りを生じることがある。したがって、信頼性ある自
動伝送経路遅延計測および位相遅延等化を提供するため
に必要なことは、理想的な条件の下で極めて正確な計測
を提供し、かつ厳しい条件の下でも非常に正確な計測を
可能にする方法および装置である。
該方法および装置はまた適切な計測から極めて劣悪な
計測を区分し、したがって伝送遅延計測プロセスの間の
誤った読みを最小にすることができなければならない。
発明の概要 本発明の１つの態様によれば、制御ステーションと複
数の送信ステーションとを具備するサイマルカスト通信
システム内で、前記制御ステーションと前記複数の送信
ステーションとの間で伝送経路遅延を計測するための方
法が提供され、該方法は、 前記制御ステーションから少なくとも訂正ビットパタ
ーン信号とこれに続く同期パターン信号を含む遅延等化
計測信号を送信する段階、 前記複数の送信ステーションのうちの選択された１つ
において前記遅延等化計測信号を受信しかつ前記選択さ
れた送信ステーションから前記遅延等化計測信号を送信
する段階、 前記制御ステーションにおいて前記選択された送信ス
テーションから送信された遅延等化計測信号を受信する
段階、 前記制御ステーションにおいて遅延等化計測信号の粗
調受信時間を得るために前記受信した同期パターン信号
を相関させる段階、 精細受信時間訂正係数（ファクタ:factor）を得るた
めに前記受信した訂正ビットパターン信号を分析する段
階、そして 前記制御ステーションにおいて前記遅延等化計測信号
の訂正された受信時間を得るために前記精細受信時間訂
正係数によって前記粗調受信時間を訂正する段階、 を具備する。
本発明の別の態様によれば、サイマルカスト送信シス
テムは自動遅延等化計測を提供するために適応復調を使
用する。このサイマルカスト送信システムは少なくとも
訂正ビットパターン信号とそれに続く同期パターン信号
を含む受信した遅延等化計測信号を再送信することがで
きる少なくとも１つの遠隔ベースステーション、および
制御ステーションを具備する。前記制御ステーションは
前記遅延等化計測信号を送信するための送信機を具備す
る。前記制御ステーションは前記再送信された遅延等化
計測信号を受信するための受信機、前記受信された同期
パターン信号を相関してその粗調受信信号を得るための
手段、前記受信された訂正ビットパターン信号を分析し
た精細受信時間訂正係数を得るための手段、そして前記
粗調受信時間を前記精細受信時間訂正係数により訂正し
て前記ベースステーションにおいて前記遅延等化計測信
号の訂正された受信時間を得るための手段を具備する。
本発明の他の態様によれば、制御ステーションと複数
の送信ステーションとを具備するサイマルカスト通信シ
ステム内で、前記制御ステーションと前記複数の送信ス
テーションとの間の伝送経路遅延を計測するための方法
が提供され、該方法は、 マスタクロックにより規定される所定の送信時間に前
記制御ステーションから少なくとも訂正ビットパターン
信号とこれに続く同期パターン信号を含む遅延等化計測
信号を送信する段階、 前記複数の送信ステーションにおいて前記遅延等化計
測信号を受信する段階、 前記複数の送信ステーションにおいてスレイブクロッ
クにより規定される粗調受信時間を得るために前記受信
された同期パターン信号を相関する段階、 精細受信時間訂正係数を得るために前記受信された訂
正ビットパターン信号を分析する段階、 前記スレイブクロックにより規定される粗調受信時間
を前記精細受信時間訂正係数により調整して前記スレイ
ブクロックにより規定される遅延等化計測信号の調整さ
れた受信時間を得る段階、 前記スレイブクロックにより規定された前記調整され
た受信時間を対応するマスタクロックにより規定される
前記所定の送信時間と比較してクロック時間オフセット
を得る段階、そして 前記スレイブクロックにより規定された時間を前記得
られたクロック時間オフセットおよび送信時間訂正係数
により訂正して、前記送信ステーションにおける前記ス
レイブクロックを前記制御ステーションにおける前記マ
スタクロックと同期させる段階、 を備えている。
本発明のさらに他の態様によれば、サイマルカスト送
信システムは自動遅延等化計測を提供するために適応復
調を使用する。前記サイマルカスト送信システムは制御
ステーションおよび複数の送信ステーションを具備す
る。前記制御ステーションはタイミング信号を発生する
ためのマスタクロック、そして前記タイミング信号に応
答して少なくとも訂正ビットパターン信号とこれに続く
同期パターン信号とを含む遅延等化計測信号を所定の送
信時間に送信するための送信機を具備する。前記複数の
送信ステーションはタイミング信号を発生するためのス
レイブクロック、前記タイミング信号に応答して前記送
信された遅延等化計測信号を受信するための受信機、前
記タイミング信号に応答して前記受信された同期パター
ン信号を相関し前記スレイブクロックにより規定される
粗調受信時間を得るための相関器、精細受信時間訂正係
数を得るために前記受信された訂正ビットパターン信号
を分析するための分析装置、前記スレイブクロックによ
り規定される粗調受信時間を前記精細受信時間訂正係数
により調整して前記スレイブクロックにより規定される
前記遅延等化計測信号の調整された受信時間を得るため
の手段、前記スレイブクロックにより規定される前記調
整された受信時間を対応する前記マスタクロックにより
規定される前記所定の送信時間と比較してクロック時間
オフセットを得るための比較器、そして前記スレイブク
ロックにより規定される時間を前記得られたクロック時
間オフセットおよび送信時間訂正係数により訂正して、
前記送信ステーションにおけるスレイブクロックを前記
制御ステーションにおけるマスタクロックと同期させる
ための時間訂正装置、を具備する。
また、本発明によれば、少なくとも第１のタイミング
部分とこれに続く第２の情報部分とを含む情報信号を送
信する通信システムにおいて使用するための擬似同期復
調を提供する通信受信機が提供され、該通信受信機は前
記送信された情報信号を受信するための受信機、前記タ
イミング部分内での遷移を検出しかつその到達時間を決
定するための検出器、決定された所定の数の到達時間に
対し平均ビットエッジ到達時間を計算するための平均ビ
ットエッジ計算機、前記平均ビットエッジ到達時間に関
係するサンプリング点を計算するためのサンプルポイン
ト計算機、そして前記受信された第２の情報部分をサン
プルしてそこに含まれる情報を検出するためのサンプル
装置、を具備する。
図面の簡単な説明 図１は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調を使用したサイマルカスト送信
システムの電気的ブロック図である。
図２は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調を使用した制御ステーションの
電気的ブロック図である。
図３は、本発明の好ましい実施例に係わる伝送経路遅
延計測のためのサイマルカストメッセージを送信および
適応復調を制御する上で使用されるルーチンを示すメモ
リマップである。
図４は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調を可能にする遅延等化計測信号
を示すタイミング図である。
図５は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調の間に遭遇する伝送エラーを示
すタイミング図である。
図６は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための擬似同期復調を示すタイミング図であ
る。
図７は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調の間におけるプリアンブル検出
および訂正パターン捕捉を示すフローチャートである。
図８は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための擬似同期復調を示すフローチャートであ
る。
図９は、本発明の好ましい実施例に係わる伝送経路遅
延計測の精細タイミング訂正を示すフローチャートであ
る。
図10は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調を使用したサイマルカスト送信
システムの別の実施例を示す電気的ブロック図である。
図11は、本発明の別の実施例に係わる伝送経路遅延計
測のための適応復調を使用した制御ステーションの電気
的ブロック図である。
図12は、本発明の別の実施例に係わる伝送経路遅延計
測のための適応復調の間におけるプリアンブル検出およ
び訂正パターン捕捉を示すフローチャートである。
図13は、本発明の別の実施例に係わる伝送経路遅延計
測のための擬似同期復調を示すフローチャートである。
図14は、本発明の別の実施例に係わる伝送経路遅延計
測の精細タイミング訂正を示すフローチャートである。
好ましい実施例の説明 図面を参照すると、図１は本発明の好ましい実施例に
係わる伝送経路遅延計測のための適応復調を使用したサ
イマルカスト送信システム100の電気的ブロック図であ
る。図１に示されるように、前記サイマルカスト送信シ
ステム100は制御ステーション101および複数の送信ステ
ーション201,301を具備する。２つの送信ステーション
のみが示されているが、本サイマルカスト送信システム
内でより大きなカバレージ領域を提供するためにさらに
他の送信ステーションを使用できることが理解できるで
あろう。
制御ステーション101は、以下に説明するように、送
信機制御情報、音声メッセージ、数字および英数字メッ
セージ、およびサイマルカスト送信システムにわたる遅
延等化計測情報のような、情報の分配を制御するための
コントローラ103を具備する。コントローラ103は、当業
者に良く知られた方法で、ページングターミナル（図示
せず）のような情報入力装置からの送信のために情報を
受信し、かつ送信されるべき該情報をデータ入力105を
介して変調器131に結合し、かつまたステータス出力107
から、出力レベル情報のような、動作状態情報を受信す
る。前記変調器131は前記情報を、以下に説明できるよ
うに、送信のために適切な変調フォーマットで変調す
る。前記コントローラの103はまた復調器151に結合して
おり、該復調器151は復調された情報を制御入力109を介
してのコントローラ103の制御の下にデータ出力111を介
してコントローラ103に結合する。変調器131によって変
調された情報は送信手段181に結合され、該送信手段181
はその変調された情報を通信リンク293,393により受信
手段291,391に送信し、該受信手段291,391の出力は次
に、それぞれ、ベースステーション201,301の変調入力
に結合する。送信手段181、通信リンク293,393および受
信手段291,391はサイマルカスト送信システムにわたる
情報分配ネットワークを提供し、かつ、電話線によって
通信するラインドライバ、RFリンクによって通信するリ
ンク送信機／受信機、マイクロ波リンクによって通信す
るマイクロウェーブ送信機／受信機、あるいは衛星伝送
リンクによって通信する衛星送信機／受信機、あるいは
これらの任意の組合わせのような、数多くの良く知られ
た情報分配技術のうちの任意のものを使用して構成され
る。また、光ファイバ通信のような他の分配技術も同様
に使用できることが理解できるであろう。
音声メッセージおよび数字および英数字情報は前記制
御ステーション101の管理の下にベーステーション201お
よび301から送信機281,381を使用して送信され、そのよ
うな制御の例は、本発明の譲渡人に譲渡され、かつ明細
書に参照のため導入される、「個別サイマルカストステ
ーション制御デコーダ（Individual Simulcast Staion
Control Decoder）」と題する、ダンカートン（Dunkert
on）他への1988年９月20日に発行された米国特許第4,77
2,887号に記載されている。音声メッセージと数字およ
び英数字情報がベースステーション201,301によって受
信されたとき、該情報はサイマルカスト送信のために処
理され、そのような処理の例は、これもまた本発明の譲
渡人に譲渡され、かつさらに本明細書に参照のため導入
される、「個別サイマルカスト送信機遠隔制御システム
エンコーダ（Individual Simulcast Transmitter Remot
e Control System Encoder）」と題する、ダンカートン
他への1987年10月20日に発行された米国特許第4,701,75
8号に記載されている。上に述べた制御機構は例示にす
ぎず、かつ他の制御機構も同等の有効性をもって同様に
適切に使用できることが理解できるであろう。
遅延等化計測インターバルの間に、送信機281,381は
分配リンク283,383によって受信手段491に通信する。該
分配リンク283,383は通常の（normal）サイマルカスト
送信のために使用されるRF通信リンクである。受信手段
491の出力は監視用受信機ステーション401に結合され、
該監視用受信機ステーション401は前記ベースステーシ
ョン201,301から受信した情報を制御ステーション101に
返送するために処理を行なう。処理された情報は送信リ
ンク483によって受信手段191に送信するために送信手段
481に結合され、前記受信手段191は次に受信した情報を
制御ステーション101に結合する。送信手段481、通信リ
ンク483および受信手段191は前に分配リンク293,393に
ついて述べた分配技術のうちの任意のものを使用して実
施できる。
前記遅延等化計測プロセスの間に、制御ステーション
101はキーアナログ（key analog:KA）メッセージを、ベ
ースステーション201のような、全ての遅延等化計測の
基準とするための基準ステーションとして使用される選
択されたベースステーションに送信することにより、遅
延等化プロセスを開始する。遅延等化プロセスのための
そのようなベースステーションの選択の一例が、本発明
の譲渡人に譲渡され、かつ本明細書に参照のため導入さ
れる、「サイマルカスト送信システムにおける送信の同
期方法（Method for Synchronizing the Transmissions
in a Simulcast Transmission System）」と題する、
ゴールドバーグ（Goldberg）への1991年５月７日に発行
された、米国特許第5,014,344号に示されかつ記載され
ている。前記KAメッセージには自動遅延等化、（ADEQ）
タイミングパターンまたは遅延等化計測信号が続き、こ
れらについては以下に説明する。前記制御ステーション
101は該タイミングパターンの発生および分配リンク293
による送信から分配リンク483によって表わされる戻り
経路における該タイミングパターンの検出までの正確な
時間遅延を計測する。該時間遅延は往復（ラウンドトリ
ップ:round trip）経路遅延を表わす。デキー（dekey）
メッセージが次にベースステーション201に送信され、
これに続きKAメッセージが、ベースステーション301の
ような、次の選択されたベースステーションに送信され
る。前記ラウンドトリップ経路遅延が次にベースステー
ション201に対し前に述べたようにして計測される。ベ
ースステーション201に対する計測とベースステーショ
ン301に対する計測における差は前記制御経路遅延にお
ける差と各々のベースステーション201,301から、それ
ぞれ、分配リンク283,383を通り監視用受信機ステーシ
ョン401に至る送信距離遅延の差を加えたものである。
システムオペレータによって入力される各々のベースス
テーションおよび監視用受信機ステーション対に対する
遅延等化計測の差および送信距離データに基づき、ベー
スステーション301をベースステーション201と等しい入
り経路遅延を持つように等化できるようにするため訂正
係数が決定できる。サイマルカスト送信システムが大き
な地理的領域をカバーする場合、完全なシステム等化を
可能にするため複数の監視用受信機サイトが必要になる
かも知れないことが理解され、そのような例はゴールド
バーグに対する前記米国特許第5,014,344号に記載され
ている。同様に、システムが比較的小さい場合、等化は
１つより多くの監視用受信機ステーションを必要とする
ことなく達成できる。そのようなシステムにつき以下に
詳細に説明する。
図２は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調を使用した制御ステーション10
1の電気的ブロック図である。該制御ステーション101の
心臓部は上に述べたコントローラ103であり、該コント
ローラ103は好ましくはモトローラ・インコーポレイテ
ッドにより製造されたMC6800またはMC68000シリーズの
マイクロプロセッサ（μＰ）のような、マイクロプロセ
ッサを使用して構成される。該マイクロプロセッサに
は、ランダムアクセスメモリ（RAM）117が結合され、該
ランダムアクセスメモリ117は、とりわけ、サイマルカ
スト送信システムにわたり分配および送信する前に前記
ページングターミナルから受信したコントローラのデー
タおよび情報を一時的に格納するために使用される。該
ランダムアクセスメモリは揮発性メモリ格納領域を提供
するためのもののような伝統的な半導体ランダムアクセ
スメモリ、あるいは不揮発性ランダムアクセスメモリを
提供する電気的消去可能なプログラム可能リードオンリ
メモリ（EEPROMまたはフラッシュメモリ）またはハード
ディスクドライブ、あるいはそれらの任意の組合わせを
用いて構成される。リードオンリメモリ（ROM）119もま
た前記マイクロコンピュータに結合されかつ以下に詳細
に説明し、かつ制御ステーション103の動作を制御する
上で使用されるルーチンを記憶する。該リードオンリメ
モリ119は、紫外線消去可能なプログラム可能リードオ
ンリメモリ（UVEPROM）またはワンタイムプログラム可
能リードオンリメモリ（PROM）を含み、かつ任意選択的
には電気的に消去可能なプログラム可能リードオンリメ
モリ（EEPROMまたはフラッシュメモリ）またはハードデ
ィスクドライブのような、不揮発性ランダムアクセスメ
モリ、あるいはそれらの任意の組合わせを使用して構成
される。マイクロプロセッサ115にはまた、メッセージ
分配、情報データ記録（logging）のような機能、およ
び遅延等化計測の間に経路遅延を測定する場合のために
制御ステーション101のタイミングを制御するために使
用される実時間クロックが結合されている。コントロー
ラ103もまた、モトローラ・インコーポレイテッドによ
り製造されたDSP56000シリーズのデジタル信号プロセッ
サ（DSP）のような、他の制御装置、あるいは、モトロ
ーラ・インコーポレイテッドにより製造される6811およ
び68302シリーズのマイクロコントローラのような、マ
イクロコントローラ（μＣ）を使用して構成できる。
前記マイクロプロセッサ115はサイマルカスト送信の
ためにおよび遅延等化（delay equalization）計測のた
めに前記ベースステーションの動作を制御するために使
用される送信機制御情報の発生を制御する。前記マイク
ロプロセッサ115はまたランダムアクセスメモリ117から
デジタル化された音声メッセージおよび数字または英数
字メッセージの復元を制御する。前記変調器131はハー
ドウェアのモデム回路またはこれに代えてマイクロプロ
セッサ115によって制御される適切なアナログ再生回路
を備えたμP/μC/DSPプロセッサから構成される。前記
再生回路（reconstruction circuitry）はデジタル−ア
ナログ（D/A）コンバータ、ローパスフィルタおよびオ
ーディオドライバから構成される。データおよび制御入
力105を介して受信されたメッセージおよび制御情報は
変調器131によって数多くの変調フォーマット、例え
ば、送信機制御情報についてはMDC1200変調フォーマッ
ト、デジタル化音声情報についてはアナログ音声、数字
または英数字メッセージに対してはページングFSK（周
波数シフトキーイングされた）データ、そして遅延等化
計測情報に対してはベル202T（Bell 202T）オーディオF
SK、に変調される。変調された出力レベルは前記異なる
変調フォーマットの各々が使用される場合に変調の均一
化を保証するためにマイクロプロセッサ115によりステ
ータス出力107を通して監視される。MDC1200変調、アナ
ログ音声変換およびページングFSKデータ変調は当業者
には良く知られている。前記ベル202TオーディオFSK変
調の使用については以下に詳細に説明する。変調器131
によって変調された情報は、前に述べたように、送信手
段181の入力に供給される。
前記受信手段191によって受信された変調された情報
は復調器151の入力に供給される。該復調器151はハード
ウェアのモデム回路またはこれに代えて制御入力109を
介してマイクロプロセッサ115によって制御される適切
なアナログサンプリング回路を備えたμP/μC/DSPプロ
セッサから構成される。前記サンプリング回路はアナロ
グ−デジタル（A/D）コンバータ、ローパスフィルタお
よびオーディオバッファから構成できる。前記復調され
た情報はデータ出力111を介してマイクロプロセッサ115
に結合され、該マイクロプロセッサ115は、以下に詳細
に説明するように、前記遅延等化計測情報のような、復
調された情報を処理する。
図３は、本発明の好ましい実施例に係わる伝送経路遅
延計測のためのサイマルカストメッセージ送信および適
応復調を制御する上で使用されるルーチンを示すROM119
のメモリマップである。ROM119は、図示のごとく、これ
らに限定されるものではないが、サイマルカスト送信シ
ステムにわたるメッセージ情報の分配を制御する情報分
配ルーチン304、ベースステーションから受信されるエ
ラーメッセージにサービスを行なう、システムエラー検
出ルーチン306、および、とりわけ、メッセージ情報の
送信のための送信機のキーイングおよびデキーイングを
制御するベースステーション制御ルーチン308を含む、
種々のサイマルカスト送信制御ルーチン302を含む。前
記ROM119はまた、それらに限定されるものではないが、
等化計測のためにベースステーションの選択を制御する
ベースステーション等化セットアップルーチン312、遅
延等化計測パターンの発生を制御する自動遅延等化タイ
ミングパターン発生ルーチン314、前記等化パターン送
信の開始を制御する等化パターン送信ルーチン316、受
信したスタートパターンの検出を制御するスタートパタ
ーン検出ルーチン318、受信機のセットリングを可能に
するためプリアンブル検出を制御するプリアンブル検出
318、訂正パターンエッジの検出および対応する時間情
報の格納を制御する訂正バーストパターン検出ルーチン
322、改善された復調の信頼性を可能にするために受信
された情報の擬似同期サンプリングを制御する擬似同期
復調ルーチン324、同期パターン検出および粗調遅延時
間計測のための受信された情報の相関を制御する同期パ
ターン検出ルーチン326、正確な精細遅延時間計測調整
を発生するために前記訂正パターンのタイミング情報の
処理を制御する精細同期決定ルーチン328、前記精細遅
延時間計測調整により粗調遅延時間計測の計算を可能に
する粗調位相等化訂正ルーチン330、遅延等化計測の間
にエラー検出を可能にしかつエラーのある計測の反復を
可能にする計測エラー検出ルーチン332、システム内の
全てのベースステーションに対する前記測定された経路
遅延を正規化するシステム等化計算ルーチン334、そし
てサイマルカストシステム内の全てのベースステーショ
ンに対する遅延等化訂正係数の分配を可能にするシステ
ム等化遅延分配ルーチン336、を含む種々の自動遅延等
化ルーチン310を含んでいる。
図４は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調を可能にする遅延等化計測信号
を示すタイミング図である。該遅延等化計測信号、また
はパターン、は長さが２つの８ビットのバイトである
（持続期間が40mSec）である。任意選択的なスタートパ
ターン603、またはプリアンブル、40バイトの長さ（800
mSecの持続期間）である訂正バースト605、長さが２バ
イト（49mSecの持続時間）である同期、またはsync、パ
ターン607、および長さが２バイト（40mSecの持続時
間）である任意選択的な終了パターン609から構成され
る。前記遅延等化計測パターンは400ボー（baud）の、
ベル202T（Bell 202T）の、オーディオFSKビットパター
ンである。上に述べたパターン長およびボーレートは一
例としてのみ与えられており、かつ任意の適切なパター
ン長およびレートが予期される通信チャネルの条件に基
づき使用できる。前記ベル202Tトーンは1200ヘルツ（H
z）および2200Hz±0.2％のものである。1200ヘルツのト
ーンはTTL ０に対応し、かつ2200ヘルツのトーンはTTL
１に対応する。前記復調器によって行なわれる適応復
調は自己相関または作動検出（differential detectio
n）として知られるFSK復調技術を使用し、かつ復調を伝
送チャネルの群遅延ひずみに適応させる手段を提供す
る。前記FSK復調技術は適応的であるが、それは各々の
トーン対の遷移の時間が伝送チャネルの群遅延特性を反
映し、あるいは伝送チャネルの群遅延特性に適合するか
らである。これらのチャネルの群遅延特性はまったく同
じ様式でページングデータに影響を与えるが、それは同
じトーン対（1200/2200）がページングデータを送信機
に送信するのに使用されるからである。大きな群遅延ひ
ずみに耐える能力は本発明の好ましい実施例において
は、400ボーである、使用される低いボーレートの遅延
等化計測信号を使用することによって改善される。チャ
ネル特性による要求に応じて他のボーレートおよびトー
ン対も使用できる。
前記任意選択的なスタートパターン603、またはプリ
アンブル、は40ミリセカンドの間送信される純粋の1200
ヘルツのトーンであるか、または等価的に、２バイト
（16ビット）のゼロパターンを表わし、かつ制御ステー
ションにおける復調器が前記測定期間の始めに落ち着き
または安定するための時間を提供する。前記訂正バース
トは交番的な1/0パターンからなる。各々のエッジ613
（立上り、立下り、または両方）の時間は、後に詳細に
説明するように、擬似同期復調および精細遅延時間訂正
を可能にするために捕捉される。前記同期パターンは粗
調受信時間を指示するためのビットパターンである。本
発明の好ましい実施例においては、前記同期パターンは
誤った検出を防止するために統計的に選択された２バイ
トの16進数＄1ADDである。最終エッジ611は粗調ラウン
ドトリップ計測時間を規定するために使用される。終了
パターン609は40ミリセカンドの間送信される純粋の120
0ヘルツのトーンであるか、あるいは等価的に、２バイ
ト（16ビット）のゼロパターンであり、かつ統計的に誤
った同期パターン検出を最小にする。
図５は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調の間に遭遇する伝送エラーを示
すタイミング図である。図５に示されるように、送信さ
れるエラーのないビットパターンは001000010101と等価
なデータビットストリームからなる。送信の間、ランダ
ムノイズによって引き起こされる２つの付加的なビット
が前記ビットストリームに注入され、その結果00100100
1010101と等価なデータビットストリームを生じる。後
に詳細に説明される擬似同期復調が使用されてそのよう
な送信により発生されるエラーによって引き起こされる
復調エラーを最小にする。
図６は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための擬似同期復調を示すタイミング図であ
る。前記訂正信号の受信の間に、各エッジ時間が捕捉さ
れる。いったん64のエッジが捕捉されると、擬似同期復
調が開始される。疑似同期復調は最も最近の64エッジを
使用して平均エッジ時間から平均ビットエッジ（図６に
ABEとして示されている）を計算することにより達成さ
れる。検出された各々の新しいエッジは新しい平均ビッ
トエッジの値を生じる。このようにして、前記復調器は
入りまたは到来（incoming）信号のボーレートにロック
される。前記計算されたABEを使用することにより、サ
ンプルポイント（図６においてSPとして示されている）
が受信された同期波形から正しいデータ極性を得るため
にビットの中心としてセットアップすることができ、か
つデータビットが抽出できる。図６に示されるように、
前記受信ビットストリームに２つの注入されたビットエ
ッジが存在したが、１ビットのエラーがあっても疑似同
期復調を使用して正しい数のビットが抽出される。当業
者に良く知られた方法においては、ビットエラーは訂正
できるが、一方注入されたまたは加えられたビットは、
上に述べたように、検出しかつ訂正するのが困難であ
る。予期される同期パターンとの比較のために訂正され
た数のビットを復調するため擬似同期復調が使用され
る。
図７は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための適応復調の間のプリアンブル検出および
訂正パターン捕捉を示すフローチャートである。自動遅
延等化計測シーケンスが開始されたとき、制御ステーシ
ョンはあるベースステーションを選択しかつ計測の準備
のために使用されるべきラウンドトリップ経路700をセ
ットアップする。該ラウンドトリップ経路のセットアッ
プ700は制御シーケンスを全てのベースステーションお
よび受信機監視ステーションに送信して自動遅延等化計
測シーケンスが行なわれるべきことを指示する段階を含
む。前記制御シーケンスはまた間もなく計測されるべ
き、かつ受信機監視ステーションが遅延等化（ADEQ）計
測パターン、または信号、を受信しおよび送信すべき選
択されたベースステーションを指示する。前記制御ステ
ーションは次に702において遅延等化計測パターンの送
信を開始し、実時間クロックにより指示される現在の送
信時間を記憶し、かつ同時に前記制御ステーション内の
ADEQ計測信号受信機および処理機能をイネーブルする。
ADEQ計測信号の送信の実際の時間は前記同期パターンの
最後のビットの送信時間により規定される。次に704に
おいて、同期パターンのスタート時間（SST）が現在の
送信時間に精密に知られた前記ADEQ計測信号の長さを加
えたものと等しいものとして計算される。706におい
て、送信タイマが前記SST時間にスタートされる。時間
送信タイマは好ましくは最悪の場合のベースステーショ
ンに対するADEQ計測パターンシーケンスの完了を保証す
るのに充分な時間にセットされ、かつ一例として、選択
されたベースステーションと計測毎に10秒であり、もち
ろん他の時間インターバルも同様に使用できることが理
解されるであろう。708において、受信されたADEQ計測
信号においてスタートパターンが検出されたとき、ADEQ
計測信号処理が開始される。前記スタートパターンが検
出されない時間の間は、前記送信タイマが、710におい
て、監視されてタイムアウトが確実に生じていないこと
を確認し、その場合に、処理フローは708におけるスタ
ートパターンのための受信信号の監視に戻る。710にお
いて、送信タイマがタイムアウトすれば、712におい
て、ADEQ計測信号が708において受信および検出されな
かったことの表示が提供され、かつ前記選択されたベー
スステーションに対する自動遅延等化計測シーケンスが
終了される。前記選択されたベースステーションに対す
る自動遅延等化計測シーケンスは、次に直ちに反復する
ことができ、あるいは計測されるべき全ての他のベース
ステーションに対する計測が行なわれた後に反復するこ
とができる。
さらに図７を参照すると、708において、前記スター
トパターンが検出されたとき、自動遅延等化計測シーケ
ンスはステップ714に続く。ADEQ計測信号においてスタ
ートパターンが使用されない場合は、自動遅延等化計測
シーケンスは自動的にステップ714に続くことが理解さ
れるであろう。ステップ714においては、コントローラ
内のエッジカウンタ（Ｎ）が開始され、モジュロクロッ
ク（MOD_CLK）がスタートされる。724において、エッジ
が検出されたとき、前記エッジカウンタの値（Ｎ）は、
ステップ726において、増分され、かつステップ728にお
いて前記エッジ検出の時間におけるモジュロクロックの
値が記憶されかつ対応するエッジカウンタ値（BIT_TMR
（Ｎ））によって識別される。データエッジが検出され
ても検出されなくても、処理フローは図８に続く。
要するに、自動遅延等化計測シーケンスの処理はスタ
ートパターンの検出、または前記プリアンブルのシーケ
ンスに続いて生じる第１のエッジの検出によって開始さ
れる。前記スタートパターンまたはプリアンブルシーケ
ンスは制御ステーション内の復調回路が安定するのに充
分な時間を与え、それによってADEQ計測信号が適切に受
信されかつ検出されることを保証する。スタートパター
ンまたはプリアンブルシーケンスの間に送信タイマがタ
イムアウトすれば、選択されたベースステーションに対
する計測シーケンスは終了され、かつ該ベースステーシ
ョンの計測シーケンス内で直ちにまたは他のベースステ
ーションの計測に続き反復することができる。
任意の数のビットエッジ到達時間の捕捉および格納手
段を等しい有効性をもって使用できることが理解できる
であろう。例えば、各々のビットエッジはフリーランま
たはあるモジュロボーのクロック（modulo band cloc
k）を使用して時間スタンプを押すことができる。ある
いは、ビットインターバルタイマを使用してエッジ間の
時間を計測することができる。本発明の好ましい実施例
では、モジュロクロックが最大の計算機的な効率を提供
するために使用されている。モジュロクロックは標準的
な時計の秒針を想像することにより最も良く理解および
説明できる。60秒毎に、秒針はオーバーフローし、ある
いはモジュロ終了し（modulo wraps）、そしてゼロから
再びカウントを始める。秒針はモジュロ60の秒カウンタ
である。また、60秒のボーレートを有する方形波データ
パターンを想像されたい。60秒毎に、該データパターン
において立上りまたは立下りエッジが生じる。もし各々
のエッジがモジュロ60秒のカウンタを使用して時間スタ
ンプが押されたとすると、各エッジは前記モジュロクロ
ックと同じ時間に発生することになる。例えば、もし第
１のデータエッジが前記クロックの15秒において生じれ
ば、各々のその後のデータエッジもまた15秒において生
じるであろう。ラインの障害によりこの仮想的なデータ
パターンにジッタが加えられたとき、各々のエッジは15
秒の理想的な到達時間からやや変位するであろう。数多
くのエッジ時間の平均を取ることにより、15秒の平均到
達時間が計算できる。このことが、一例として400ボー
である、前記信号のボーレートでモジュロクロックがオ
ーバフローすることを除き、本発明の基礎となってい
る。
図８は、本発明の好ましい実施例に係わる伝送経路遅
延計測のための擬似同期復調を示すフローチャートであ
る。図８においては、ステップ744において、いったん6
4ビットのエッジが検出されると、平均ビットエッジ（A
BE）が、ステップ750において、最も最近の64エッジの
モジュロ平均として計算できる。ステップ758におい
て、64エッジが捕捉されるまで、プロセスフローは図７
に戻る。ABE値を確立するためにより少ないまたはより
多くのビットエッジ検出を監視することができ、かつ前
記ABE値の精度は検出されるビットエッジの数の関数で
あることが理解できるであろう。いったん、ABEが計算
されると、ビットサンプルポイント（SP）が前記ABEと
ボーレートの半分とを加えたものとして計算される、ス
テップ752。
図８を参照し続けると、前記モジュロクロックがSP値
に等しくなるまで、ステップ764において、送信タイマ
がタイムアウトするのが監視される。ステップ758にお
いて、前記モジュロクロックの値が前記SP値と比較さ
れ、かつモジュロクロックがSP値に等しい場合は、ステ
ップ760において、受信されたデータがサンプルされか
つ次に記憶される。ステップ762において、記憶された
データ値の部分集合（subset）が、当業者に良く知られ
た方法で、同期パターンと比較され同期パターンが検出
されたか否かが判定される。ステップ762において、同
期パターンが検出されたとき、プログラムフローは図９
のステップ774に移る。ステップ762において同期パター
ンが検出されない場合、ステップ764において送信タイ
マがチェックされ該送信タイマがタイムアウトしたか否
かが判定される。ステップ764において、送信タイマが
タイムアウトしていれば、ステップ766において、送信
タイムアウト時間内にADEQ計測信号の同期パターンの同
期部分が受信および検出されなかったことを示す表示が
提供され、かつ選択されたベースステーションに対する
自動遅延等化計測シーケンスが終了する。前記選択され
たベースステーションに対する自動遅延等化計測シーケ
ンスは次に直ちに反復することもでき、あるいは計測さ
れるべき全ての他のベースステーションに対する計測が
行なわれた後に反復することもできる。ステップ764に
おいて、送信タイマがタイムアウトしなかった場合は、
処理フローは図７に戻る。
要するに、疑似同期復調が最も最近の64のエッジを使
用してモジュロクロックにより計測されたエッジ時間か
ら次々と生じる平均ビットエッジ（ABE）の値を計算す
ることにより達成される。各々の新しいエッジは新しい
平均ビットエッジの値を生じる。このようにして、復調
器は到来信号のボーレートにロックされ、かつ前記計算
されたABEを使用することにより、サンプルポイント（S
P）が非同期波形から正しいデータ極性を得るためにビ
ット中心にセットアップされ、かつデータビットが抽出
できる。
図９は、本発明の好ましい実施例に係わる伝送経路遅
延計測の精細時間訂正を示すフローチャートである。ス
テップ762において、同期パターンが検出されたとき、
ステップ774において、粗調（coarse）同期検出時間（C
SDT）の値が前記同期パターンの最後のビットの実検出
時間（real time of detection）に等しくセットされ
る。次に、ステップ776において、全てのＮの記憶され
たエッジ時間のモジュロ平均を計算して第１の同期精細
調整値（SFA1）を得ることにより第１のパスの精細同期
調整計算が行なわれる。その結果、第１の同期精細調整
値（SFA1）の精度は前記ADEQの計測信号の訂正パターン
部分内で送信されるビットの数によって制御できること
が理解できるであろう。前記第１の同期精細調整値（SF
A1）は注入されたビットによって発生されるもののよう
な誤ったビットエッジ検出を除去するために使用され
る。次に、誤ったビットの除去ルーチンを780が実行さ
れる。ステップ782において、ソート用パラメータ（Ｊ
およびＫ）が１にセットされ、かつ前記SFA1の値が前記
第１の記憶されたビット時間値（BIT_TMR（１））から
減算されかつ（第１の所定の差の値と比較され、該第１
の所定の差の値は本発明の好ましい実施例では400マイ
クロセカンド（μSec）である、ステップ784。ステップ
784において、前記記憶されたビット時間値と前記第１
の同期精細調整値（SFA1）との差が400マイクロセカン
ドを超えた場合、ステップ786において、ビットカウン
ト指数（Ｊ）が増分され、かつステップ784において、
次のビットカウント値が処理される。ステップ784にお
いて、前記記憶されたビット時間値と前記第１の同期精
細調整値との差が400マイクロセカンドより大きくなけ
れば、ステップ788において前記ビットタイマ（STR_BIT
_TMR）の値が記憶される。前記ビットカウント指数
（Ｊ）、およびビット時間指数（Ｋ）が次にステップ79
0において１だけ増分され、かつステップ792において前
記ビットカウント指数（Ｊ）が前記訂正パターンエッジ
カウントと比較される。ステップ792において、前記ビ
ットカウント指数（Ｊ）がＮより小さければ、ステップ
784から792までが、全てのビット時間値が処理され、か
つ誤りのあるビット時間が除去されるまで反復される。
第２の同期精細調整値（SFA2）が次に、ステップ794
において、前記第１の消去プロセスから残った前記記憶
されたビット時間値（STORE_BIT_TMR）を使用して計算
される。該第２の同期精細調整値（SFA2）は次に元のＮ
の記憶されたビット時間（BIT_TMR）の各々から減算さ
れ、かつそれらの差が第２の所定の差の値と比較され、
該第２の所定の差の値は本発明の好ましい実施例では20
0マイクロセカンドである。200マイクロセカンドより大
きな差を有する全てのビット時間値が次に消去され、か
つ残りの値が、上に述べたように、ステップ796におい
てSTORE_BIT_TMRに格納される。
次に、ステップ798において、第３の同期精細調整値
（SFA3）が前記第２の消去プロセスから残った前記記憶
されたビット時間値（STORE_BIT_TMR）から計算され
る。該第３の同期精細調整値（SFA3）は次に前記元のＮ
の記憶されたビット時間（BIT_TMR）の各々から減算さ
れ、そしてそれらの差が、本発明の好ましい実施例では
100マイクロセカンドである、第３の所定の差の値と比
較される。次に、ステップ800において、100マイクロセ
カンドより大きな差を有する全てのビット時間値が消去
され、かつ残りの値が、上に述べたように、STORE_BIT_
TMRに格納される。
次に、ステップ802において、最後の同期精細調整値
（SFA）が前記第３の消去プロセスから残った前記記憶
されたビット時間値（STORE_BIT_TMR）を使用して計算
される。計算されたこの最後の同期精細調整値（SFA）
はステップ804において同期検出時間値（SDT）が前記粗
調同期検出時間（CSDT）から前記同期最終調整値（SE
A）を減算したものとして計算できるようにする。計算
された同期検出時間値（SDT）は前記粗調同期検出時間
によって規定される時間から得られるものよりも１桁ま
での大きさだけ良好な精度をもって同期パターンの最後
のビットの位置付けを可能にする。前記往復（round tr
ip）遅延時間値（RTDT）は最終的に、ステップ806にお
いて、前記同期検出時間値（SDT）から図７のステップ7
04において計測プロセスの開始のときに計算された同期
スタート時間値（SST）を減算したものとして計算され
る。
400マイクロセカンド（μSec）、200マイクロセカン
ドおよび100マイクロセカンドの時間値が最終的な同期
精細調整値を決定するための基準として使用されている
が、計測されるべき伝送経路の特性に応じて他の値およ
びより大きなまたはより小さな平均値を同様に使用でき
ることが理解できるであろう。
要するに、いったん同期パターンが検出されると、前
記訂正バーストの全ての記憶されたエッジからビット時
間を使用して粗調遅延時間値が訂正される。全ての捕捉
されたエッジ時間の始めの平均が計算される。第２の平
均が前記第１の平均の400マイクロセカンド以内の全て
の値につき計算される。第３の平均が前記第２の平均の
200マイクロセカンド以内の全ての値につき計算され
る。最後の平均が次に前記第３の平均の100マイクロセ
カンド以内の全ての値から計算される。この値は前記計
測された粗調遅延時間を精細調整するために使用され
る。本発明の好ましい実施例では、少なくとも100（10
0）のエッジ時間値が前記最終エッジ時間値を計算する
ために残っていなければならない。もし少なくとも100
のエッジ時間値が残っていれば、前記最終訂正値は有効
なものと考えられかつ計測された粗調遅延時間値を訂正
するために使用される。いったん前記計測された粗調遅
延時間が訂正されれば、ベースステーションに対する往
復遅延が確立される。該往復遅延時間値、および制御ス
テーションとベースステーションとの間の距離、ベース
ステーションと監視用受信機（単数または複数）との間
の距離、および監視用受信機（単数または複数）と制御
ステーション（RFリンクが使用されている場合）との間
の距離に対応する送信時間値を知ることにより、サイマ
ルカスト送信システム内の選択されたベースステーショ
ンに対する可変経路および機器遅延が決定される。シス
テムにわたる最終的な等化遅延の調整は次に前記ベース
ステーションの各々に対し等化遅延訂正係数（factor）
を送信することによって達成される。
図10は、本発明の好ましい実施例に係わる経路遅延変
更計測の決定のための適応復調を使用したサイマルカス
ト送信システムの別の実施例の電気的ブロック図であ
る。図10に示されるように該サイマルカスト送信システ
ムは制御ステーション101および送信ステーション201を
具備する。１つの送信ステーションのみが示されている
が、典型的なサイマルカスト送信システムは２つまたは
それ以上の送信ステーションを含むことが理解できるで
あろう。制御ステーション101は図１のサイマルカスト
送信システムについて前に説明したように、情報の分配
を制御するためのコントローラ103を具備する。該コン
トローラ103は、当業者に良く知られた方法で、ページ
ングターミナル（図示せず）のような情報入力装置から
の送信に対する情報を受信し、かつ送信されるべき該情
報をデータ入力105を介して変調器131に結合し、かつま
たステータス出力107から、平均化情報（leveling info
rmation）のような、動作ステータス情報を受信する。
変調器131は送信のために適切な変調フォーマットで前
記情報を変調する。変調器131によって変調された情報
は送信手段181に結合され、該送信手段181は変調された
情報を通信リンク293を介して受信手段291に送信し、該
受信手段291の出力は次にベースステーション201の復調
入力に結合される。送信手段181、通信リンク293、およ
び受信手段291は図１のサイマルカスト送信システムに
ついて前にも説明したような情報分配ネットワークを提
供する。受信手段291によって受信された情報は復調器2
51の入力に結合され、該復調器251は該情報を上に述べ
たようにして処理し、処理された情報をコントローラ20
3に提供する。
遅延計測処理の間に、前記制御ステーション101は、
上に述べたものと同様の、遅延計測信号をベースステー
ション201のようなある選択されたベースステーション
に規則的な所定の間隔で送信することにより遅延計測処
理を開始する。あるいは、送信時間は前記計測信号内に
埋め込まれ、あるいは前記計測信号の送信の前または後
に送信することもできる。さらに、前記遅延計測信号は
全てのベースステーションに同期に送信することができ
る。各々のベースステーションは、以下に説明するよう
に、受信時間を予期される受信時間または到達時間と比
較して、制御経路における遅延変化が生じているか否か
を判定し、もし生じていれば例えばベースステーション
または遠隔送信ステーションにおいて規定された遅延を
これに応じて訂正する。
図11は、本発明の別の実施例に係わる伝送経路遅延計
測のための適応復調を使用したベースステーション201
の電気的ブロック図である。該ベースステーション201
の心臓部は上に述べたコントローラ203であり、該コン
トローラ203は好ましくはモトローラ・インコーポレイ
テッドにより製造されたMC6800またはMC68000シリーズ
のマイクロプロセッサ（μＰ）のようマイクロプロセッ
サを使用して構成される。前記マイクロプロセッサには
コントローラのデータを一時的に記憶するために使用さ
れるランダムアクセスメモリ（RAM）217が結合される。
該ランダムアクセスメモリ217は揮発性メモリ格納領域
を提供するためのような伝統的な半導体ランダムアクセ
スメモリ、または共に不揮発性ランダムアクセスメモリ
を提供する電気的に消去可能なプログラム可能リードオ
ンリメモリ（EEPROMまたはフラッシュメモリ）またはハ
ードディスクドライブ、あるいはそれらの任意の組合わ
せを使用して構成される。リードオンリメモリ（ROM）2
19もまたマイクロプロセッサに結合されており、かつ上
に述べたものと同様のルーチンを格納し、かつベースス
テーション203の動作を制御する上で使用される。該リ
ードオンリメモリ219は紫外線消去可能なプログラム可
能リードオンリメモリ（UVEPROM）またはワンタイムプ
ログラム可能リードオンリメモリ（PROM）を含み、かつ
任意選択的には、電気的に消去可能なプログラム可能リ
ードオンリメモリ（EEPROMまたはフラッシュメモリ）ま
たはハードディスクドライブのような不揮発性ランダム
アクセスメモリ、あるいはそれらの任意の組合わせを使
用して構成される。マイクロプロセッサ215にはまた実
時間クロック213が結合されており、該実時間クロック2
13は遅延計測の間に前記経路遅延変化を計測するために
ベースステーションのタイミングを制御するために使用
される。前記コントローラ203もまたモトローラ・イン
コーポレイテッドにより製造されるDSP56000シリーズの
デジタル信号プロセッサ（DSP）のような他の制御装
置、あるいはモトローラ・インコーポレイテッドにより
製造される6811および68302シリーズのマイクロコント
ローラのようなマイクロコントローラ（μＣ）を使用し
て構成することができる。
前記受信手段291によって受信された変調された情報
は復調器251の入力に供給される。該復調器はハードウ
ェアのモデム回路またはこれに代えて制御入力209を介
してマイクロプロセッサにより制御される適切なアナロ
グサンプリング回路を備えたμP/μC/DSPプロセッサに
よって構成できる。前記サンプリング回路はアナログ−
デジタル（A/D）コンバータ、ローパスフィルタ、およ
びオーディオバッファから構成される。前記復調された
情報はデータ出力211を介してマイクロプロセッサに結
合され、該マイクロプロセッサは、以下に詳細に説明す
るように、遅延等化計測情報のような、復調された情報
を処理する。
図12は、本発明の別の実施例に係わる伝送経路遅延計
測のための適応復調の間における遅延計測信号のプリア
ンブル検出およびエッジ時間スタンプ処理を示すフロー
チャートである。前記制御ステーションは周期的に遅延
計測信号を１つまたはそれ以上のベースステーションに
送信する。前記反復期間は予め定められかつ全ての受信
ステーションによって理解されており、あるいは前記送
信時間は遅延計測信号の送信の前にあるいは後にベース
ステーションに送信される。この反復期間または送信時
間は予期される検出時間値（EDT）であり、かつ前記同
期検出時間値（SDT）と比較された時、ベースステーシ
ョンは遅延変化を検出できる。
図12によって説明を続けると、前記遅延計測信号のプ
リアンプルが、ステップ922において、検出された時、
ステップ923においてコントローラ内のエッジカウンタ
（Ｎ）が初期化され、前記モジュロクロック（MOD_CL
K）がスタートされかつ送信タイマがスタートされる。
該送信タイマが同期パターンが受信される前にタイムア
ウトした場合には、前記計測処理が終了されるが、それ
は前記計測はたぶん伝送経路に沿ってどこかで損傷され
ておりかつ前記計測は完了されていないからである。前
記送信タイマは好ましくは遅延計測信号の完全な捕捉を
保証するのに充分な時間にセットされる。ステップ924
において、エッジ検出の監視が始まり、かつ該ステップ
924においてエッジが検出された時、ステップ926におい
てエッジカウンタ値（Ｎ）が増分され、そしてステップ
928において前記エッジ検出の時間におけるモジュロク
ロックの値が記憶されかつ対応するエッジカウンタ値
（BIT_TMR（Ｎ））によって識別される。ステップ924に
おいて、データエッジが検出されてもあるいは検出され
なくても、処理フローは図13に続き、そこでステップ94
4においてエッジ検出の数がチェックされ、かつ64のエ
ッジが検出された時、処理フローはステップ924に戻
る。
図13によって説明を続けると、ステップ944によって
いったん64ビットのエッジが検出されると、ステップ95
0において平均ビットエッジ（ABE）が最も最近の64のエ
ッジのモジュロ平均として計算されかつステップ952に
おいてサンプルポイント（SP）が前記新しいABEから計
算されまたは求められる。64のエッジが捕捉されるまで
処理フローは図12（図13）に戻る。前記ABE値を規定す
るためにより少ないまたはより多くのビットエッジ検出
を監視することができ、かつ前記ABEおよびSP値の精度
は検出されるビットエッジの数の関数であることが理解
されるであろう。
図13により説明を続けると、ステップ958において前
記モジュロクロック値が前記SP値と比較され、そして、
該モジュロクロックが前記SP値と等しくなるまで、ステ
ップ964において、送信タイマのタイムアウトが監視さ
れる。前記モジュロクロックがSP値に等しい場合、ステ
ップ960において受信されたデータがサンプルされかつ
次に記憶される。記憶されたデータ値の部分集合（subs
et）が当業者に良く知られた方法で、前記同期（sync）
パターンと比較されて同期パターンが検出されたか否か
が判定される、ステップ962。ステップ962において、前
記同期パターンが検出された時、プログラムフローは図
14の前記ステップ972に移る。ステップ962において同期
パターンが検出されない場合、ステップ964において送
信タイマが調べられて該送信タイマがタイムアウトした
か否かが判定される。ステップ964において送信タイマ
がタイムアウトしていれば、ステップ966において前記
送信タイムアウトの時間内に同期パターンが受信および
検出されなかったことの表示が提供されかつそのベース
ステーションに対する遅延計測シーケンスが終了され
る。前記ベースステーションに対する遅延計測シーケン
スは他のプリアンブルの検出に応じてただちに反復する
こともできる。もしステップ964において送信タイマが
タイムアウトしなければ、処理フローは図12に戻る。
以上要するに、擬似同期復調が最も最近の64のエッジ
を使用して前記モジュロクロックにより計測されるエッ
ジ時間から次々と発生する平均ビットエッジ（ABE）の
値を計算することにより達成される。各々の新しいエッ
ジにより新しい平均ビットエッジが生じる結果となる。
このようにして、復調器は到来信号のボーレートにロッ
クされ、かつ前記計算されたABEを使用することによ
り、サンプルポイント（SP）が同期波形から正しいデー
タ極性を得るためにビットの中心にセットアップされ、
かつデータビットが抽出できるようになる。
図14は、本発明の別の実施例に係わる伝送経路遅延計
測の精細時間訂正を示すフローチャートである。前記図
13のステップ962において、同期パターンが計測された
時、ステップ974において前記粗調同期検出時間（CSD
T）の値が同期パターンの最後のビットの実検出時間に
等しくセットされる。次に、ステップ976において、第
１のパスの精細同期調整計算が、全てのＮの記憶された
エッジ時間のモジュロ平均を計算することにより行なわ
れ第１の同期精細調整値（SFA1）を得る。その結果、前
記第１の同期精細調整値（SFA1）の精度は前記ADEQ計測
信号の訂正パターン部分内で送信されたビットの数によ
って制御できることが理解できるであろう。前記第１の
同期精細調整値（SFA1）は注入ビットにより発生される
もののような誤ったビットエッジ検出を消去するために
使用される。次にステップ980において、誤ったビット
の消去ルーチンが実行される。ステップ982において、
ソート用パラメータ（ＪおよびＫ）が１にセットされ、
そしてステップ984において前記SFA1の値が前記第１の
記載されたビット時間値（BIT_TMR（１））から減算さ
れかつ、本発明の好ましい実施例においては400マイク
ロセカンド（μSec）である、第１の所定の差の値と比
較される。ステップ984において、前記記憶されたビッ
ト時間値（BIT_TMR（Ｎ））と前記第１の同期精細調整
値（SFA1）との差が400マイクロセカンドを越えた時、
ステップ986においてビットカウント指数（Ｊ）が増分
され、かつステップ984において次のビットカウント値
が処理される。ステップ984において、前記記憶された
ビット時間値（BIT_TMR（Ｎ））と前記第１の同期精細
調整値との間の差が400マイクロセカンドより大きくな
い場合には、ステップ988においてビットタイマの値が
記憶される。次にステップ990において、前記ビットカ
ウント指数（Ｊ）、およびビット時間指数（Ｋ）が１だ
け増分され、ステップ992において前記ビットカウント
指数（Ｊ）が訂正されたパターンエッジカウントと比較
される。ステップ992において、ビットカウント指数
（Ｊ）がＮより小さければ、全てのビット時間値が処理
されるまでステップ984〜992が反復され、そして誤った
ビット時間が消去される。
次にステップ994において、第２の同期精細調整値（S
FA2）が前記第１の消去プロセスから残った記憶された
ビット時間値（STORE_BIT_TMR）を使用して計算され
る。該第２の同期精細調整値（SFA2）は次に前記元のＮ
の記憶されたビット時間（BIT_TMR）の各々から減算さ
れ、かつそれらの差が、本発明の好ましい実施例では20
0マイクロセカンドである。第２の所定の差の値と比較
される。ステップ996において、次に、200マイクロセカ
ンドより大きな差を有する全てのビット時間値が消去さ
れ、かつ残りの値が前に述べたようにSTORE_BIT_TMRに
格納される。
次に、ステップ998において、第３の同期精細調整値
（SFA3）が前記第２の消去プロセスから残った記憶され
たビット時間値（STORE_BIT_TMR）を使用して計算され
る。該第３の同期精細調整値（SFA3）は次に前記元の記
憶されたビット時間（BIT_TMR）の各々から減算され、
そしてそれらの差が、本発明の好ましい実施例において
は100マイクロセカンドである、第３の所定の差の値と
比較される。次に、ステップ1000において、100マイク
ロセカンドより大きな差を有する全てのビット時間値が
消去され、かつ残りの値が前に述べたようにSTORE_BIT_
TMRに記憶される。
次にステップ1002において、最終同期精細調整値（SF
A）が前記第３の消去プロセスから残った記憶されたビ
ット時間値（STORE_BIT_TMR）を使用して計算される。
計算された該最終同期精細調整値（SFA）は同期検出時
間値（SDT）がステップ1004において前記粗調同期検出
時間（CSDT）から前記同期最終調整値（SFA）を減算し
たものとして計算できるようにする。計算された同期検
出時間値（SDT）は前記粗調同期検出時間により規定さ
れる時間から得られたものよりも１桁までの良好な精度
をもって同期パターンの最後のビットを位置決めできる
ことになる。ステップ1006において、遅延変更値（DC）
が最終的に前記同期検出時間値（SDT）から予期される
遅延時間値（EDT）を減算したものとして計算される。
以上要するに、いったん同期パターンが検出される
と、前記訂正バーストの全ての記憶されたエッジからの
ビット時間を使用して粗調遅延時間値が訂正される。最
初の平均が全ての捕捉されたエッジ時間につき計算され
る。第２の平均が第１の平均の400マイクロセカンド内
の全ての値につき計算される。次に、第３の平均が第２
の平均の200マイクロセカンド内の全ての値につき計算
される。最終的な平均が次に前記第３の平均の100マイ
クロセカンド内の全ての値から計算される。この値が計
測された前記粗調遅延時間の精細調整のために使用され
る。本発明の好ましい実施例では、前記最終エッジ時間
値を計算するために少なくとも百（100）のエッジ時間
値が残っていなければならない。もし少なくとも100の
エッジ時間値が残っていれば、前記精細訂正値は有効で
あると考えられ、かつ前記計測された粗調遅延値を訂正
するために使用される。いったん、前記計測された粗調
遅延時間値が訂正されれば、ベースステーションに対す
る遅延変更が確立される。該遅延変更値を使用すること
により、ベースステーションはそれ自体で遅延変更を自
動的に補償することができ、あるいは制御ステーション
に遅延変更を通知しかつ許可（authorization）を待機
することができる。
適応復調を使用した伝送経路遅延計測を行なうための
方法および装置が説明され、かつサイマルカスト送信シ
ステム内のベースステーションを従来技術の送信経路遅
延計測に対し少なくとも１桁の大きさまでの改善をもっ
て等化できるようにする。使用される適応復調フォーマ
ットは適切な計測値から極めて劣悪な計測値を区分でき
るようにし、それによって伝送遅延計測プロセスの間の
誤った読みを最小にする。適応復調フォーマットが伝送
経路遅延計測の達成を可能にするために説明されたが、
同じ適応復調フォーマットは、複雑なクロックタイミン
グの調整の必要なしに、同期データを受信可能にするた
めに受信機において利用できることが理解できるであろ
う。
フロントページの続き (56)参考文献 特開 昭62−216432（ＪＰ，Ａ) 特開 平１−302935（ＪＰ，Ａ) 特開 平４−14915（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/76 - 3/44 H04B 3/50 - 3/60 H04B 7/005 - 7/015 H04B 7/24 - 7/26 H04Q 7/00 - 7/38 H04L 7/00 - 7/10

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】自動遅延等化計測を提供するために適応復
    調を使用するサイマルカスト送信システムであって、該
    サイマルカスト送信システムは、 少なくとも訂正ビットパターン信号とそれに続く同期パ
    ターン信号を含む受信された遅延等化計測信号を再送信
    可能な遠隔送信ステーション、そして 制御ステーションであって、 前記遅延等化計測信号を送信するための手段、 前記再送信された遅延等化計測信号を受信するための手
    段、 前記受信された同期パターン信号を相関関数またはルー
    チンに従って処理してその粗調受信時間を得るための手
    段、 精細受信時間訂正係数を得るために前記受信された訂正
    ビットパターン信号を分析するための手段、および 前記粗調受信時間を前記精細受信時間訂正係数によって
    訂正して前記制御ステーションにおいて遅延等化計測信
    号の訂正された受信時間を得るための手段、 を具備する前記制御ステーション、 を具備するサイマルカスト送信システム。
  2. 【請求項２】前記制御ステーションはさらに、 前記遅延等化計測信号の送信時間を記録するための手
    段、そして 前記送信時間と前記遅延等化計測信号の訂正された受信
    時間との間の差を計算して往復の送信遅延時間を得るた
    めの手段、 を具備する、請求項１に記載のサイマルカスト送信シス
    テム。
  3. 【請求項３】前記制御ステーションはさらに、 交番的に立上りかつ立下がる信号エッジを復元するため
    に前記受信された遅延等化計測信号を復調するための手
    段、 タイミング信号を発生するためのタイミング手段、 前記復調された交番的な立上りおよび立下り信号エッジ
    内の信号エッジを検出するための手段、 前記検出された信号エッジの到達時間を決定するための
    手段、そして 前記検出された信号エッジの到達時間を第１のテーブル
    に記憶するための手段、 を具備する、請求項１に記載のサイマルカスト送信シス
    テム。
  4. 【請求項４】前記分析のための手段は、 前記記憶された第１のテーブルを復元するための手段、 前記第１のテーブルから復元された復元到達時間から時
    間平均を得るための手段、 前記第１のテーブルから復元された前記到達時間を前記
    得られた第１の時間平均と比較するための手段、そして 前記得られた時間平均と第１の所定の時間差より少ない
    量だけ異なる検出された信号エッジの到達時間を第２の
    テーブルに格納するための手段、 を具備する、請求項３に記載のサイマルカスト送信シス
    テム
  5. 【請求項５】前記復元のための手段は前記格納された第
    １および第２のテーブルを復元し、 前記時間平均を得るための手段はさらに前記第２のテー
    ブルから復元された到達時間から第２の時間平均を得、 前記比較のための手段はさらに前記第１のテーブルから
    復元された到達時間を前記得られた第２の時間平均と比
    較し、そして 前記格納するための手段は、前記得られた第２の時間平
    均と第２の所定の時間差より少ない量だけ異なる検出さ
    れた信号エッジの到達時間を第３のテーブルに格納し、
    前記第２の所定の時間差は前記第１の所定の時間差より
    小さいもの、 を具備する、請求項４に記載のサイマルカスト送信シス
    テム。
  6. 【請求項６】前記復元のための手段はさらに前記格納さ
    れた到達時間の第４のテーブルを復元し、そして 前記時間平均を得るための手段はさらに少なくとも第３
    のテーブルから復元された到達時間から最終時間平均を
    得て最終受信時間訂正係数を得る、請求項５に記載のサ
    イマルカスト送信システム。
  7. 【請求項７】自動遅延等化計測を提供するために適応復
    調を使用するサイマルカスト送信システムであって、該
    サイマルカスト送信システムは、 制御ステーションであって、 タイミング信号を発生するためのマスタクロック、 前記タイミング信号に応答して少なくとも訂正ビットパ
    ターン信号とこれに続く同期パターン信号を含む遅延等
    化計測信号を所定の送信時間に送信するための手段、 を具備する前記制御ステーション、そして 複数の遠隔送信ステーションであって、 タイミング信号を発生するためのスレイブクロック、 前記タイミング信号に応答して前記送信された遅延等化
    計測信号を受信するための手段、 前記タイミング信号に応答して前記受信された同期パタ
    ーン信号を相関関数またはルーチンに従って処理し前記
    スレイブクロックにより規定される粗調受信時間を得る
    ための手段、 前記受信された訂正ビットパターン信号を分析して最終
    受信時間訂正係数を得るための手段、 前記スレイブクロックにより規定される前記粗調受信時
    間を前記精細受信時間訂正係数により訂正して前記スレ
    イブクロックにより規定される遅延等化計測信号の調整
    された受信時間を得るための手段、 前記スレイブクロックにより規定される調整された受信
    時間を予期される受信時間と比較して到達時間オフセッ
    トを得るための手段、および 前記遠隔送信ステーションにおいて規定された遅延を前
    記得られた到達時間オフセットにより訂正して伝送経路
    遅延の変化を調整するための手段、 を具備する前記複数の遠隔送信ステーション、 を具備するサイマルカスト送信システム。
  8. 【請求項８】前記複数の遠隔送信ステーションはさら
    に、 交番的に立上りかつ立下る信号エッジを復元するために
    前記受信された遅延等化計測信号を復調するための手
    段、 前記復調された交番的な立上りおよび立下り信号エッジ
    内の信号エッジを検出するための手段、 前記検出された信号エッジの到達時間を決定するための
    手段、そして 前記検出された信号エッジの到達時間を第１のテーブル
    に格納するための手段、 を具備する、請求項７に記載のサイマルカスト送信シス
    テム。
  9. 【請求項９】前記分析のための手段は、 前記格納された第１のテーブルを復元するための手段、 前記第１のテーブルから復元された復元到達時間から時
    間平均を得るための手段、 前記第１のテーブルから復元された到達時間を前記得ら
    れた第１の時間平均と比較するための手段、そして 前記得られた時間平均と第１の所定の時間差より少ない
    量だけ異なる検出された信号エッジの到達時間を第２の
    テーブルに格納するための手段、 を具備する、請求項８に記載のサイマルカスト送信シス
    テム。
  10. 【請求項１０】前記復元のための手段は前記格納された
    第１および第２のテーブルを復元し、 前記時間平均を得るための手段はさらに前記第２のテー
    ブルから復元された前記到達時間から第２の時間平均を
    得、 前記比較のための手段はさらに前記第１のテーブルから
    復元された前記到達時間を前記得られた第２の時間平均
    と比較し、そして 前記格納するための手段はさらに前記得られた第２の時
    間平均から第２の所定の時間差より少ない量だけ異なる
    検出された信号エッジの到達時間を第３のテーブルに格
    納し、前記第２の所定の時間差は前記第１の所定の時間
    差より小さい、請求項９に記載のサイマルカスト送信シ
    ステム。
  11. 【請求項１１】前記復元のための手段はさらに前記到達
    時間の格納された第４のテーブルを復元し、そして 前記時間平均を得るための手段はさらに前記第４のテー
    ブルから復元された前記到達時間から最終時間平均を求
    めて最終受信時間訂正係数を得る、請求項10に記載のサ
    イマルカスト送信システム。
  12. 【請求項１２】少なくとも第１のタイミング部分とこれ
    に続く第２の情報部分とを含む情報信号を送信する通信
    システムにおいて使用するための通信受信機であって、
    前記情報信号は複数の情報ビットとして符号化されてお
    り、前記通信受信機は、 前記送信された情報信号を受信するための手段、 前記タイミング部分内の情報ビットの遷移を検出し、か
    つその到達時間を検出するための手段、 所定数の検出された到達時間に対し平均ビットエッジ到
    達時間を計算するための手段、 前記平均ビットエッジ到達時間に関連するサンプリング
    ポイントを求めるための手段、そして 前記第１のタイミング部分および第２の情報部分におい
    て受信された前記情報ビットを前記計算されたサンプリ
    ングポイントにおいてサンプリングしてそこに含まれる
    情報ビットを検出するための手段、 を具備する通信受信機。
  13. 【請求項１３】前記第１のタイミング部分は訂正ビット
    パターン信号を含む、請求項12に記載の通信受信機。
  14. 【請求項１４】前記第２の情報部分はデータ同期パター
    ンを含む、請求項12に記載の通信受信機。
  15. 【請求項１５】前記平均ビットエッジ到達時間を計算す
    るための手段はさらに他の情報ビットの遷移が検出され
    た時次々に生じる平均ビットエッジ到達時間を計算す
    る、請求項12に記載の通信受信機。
JP6517168A 1993-01-29 1994-01-18 適応復調を使用した伝送経路遅延計測のための方法および装置 Expired - Lifetime JP2821715B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US010,910 1993-01-29
US08/010,910 US5361398A (en) 1993-01-29 1993-01-29 Method and apparatus for transmission path delay measurements using adaptive demodulation

Publications (2)

Publication Number Publication Date
JPH07504796A JPH07504796A (ja) 1995-05-25
JP2821715B2 true JP2821715B2 (ja) 1998-11-05

Family

ID=21747985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6517168A Expired - Lifetime JP2821715B2 (ja) 1993-01-29 1994-01-18 適応復調を使用した伝送経路遅延計測のための方法および装置

Country Status (9)

Country Link
US (1) US5361398A (ja)
EP (1) EP0664938A4 (ja)
JP (1) JP2821715B2 (ja)
KR (2) KR960016644B1 (ja)
CN (1) CN1045144C (ja)
AU (1) AU663442B2 (ja)
CA (1) CA2133223C (ja)
RU (1) RU2115242C1 (ja)
WO (1) WO1994017604A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481258A (en) * 1993-08-11 1996-01-02 Glenayre Electronics, Inc. Method and apparatus for coordinating clocks in a simulcast network
US5745840A (en) * 1994-03-22 1998-04-28 Tait Electronics Limited Equalization in a simulcast communication system
DE4417954A1 (de) * 1994-05-21 1995-11-23 Sel Alcatel Ag Synchronisationsverfahren sowie Synchronisationseinrichtungen, Endgerät und Vermittlungsstelle dafür
US5822381A (en) * 1995-05-05 1998-10-13 Silicon Graphics, Inc. Distributed global clock system
JP2809179B2 (ja) * 1996-03-14 1998-10-08 日本電気株式会社 無線同報通信システム
US5867292A (en) * 1996-03-22 1999-02-02 Wireless Communications Products, Llc Method and apparatus for cordless infrared communication
KR0168797B1 (ko) * 1996-04-02 1999-02-01 김광호 기지국 송신기의 동시 송출 제어장치
US6049720A (en) * 1996-04-12 2000-04-11 Transcrypt International / E.F. Johnson Company Link delay calculation and compensation system
US5896560A (en) * 1996-04-12 1999-04-20 Transcrypt International/E. F. Johnson Company Transmit control system using in-band tone signalling
US5991309A (en) * 1996-04-12 1999-11-23 E.F. Johnson Company Bandwidth management system for a remote repeater network
US5678215A (en) * 1996-06-13 1997-10-14 Motorola, Inc. Method for frequency locking onto a pilot reference signal affected by multipath fading
DE19625219C1 (de) * 1996-06-24 1997-10-30 Siemens Ag Vorrichtung zur Kompensation der Signallaufzeitunterschiede von digitalen Übertragungseinrichtungen
US6137796A (en) * 1996-06-28 2000-10-24 Motorola, Inc. Packet non-replicating comparator device for digital simulcast packet distribution
US5805983A (en) * 1996-07-18 1998-09-08 Ericsson Inc. System and method for equalizing the delay time for transmission paths in a distributed antenna network
US6178334B1 (en) * 1998-11-17 2001-01-23 Hughes Electronics Corporation Cellular/PCS network with distributed-RF base station
US5873044A (en) * 1997-02-21 1999-02-16 Motorola, Inc. Method and apparatus in a radio communication system for synchronizing transmissions while maintaining full user traffic
US6061574A (en) * 1997-10-28 2000-05-09 Motorola, Inc. Method and apparatus in a wireless communication system for reducing errors caused by intersymbol interference during a simulcast transmission
US6137842A (en) * 1997-11-28 2000-10-24 The United States Of America As Represented By The Secretary Of The Navy System and method for determining the time difference of arrival of a frequency shift keyed signal at two separate receivers
JPH11261617A (ja) * 1998-03-09 1999-09-24 Fujitsu Ltd 光加入者ネットワーク及び遅延測定方法
US6289224B1 (en) * 1998-10-29 2001-09-11 Motorola, Inc. Method and apparatus for starting an acknowledgment timer
US6337980B1 (en) * 1999-03-18 2002-01-08 Hughes Electronics Corporation Multiple satellite mobile communications method and apparatus for hand-held terminals
US7089000B1 (en) * 1999-03-18 2006-08-08 The Directv Group, Inc. Multi-node wireless communication system with multiple transponding platforms
US7319686B1 (en) * 1999-03-18 2008-01-15 Industrial Technology Research Institute Frame synchronization in multi-cell systems with a data interface
DE19913075A1 (de) * 1999-03-23 2000-10-26 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Bestimmen des auf eine Zeitbasis bezogenen Auftrittszeitpunkt eines Informationsworts in einem codierten Signal und Verfahren und Vorrichtung zum Bestimmen der Laufzeit eines codierten Signals von einem Sender zu einem Empfänger
US6963548B1 (en) * 2000-04-17 2005-11-08 The Directv Group, Inc. Coherent synchronization of code division multiple access signals
US6590524B1 (en) * 2000-05-10 2003-07-08 Rockwell Collins, Inc. Method and means for precise time synchronization
JP3656526B2 (ja) 2000-07-17 2005-06-08 株式会社日立製作所 無線通信基地局、無線位置測定システム、送信タイミング測定装置ならびに位置測定センタ装置
US6941138B1 (en) 2000-09-05 2005-09-06 The Directv Group, Inc. Concurrent communications between a user terminal and multiple stratospheric transponder platforms
US6891813B2 (en) 2000-12-12 2005-05-10 The Directv Group, Inc. Dynamic cell CDMA code assignment system and method
US7187949B2 (en) 2001-01-19 2007-03-06 The Directv Group, Inc. Multiple basestation communication system having adaptive antennas
US7809403B2 (en) 2001-01-19 2010-10-05 The Directv Group, Inc. Stratospheric platforms communication system using adaptive antennas
US6920402B1 (en) 2001-03-07 2005-07-19 Rambus Inc. Technique for determining performance characteristics of electronic devices and systems
DE10148878B4 (de) * 2001-10-04 2006-03-02 Siemens Ag System und Verfahren zum Übertragen digitaler Daten
US6775809B1 (en) * 2002-03-14 2004-08-10 Rambus Inc. Technique for determining performance characteristics of electronic systems
WO2003084080A2 (en) * 2002-03-27 2003-10-09 Meshnetworks, Inc. System and method for signal time alignment using programmable matched filter coefficients
US7161921B2 (en) * 2003-04-04 2007-01-09 Motorola, Inc. Relative adjustment value for inbound time-slotted transmissions
US7762156B2 (en) 2003-07-08 2010-07-27 Korea Advanced Institute Of Science And Technology Cable-driven wrist mechanism for robot arms
JP4191623B2 (ja) * 2004-01-30 2008-12-03 株式会社エヌ・ティ・ティ・ドコモ 移動通信システム、無線制御装置及び移動局
JP4915171B2 (ja) * 2006-08-11 2012-04-11 富士通株式会社 通信端末装置および通信方法
EP2220773B1 (en) * 2007-12-06 2012-09-05 Rambus Inc. Edge-based loss-of-signal detection
JP5139948B2 (ja) 2008-10-06 2013-02-06 ルネサスエレクトロニクス株式会社 データ通信装置、それを用いた空気圧圧力監視システム、及びデータ通信方法
CN101860803A (zh) * 2010-06-12 2010-10-13 珠海无线蜂网科技有限公司 一种广播电视信号的发射方法、传输中心、基站及系统
DK2628320T3 (en) * 2010-10-14 2019-03-04 Gn Hearing As Hearing aid and method for compensating a frequency difference between a transmitter and receiver
WO2012114436A1 (ja) 2011-02-21 2012-08-30 三菱電機株式会社 通信装置および通信方法
CN107078869B (zh) * 2014-10-24 2020-12-04 瑞典爱立信有限公司 同步信号发送的方法、以及相关联的节点
TWI808623B (zh) * 2017-03-22 2023-07-11 美商內數位專利控股公司 下一代無線通訊系統參考訊號（ｒｓ）傳輸方法及裝置
KR102580505B1 (ko) * 2018-09-17 2023-09-21 삼성전자주식회사 디스플레이장치, 그 제어방법 및 기록매체
FR3086622B1 (fr) * 2018-09-28 2022-06-24 Renault Sas Dispositif de planification d'un chemin et/ou d'une trajectoire d'un vehicule automobile
CN111385047B (zh) * 2018-12-28 2023-05-05 中兴通讯股份有限公司 一种时间同步方法及电子设备
CN114884562B (zh) * 2022-05-05 2023-08-11 武昌理工学院 一种基于跳转处理的延迟信号处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721955A (en) * 1983-04-22 1988-01-26 Motorola, Inc. Paging universal remote control system
FI71452C (fi) * 1985-04-10 1986-12-19 Arvo Mustonen Synkroniseringsfoerfarande foer ett lokalt t ex riksomfattandepersonsoekarnaets radiosaendare
CH663126A5 (de) * 1985-04-19 1987-11-13 Koechler Erika Fa Verfahren zur synchronisation mehrerer taktgesteuerter sender-empfaenger.
US4696052A (en) * 1985-12-31 1987-09-22 Motorola Inc. Simulcast transmitter apparatus having automatic synchronization capability
US4696051A (en) * 1985-12-31 1987-09-22 Motorola Inc. Simulcast transmission system having automtic synchronization
US4718109A (en) * 1986-03-06 1988-01-05 Motorola, Inc. Automatic synchronization system
US4803703A (en) * 1987-04-30 1989-02-07 Motorola, Inc. Apparatus and method for fine synchronization of a communication receiver
JP2615753B2 (ja) * 1988-02-10 1997-06-04 日本電気株式会社 自動位相調整方式
US5038403A (en) * 1990-01-08 1991-08-06 Motorola, Inc. Simulcast system with minimal delay dispersion and optimal power contouring
US5014344A (en) * 1990-03-19 1991-05-07 Motorola, Inc. Method for synchronizing the transmissions in a simulcast transmission system
US5212807A (en) * 1991-03-28 1993-05-18 Motorola, Inc. Method of automatic path map generation for simulcast transmission system
GB9111313D0 (en) * 1991-05-24 1991-07-17 British Telecomm Radio system
US5257404A (en) * 1991-10-04 1993-10-26 Motorola, Inc. Simulcast synchronization and equalization system and method therefor

Also Published As

Publication number Publication date
CN1045144C (zh) 1999-09-15
KR960016644B1 (ko) 1996-12-19
US5361398A (en) 1994-11-01
KR950701166A (ko) 1995-02-20
WO1994017604A1 (en) 1994-08-04
CN1097534A (zh) 1995-01-18
CA2133223C (en) 1999-09-21
AU6091794A (en) 1994-08-15
AU663442B2 (en) 1995-10-05
EP0664938A4 (en) 1999-12-01
RU2115242C1 (ru) 1998-07-10
CA2133223A1 (en) 1994-08-04
JPH07504796A (ja) 1995-05-25
EP0664938A1 (en) 1995-08-02

Similar Documents

Publication Publication Date Title
JP2821715B2 (ja) 適応復調を使用した伝送経路遅延計測のための方法および装置
US7907640B2 (en) Synchronizing clocks across a communication link
US6529549B1 (en) System and method for an equalizer-based symbol timing loop
EP0059744B1 (en) Improvements in or relating to synchronising of clocks
US7324559B2 (en) Centralized synchronization for wireless networks
JP3184464B2 (ja) ハイブリッド・ファイバ同軸（ｈｆｃ）チャネルまたは他のチャネルを通してｔｄｍａ動作をサポートするための方法および装置
EP0605188A2 (en) Symbol and frame synchronization for a TDMA system
US5408507A (en) Extended range enhanced skew controller
US5784422A (en) Apparatus and method for accurate synchronization with inbound data packets at relatively low sampling rates
JP3431717B2 (ja) データレシーバクロック回路の見かけ上の精度を改良するための方法及び装置
CA2425464A1 (en) Automatic gain control for a time division duplex receiver
JP3582581B2 (ja) チャネル推定方法
US3943448A (en) Apparatus and method for synchronizing a digital modem using a random multilevel data signal
US20020146083A1 (en) System and method for aligning data between local and remote sources thereof
US7424076B2 (en) System and method for providing synchronization information to a receiver
WO1995013675A1 (en) Digital methods and apparatus for reverse link signal detection and recovery in a mobile data base station
WO1999014872A1 (en) Indoor communication system and synchronisation for a receiver
US4754467A (en) Digital signal detection with signal buffering and message insertion
Song Timing synchroniser with reliability check scheme and smoothing filter
JP3251935B2 (ja) データ・モデム・レシーバ
CN1189946A (zh) 多载波反向链路定时同步系统、设备和方法
Song Frequency offset estimator for multipath fading channels
WO2001093463A2 (en) A method for synchronizing a radio receiver to a received data bit stream
JP2000032507A (ja) 加入者線路特性の等化補正方法
JP2001211146A (ja) 受信同期方法及び受信同期処理装置