JP2820105B2 - 音声信号処理回路 - Google Patents
音声信号処理回路Info
- Publication number
- JP2820105B2 JP2820105B2 JP8041150A JP4115096A JP2820105B2 JP 2820105 B2 JP2820105 B2 JP 2820105B2 JP 8041150 A JP8041150 A JP 8041150A JP 4115096 A JP4115096 A JP 4115096A JP 2820105 B2 JP2820105 B2 JP 2820105B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- sample
- signal
- processor
- bit stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
- H04B1/667—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using a division in frequency subbands
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は音声信号処理回路に
関し、特に情報量を圧縮した音声信号の伸長処理回路に
関する。
関し、特に情報量を圧縮した音声信号の伸長処理回路に
関する。
【０００２】
【従来の技術】従来、音声信号の圧縮／伸長方式につい
ては、いわゆるＭＰＥＧ／Ａｕｄｉｏ方式と呼ばれて標
準化されているディジタル・オーディオ信号の圧縮伸長
方式がある。この標準圧縮伸長方式においては、ヘッダ
などの付加情報および複数のサンプル部からなるととも
に、情報量を圧縮した音声信号（ビットストリーム）の
伸長を行う標準圧縮伸長方式が規定されている。
ては、いわゆるＭＰＥＧ／Ａｕｄｉｏ方式と呼ばれて標
準化されているディジタル・オーディオ信号の圧縮伸長
方式がある。この標準圧縮伸長方式においては、ヘッダ
などの付加情報および複数のサンプル部からなるととも
に、情報量を圧縮した音声信号（ビットストリーム）の
伸長を行う標準圧縮伸長方式が規定されている。
【０００３】このようなＭＰＥＧ／Ａｕｄｉｏ方式に
は、数種類の方式があるが、ここではそのうちの１つ、
レイヤ１方式について説明する。
は、数種類の方式があるが、ここではそのうちの１つ、
レイヤ１方式について説明する。
【０００４】すなわち、このレイヤ１方式では、ディジ
タル・オーディオ信号を３２個の周波数帯域に分割する
フィルタを設け、そのフィルタ出力の量子化ビット数を
前記ディジタル・オーディオ信号にしたがって適宜変化
させることにより、情報量の圧縮を行っている。
タル・オーディオ信号を３２個の周波数帯域に分割する
フィルタを設け、そのフィルタ出力の量子化ビット数を
前記ディジタル・オーディオ信号にしたがって適宜変化
させることにより、情報量の圧縮を行っている。
【０００５】上述したレイヤ１方式の１フレームにおけ
るビット数は、ビットレートやサンプリング周波数の数
値から、つぎの（１）式により決定される。
るビット数は、ビットレートやサンプリング周波数の数
値から、つぎの（１）式により決定される。
【０００６】 が３２ｋＨｚ、ビットレートが４４８ｋｂｐｓであり、
この場合の１フレームのビット数は、５３７６ビットに
なる。
この場合の１フレームのビット数は、５３７６ビットに
なる。
【０００８】図５は一般的なビットストリームにおける
１フレームの構成図である。図５に示すように、上述し
たレイヤ１方式の１フレームの構造は、ヘッダ情報，Ｃ
ＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃ
ｋ）符号，ビット割当指標，スケールファクタ指標から
なる付加情報と、第１乃至第１２サンプル情報および補
助データとから構成されている。この付加情報における
ヘッダ情報は、常に３２ビットであり、またビット割当
指標は、前記周波数帯域毎に４ビット必要であり、１チ
ャンネル当たり１２８ビット、２チャンネルで２５６ビ
ットである。
１フレームの構成図である。図５に示すように、上述し
たレイヤ１方式の１フレームの構造は、ヘッダ情報，Ｃ
ＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃ
ｋ）符号，ビット割当指標，スケールファクタ指標から
なる付加情報と、第１乃至第１２サンプル情報および補
助データとから構成されている。この付加情報における
ヘッダ情報は、常に３２ビットであり、またビット割当
指標は、前記周波数帯域毎に４ビット必要であり、１チ
ャンネル当たり１２８ビット、２チャンネルで２５６ビ
ットである。
【０００９】これ以降のヘッダからサンプルまでの各要
素のビット数は圧縮するオーディオ信号の特性により増
減するものとする。また、ヘッダにはＣＲＣ符号の有無
を示すビットが含まれており、しかもＣＲＣ符号有りの
ときは、さらに１６ビットが必要になる。スケールファ
クタ指標は、前記周波数帯域毎のビット割当が０でない
場合には、周波数帯域毎に６ビット必要になる。一方、
サンプルは各帯域のビット割当指標が０でないときに、
各帯域毎にビット割当指標が示すビット数の１２倍のビ
ット数が必要になる。これは、１フレームには各帯域毎
に時間軸方向に１２サンプル含まれるためである。した
がって、１フレームの総ビット数から上述の使用したビ
ット数を減じた残りが補助データのビット数になる。通
常、この補助データは、なるべく少なくなるように、圧
縮を行われるため、そのビット数は無視できる値であ
る。
素のビット数は圧縮するオーディオ信号の特性により増
減するものとする。また、ヘッダにはＣＲＣ符号の有無
を示すビットが含まれており、しかもＣＲＣ符号有りの
ときは、さらに１６ビットが必要になる。スケールファ
クタ指標は、前記周波数帯域毎のビット割当が０でない
場合には、周波数帯域毎に６ビット必要になる。一方、
サンプルは各帯域のビット割当指標が０でないときに、
各帯域毎にビット割当指標が示すビット数の１２倍のビ
ット数が必要になる。これは、１フレームには各帯域毎
に時間軸方向に１２サンプル含まれるためである。した
がって、１フレームの総ビット数から上述の使用したビ
ット数を減じた残りが補助データのビット数になる。通
常、この補助データは、なるべく少なくなるように、圧
縮を行われるため、そのビット数は無視できる値であ
る。
【００１０】このように、ビットストリームの１フレー
ムが構成されているため、１２分割された最初のサンプ
ル、すなわち第１サンプルの音声を出力するためには、
ヘッダからスケールファクタ指標までの付加情報と第１
サンプルとを合わせたビット数を単位時間当たりに処理
しなければならない。しかし、２番目以降のサンプルで
は、サンプルの１／１２のビット数を単位時間当たりに
処理するだけでよい。このため、フレームの先頭のサン
プルでは、単位時間当たりに処理するビット数が多くな
るといった偏りが発生している。
ムが構成されているため、１２分割された最初のサンプ
ル、すなわち第１サンプルの音声を出力するためには、
ヘッダからスケールファクタ指標までの付加情報と第１
サンプルとを合わせたビット数を単位時間当たりに処理
しなければならない。しかし、２番目以降のサンプルで
は、サンプルの１／１２のビット数を単位時間当たりに
処理するだけでよい。このため、フレームの先頭のサン
プルでは、単位時間当たりに処理するビット数が多くな
るといった偏りが発生している。
【００１１】図６は従来の一例を示す音声信号処理回路
図である。図６に示すように、従来の音声信号処理回路
は、ビットストリーム１を入力する入力バッファ２ａ
と、この入力バッファ２ａからのビットストリームより
同期位置を検出する同期検出器３と、入力バッファ２ａ
からのビットストリームより１フレームのヘッダなどの
各要素に分解する符号分解処理器１９と、この処理器１
９での分解符号を記憶するアンパックメモリ９と、同期
検出器３や符号分解処理器１９の出力に基いて符号分解
処理器１９およびアンパックメモリ９の出力よりＰＣＭ
信号１１を出力するための信号処理器１０を制御するタ
イミング制御器２０とを備えている。
図である。図６に示すように、従来の音声信号処理回路
は、ビットストリーム１を入力する入力バッファ２ａ
と、この入力バッファ２ａからのビットストリームより
同期位置を検出する同期検出器３と、入力バッファ２ａ
からのビットストリームより１フレームのヘッダなどの
各要素に分解する符号分解処理器１９と、この処理器１
９での分解符号を記憶するアンパックメモリ９と、同期
検出器３や符号分解処理器１９の出力に基いて符号分解
処理器１９およびアンパックメモリ９の出力よりＰＣＭ
信号１１を出力するための信号処理器１０を制御するタ
イミング制御器２０とを備えている。
【００１２】かかる音声信号処理回路における入力バッ
ファ２ａは、ビットストリーム１を一時的に蓄え、要求
信号４または要求信号７により、それぞれビットストリ
ーム５またはビットストリーム８を出力する。同期検出
器３は、ビットストリーム５より同期位置を検出して同
期検出信号１２を出力し、また符号分解処理器１９は、
ビットストリーム８をヘッダからサンプルまでの各要素
に分解し、アンパックメモリ９に出力する。また、信号
処理器１０はアンパックメモリ９の値に基いて所定の演
算を行い、ＰＣＭ信号１１に変換するとともに、一定間
隔で出力する。さらに、タイミング制御器２０は信号処
理器１０と符号分解処理器１９のアンパックメモリ９に
対するアクセスを一定間隔で交互に動作するように制御
するものであり、同期検出信号１２や符号分解処理終了
信号２２に基いて制御信号１５や制御信号２１を出力す
る。
ファ２ａは、ビットストリーム１を一時的に蓄え、要求
信号４または要求信号７により、それぞれビットストリ
ーム５またはビットストリーム８を出力する。同期検出
器３は、ビットストリーム５より同期位置を検出して同
期検出信号１２を出力し、また符号分解処理器１９は、
ビットストリーム８をヘッダからサンプルまでの各要素
に分解し、アンパックメモリ９に出力する。また、信号
処理器１０はアンパックメモリ９の値に基いて所定の演
算を行い、ＰＣＭ信号１１に変換するとともに、一定間
隔で出力する。さらに、タイミング制御器２０は信号処
理器１０と符号分解処理器１９のアンパックメモリ９に
対するアクセスを一定間隔で交互に動作するように制御
するものであり、同期検出信号１２や符号分解処理終了
信号２２に基いて制御信号１５や制御信号２１を出力す
る。
【００１３】図７は図６における回路動作を説明するた
めの各種信号のタイミング図である。図７に示すよう
に、ビットストリーム１が一定の周波数で入力される
と、同期検出器３から入力バッファ２ａに対して要求信
号４が出力される。入力バッファ２ａは要求信号４によ
りビットストリーム５を出力するので、同期検出器３は
それに基いて同期位置を検出し、符号分解処理器１９お
よびタイミング制御器２０に対する同期検出信号１２を
出力するとともに、要求信号４の出力を停止させる。ま
た、符号分解処理器１９は同期検出信号１２により要求
信号７を入力バッファ２ａに出力する。これにより、入
力バッファ２ａはビットストリーム８を出力するので、
符号分解処理器１９は付加情報と第１のサンプルとを分
解し、アンパックメモリ９に出力する一方、符号分解処
理終了信号２２を出力して符号分解処理を停止するとと
もに、要求信号７を停止させる。
めの各種信号のタイミング図である。図７に示すよう
に、ビットストリーム１が一定の周波数で入力される
と、同期検出器３から入力バッファ２ａに対して要求信
号４が出力される。入力バッファ２ａは要求信号４によ
りビットストリーム５を出力するので、同期検出器３は
それに基いて同期位置を検出し、符号分解処理器１９お
よびタイミング制御器２０に対する同期検出信号１２を
出力するとともに、要求信号４の出力を停止させる。ま
た、符号分解処理器１９は同期検出信号１２により要求
信号７を入力バッファ２ａに出力する。これにより、入
力バッファ２ａはビットストリーム８を出力するので、
符号分解処理器１９は付加情報と第１のサンプルとを分
解し、アンパックメモリ９に出力する一方、符号分解処
理終了信号２２を出力して符号分解処理を停止するとと
もに、要求信号７を停止させる。
【００１４】ついで、タイミング制御器２０は、先頭フ
レーム（第１フレーム）の第１サンプルの場合のみ符号
分解処理終了信号２２に基いて信号処理器１０に対して
の制御信号１５を出力する。この制御信号１５により、
信号処理器１０は信号処理を開始する。以降、タイミン
グ制御器２０は、符号分解処理器１９と信号処理器１０
との動作が交互に且つ一定間隔で繰り返されるように、
制御信号１５と制御信号２１とを出力し、第１２サンプ
ルまでの制御を行う。
レーム（第１フレーム）の第１サンプルの場合のみ符号
分解処理終了信号２２に基いて信号処理器１０に対して
の制御信号１５を出力する。この制御信号１５により、
信号処理器１０は信号処理を開始する。以降、タイミン
グ制御器２０は、符号分解処理器１９と信号処理器１０
との動作が交互に且つ一定間隔で繰り返されるように、
制御信号１５と制御信号２１とを出力し、第１２サンプ
ルまでの制御を行う。
【００１５】しかる後、符号分解処理器１９は第１２サ
ンプルまでの処理が終了すると、補助データを入力バッ
ファ２ａより次フレームの先頭まで読み出す。
ンプルまでの処理が終了すると、補助データを入力バッ
ファ２ａより次フレームの先頭まで読み出す。
【００１６】ここまでが、先頭フレームの処理であり、
第２フレーム以降も同様にこれらの繰り返しで処理され
る。
第２フレーム以降も同様にこれらの繰り返しで処理され
る。
【００１７】次に、第２フレームの第１サンプルの信号
処理開始時刻の状態を説明する。
処理開始時刻の状態を説明する。
【００１８】まず、先頭フレームの第１サンプルの信号
処理開始時点からサンプリング周波数３２ｋＨｚの場合
の１フレーム期間である１２ｍＳ後までに、入力バッフ
ァ２ａに入力されるビット数は１フレームのビット数で
ある５３７６ビットである。この時点で、入力バッファ
２ａに蓄積されているビット数は、第１フレームの付加
情報と第１サンプルのビット数の和から第２フレームの
付加情報と第１サンプルのビット数の和を減じたビット
数である。
処理開始時点からサンプリング周波数３２ｋＨｚの場合
の１フレーム期間である１２ｍＳ後までに、入力バッフ
ァ２ａに入力されるビット数は１フレームのビット数で
ある５３７６ビットである。この時点で、入力バッファ
２ａに蓄積されているビット数は、第１フレームの付加
情報と第１サンプルのビット数の和から第２フレームの
付加情報と第１サンプルのビット数の和を減じたビット
数である。
【００１９】このため、第２フレームの付加情報と第１
サンプルのビット数の和が第１フレームの付加情報と第
１サンプルのビット数の和よりも多いとき、符号分解処
理器１９の処理期間中には、符号分解処理に必要なビッ
トストリームが入力バッファ２ａに入力されないため、
符号分解処理器１９のアンパックメモリ９への出力処理
は終了しない。したがって、このまま処理を続けると、
信号処理器１０はアンパックメモリ９から読み出すデー
タが不十分なために、異常音を出力してしまう。
サンプルのビット数の和が第１フレームの付加情報と第
１サンプルのビット数の和よりも多いとき、符号分解処
理器１９の処理期間中には、符号分解処理に必要なビッ
トストリームが入力バッファ２ａに入力されないため、
符号分解処理器１９のアンパックメモリ９への出力処理
は終了しない。したがって、このまま処理を続けると、
信号処理器１０はアンパックメモリ９から読み出すデー
タが不十分なために、異常音を出力してしまう。
【００２０】そこで、従来はこのような異常音を発生さ
せないために、同期検出信号１２の出力後に一定時間以
上、第１フレームの符号分解処理または信号処理の開始
を待ち、入力バッファ２ａにビットストリームを十分に
蓄えることにより、第２フレームの付加情報と第１サン
プルのビット数の和が第１フレームの付加情報と第１サ
ンプルのビット数の和よりも少なくならないようにする
必要がある。ただし、この待ち時間が長くなればなる
程、入力バッファ２ａの容量が大きくなる。
せないために、同期検出信号１２の出力後に一定時間以
上、第１フレームの符号分解処理または信号処理の開始
を待ち、入力バッファ２ａにビットストリームを十分に
蓄えることにより、第２フレームの付加情報と第１サン
プルのビット数の和が第１フレームの付加情報と第１サ
ンプルのビット数の和よりも少なくならないようにする
必要がある。ただし、この待ち時間が長くなればなる
程、入力バッファ２ａの容量が大きくなる。
【００２１】しかるに、付加情報やサンプルのビット数
は種々の条件により異なるので、つまるところ、最低の
待ち時間として１フレーム分のビットストリームを蓄え
なければならない。すなわち、上述したレイヤ１方式で
１フレームの最大ビット数である５３７６ビットが入力
バッファ２ａのビット数として最低限必要になる。
は種々の条件により異なるので、つまるところ、最低の
待ち時間として１フレーム分のビットストリームを蓄え
なければならない。すなわち、上述したレイヤ１方式で
１フレームの最大ビット数である５３７６ビットが入力
バッファ２ａのビット数として最低限必要になる。
【００２２】
【発明が解決しようとする課題】上述した従来の音声信
号処理回路は、ビットストリームを蓄えるにあたり、１
フレーム以上のビット数を一時的に蓄える入力バッファ
を必要とするため、処理回路としても大きく且つ高価に
なるという欠点がある。
号処理回路は、ビットストリームを蓄えるにあたり、１
フレーム以上のビット数を一時的に蓄える入力バッファ
を必要とするため、処理回路としても大きく且つ高価に
なるという欠点がある。
【００２３】本発明の目的は、かかるビットストリーム
を一時的に蓄える入力バッファを小型化するとともに、
経済化する音声信号処理回路を提供することにある。
を一時的に蓄える入力バッファを小型化するとともに、
経済化する音声信号処理回路を提供することにある。
【００２４】
【課題を解決するための手段】本発明の音声信号処理回
路は、一定の速さで入力され、ヘッダなどの付加情報お
よび複数のサンプル部により形成される情報量を圧縮し
た音声信号としてのビットストリームの伸長を行う音声
信号処理回路において、入力された前記ビットストリー
ムを一時的に蓄積する入力バッファと、前記入力バッフ
ァを介して得られた前記ビットストリームから同期位置
を検出したときに同期検出信号を出力する同期検出器
と、前記同期検出器からの前記同期検出信号により前記
ビットストリームをヘッダからサンプルまでの要素に分
解した後に一旦停止する符号分解処理器と、前記符号分
解処理器で分解された要素毎に記憶させるアンパックメ
モリと、前記アンパックメモリから出力された前記ヘッ
ダからサンプルまでの要素に対して所定の演算を行う信
号処理器と、前記同期検出器からの前記同期検出信号に
より、前記ビットストリームにおける第１のフレームの
同期位置を検出してから、前記付加情報および前記複数
のサンプル部のうち第１のサンプル部を形成するビット
数の和の最大値のビット数が入力されるまでの時間を所
定時間として計数し、動作再開信号を出力する計数器
と、前記計数器からの前記動作再開信号に基いて前記符
号分解処理器および前記信号処理器の動作タイミングを
制御するタイミング制御器とを有し、前記タイミング制
御器は前記動作再開信号を受信すると、一旦停止した前
記符号分解処理器および前記信号処理器の動作を再開す
るようにように構成される。
路は、一定の速さで入力され、ヘッダなどの付加情報お
よび複数のサンプル部により形成される情報量を圧縮し
た音声信号としてのビットストリームの伸長を行う音声
信号処理回路において、入力された前記ビットストリー
ムを一時的に蓄積する入力バッファと、前記入力バッフ
ァを介して得られた前記ビットストリームから同期位置
を検出したときに同期検出信号を出力する同期検出器
と、前記同期検出器からの前記同期検出信号により前記
ビットストリームをヘッダからサンプルまでの要素に分
解した後に一旦停止する符号分解処理器と、前記符号分
解処理器で分解された要素毎に記憶させるアンパックメ
モリと、前記アンパックメモリから出力された前記ヘッ
ダからサンプルまでの要素に対して所定の演算を行う信
号処理器と、前記同期検出器からの前記同期検出信号に
より、前記ビットストリームにおける第１のフレームの
同期位置を検出してから、前記付加情報および前記複数
のサンプル部のうち第１のサンプル部を形成するビット
数の和の最大値のビット数が入力されるまでの時間を所
定時間として計数し、動作再開信号を出力する計数器
と、前記計数器からの前記動作再開信号に基いて前記符
号分解処理器および前記信号処理器の動作タイミングを
制御するタイミング制御器とを有し、前記タイミング制
御器は前記動作再開信号を受信すると、一旦停止した前
記符号分解処理器および前記信号処理器の動作を再開す
るようにように構成される。
【００２５】
【００２６】また、本発明の音声信号処理回路における
前記タイミング制御器は、前記ビットストリームにおけ
る第１のフレームの同期が確立してから、前記付加情報
および前記複数のサンプル部のうちの第１のサンプル部
を形成するビット数の和の最大値のビット数が入力され
るまでの時間を経過した後、前記符号分解処理器および
前記信号処理器に対して、前記第１のサンプル部の信号
処理を実行する制御を行うように構成される。
前記タイミング制御器は、前記ビットストリームにおけ
る第１のフレームの同期が確立してから、前記付加情報
および前記複数のサンプル部のうちの第１のサンプル部
を形成するビット数の和の最大値のビット数が入力され
るまでの時間を経過した後、前記符号分解処理器および
前記信号処理器に対して、前記第１のサンプル部の信号
処理を実行する制御を行うように構成される。
【００２７】
【発明の実施の形態】次に、本発明の実施の形態ついて
図面を参照して説明する。
図面を参照して説明する。
【００２８】図１は本発明の一実施の形態を説明するた
めの音声信号処理回路図である。図１に示すように、本
実施の形態における音声信号処理回路は、一定の速さで
入力され、ヘッダなどの付加情報および複数のサンプル
部により形成される情報量を圧縮した音声信号としての
ビットストリーム１の伸長を行うにあたり、入力された
ビットストリーム１を一時的に蓄積する入力バッファ２
と、要求信号４に基いて入力バッファ２からのビットス
トリーム５より同期位置を検出したときに同期検出信号
１２を出力する同期検出器３と、この同期検出器３から
の同期検出信号１２により要求信号７を出力して入力バ
ッファ２からのビットストリーム８を入力し、ヘッダか
らサンプルまでの要素毎に分解する符号分解処理器６
と、この符号分解処理器６で分解された要素毎に記憶さ
せるアンパックメモリ９と、このアンパックメモリ９か
ら出力されたヘッダからサンプルまでの要素に対して所
定の演算を行ってＰＣＭ信号１１を出力する信号処理器
１０と、同期検出器３からの同期検出信号１２を受信し
た後の所定時間を計数し、動作再開信号１８を出力する
計数器１６と、この計数器１６からの動作再開信号１８
に基いて符号分解処理器６および信号処理器１０の動作
タイミングをそれぞれ制御信号２１，制御信号１５で制
御するタイミング制御器１３とを有する。この実施の形
態では、符号分解処理器６がサンプル分解処理を終了す
ると、自動的に一旦停止し、しかる後タイミング制御器
１３が動作再開信号１８を受信すると、一旦停止した符
号分解処理器６および信号処理器１０の動作を再開する
ことにある。また、本実施の形態でも、符号分解処理器
６においては、従来例同様、補助データを読み飛ばして
いる。要するに、タイミング制御器１３は符号分解処理
器６および信号処理器１０の動作タイミングを一定間隔
で交互に動作するように制御する。
めの音声信号処理回路図である。図１に示すように、本
実施の形態における音声信号処理回路は、一定の速さで
入力され、ヘッダなどの付加情報および複数のサンプル
部により形成される情報量を圧縮した音声信号としての
ビットストリーム１の伸長を行うにあたり、入力された
ビットストリーム１を一時的に蓄積する入力バッファ２
と、要求信号４に基いて入力バッファ２からのビットス
トリーム５より同期位置を検出したときに同期検出信号
１２を出力する同期検出器３と、この同期検出器３から
の同期検出信号１２により要求信号７を出力して入力バ
ッファ２からのビットストリーム８を入力し、ヘッダか
らサンプルまでの要素毎に分解する符号分解処理器６
と、この符号分解処理器６で分解された要素毎に記憶さ
せるアンパックメモリ９と、このアンパックメモリ９か
ら出力されたヘッダからサンプルまでの要素に対して所
定の演算を行ってＰＣＭ信号１１を出力する信号処理器
１０と、同期検出器３からの同期検出信号１２を受信し
た後の所定時間を計数し、動作再開信号１８を出力する
計数器１６と、この計数器１６からの動作再開信号１８
に基いて符号分解処理器６および信号処理器１０の動作
タイミングをそれぞれ制御信号２１，制御信号１５で制
御するタイミング制御器１３とを有する。この実施の形
態では、符号分解処理器６がサンプル分解処理を終了す
ると、自動的に一旦停止し、しかる後タイミング制御器
１３が動作再開信号１８を受信すると、一旦停止した符
号分解処理器６および信号処理器１０の動作を再開する
ことにある。また、本実施の形態でも、符号分解処理器
６においては、従来例同様、補助データを読み飛ばして
いる。要するに、タイミング制御器１３は符号分解処理
器６および信号処理器１０の動作タイミングを一定間隔
で交互に動作するように制御する。
【００２９】図２は図１における回路動作を説明するた
めの各種信号のタイミング図である。図２に示すよう
に、本実施の形態における同期検出器３が最初に入力バ
ッファ２に対して要求信号４を出力すると、入力バッフ
ァ２は要求信号４によってビットストリーム５を出力す
る。このため、同期検出器３はビットストリーム５の同
期位置を検出し、同期検出信号１２を出力するととも
に、要求信号４の出力を停止する。ついで、符号分解処
理器６は同期検出信号１２を受信すると、入力バッファ
２への要求信号７を出力する。入力バッファ２では、こ
の要求信号７を受信すると、ビットストリーム１を一時
記憶していたものをビットストリーム８として出力す
る。このビットストリーム８を受信すると、符号分解処
理器６は付加情報と第１のサンプルを分解し、これらを
アンサバックメモリ９に出力することにより、符号分解
の処理を停止する。
めの各種信号のタイミング図である。図２に示すよう
に、本実施の形態における同期検出器３が最初に入力バ
ッファ２に対して要求信号４を出力すると、入力バッフ
ァ２は要求信号４によってビットストリーム５を出力す
る。このため、同期検出器３はビットストリーム５の同
期位置を検出し、同期検出信号１２を出力するととも
に、要求信号４の出力を停止する。ついで、符号分解処
理器６は同期検出信号１２を受信すると、入力バッファ
２への要求信号７を出力する。入力バッファ２では、こ
の要求信号７を受信すると、ビットストリーム１を一時
記憶していたものをビットストリーム８として出力す
る。このビットストリーム８を受信すると、符号分解処
理器６は付加情報と第１のサンプルを分解し、これらを
アンサバックメモリ９に出力することにより、符号分解
の処理を停止する。
【００３０】また、計数器１６は前述した同期検出信号
１２により計数処理を開始し、一定時間を計数したと
き、すなわち符号分解処理器６の符号分解処理の停止時
点で動作再開信号１８を出力する。これにより、タイミ
ング制御器１３はまず制御信号１５を出力して信号処理
器１０の処理を開始させる。しかる後、タイミング制御
器１３は制御信号２１を出力して符号分解処理器６の動
作を再開させ、以降符号分解処理器６と信号処理器１０
の動作が交互に一定間隔で繰り返えすように、制御信号
１５および制御信号２１を出力する。なお、本実施の形
態では、説明を簡略化するために、かかる一定間隔の比
を１対１とする。
１２により計数処理を開始し、一定時間を計数したと
き、すなわち符号分解処理器６の符号分解処理の停止時
点で動作再開信号１８を出力する。これにより、タイミ
ング制御器１３はまず制御信号１５を出力して信号処理
器１０の処理を開始させる。しかる後、タイミング制御
器１３は制御信号２１を出力して符号分解処理器６の動
作を再開させ、以降符号分解処理器６と信号処理器１０
の動作が交互に一定間隔で繰り返えすように、制御信号
１５および制御信号２１を出力する。なお、本実施の形
態では、説明を簡略化するために、かかる一定間隔の比
を１対１とする。
【００３１】さらに、符号分解処理器６は第１２サンプ
ルまでの処理を終了すると、入力バッファ２に記憶して
いた補助データとともに、次フレームの先頭までのデー
タを読み出す。
ルまでの処理を終了すると、入力バッファ２に記憶して
いた補助データとともに、次フレームの先頭までのデー
タを読み出す。
【００３２】一方、計数器１６において計数される一定
時間は、付加情報と第１サンプルのビット数の和の最大
値のビット数を入力するのに等しい時間である。
時間は、付加情報と第１サンプルのビット数の和の最大
値のビット数を入力するのに等しい時間である。
【００３３】例えば、付加情報のビット数が最大になる
のは、２ｃｈモードで、３２サブバンド全てにサンプル
が割り当てられており、さらにＣＲＣ符号ありの場合
（以下、最大条件と称す）である。すなわち、ヘッダに
は３２ビット、ＣＲＣ符号には１６ビットが必要にな
る。また、ビット割り当て指標は１サブバンド当たり４
ビットであるので２５６ビット、スケールファクタ指標
は１サブバンド当たり６ビットであるので３８４ビット
がそれぞれ必要になる。したがって、合計では６８８ビ
ットとなる。それ故、前述した（１）式にサンプリング
周波数３２ｋＨｚ、ビットレート４４８ｋｂｐｓを代入
して得られる１フレームのビット数は、５３７６ビット
であるので、この条件での各サンプルのビット数は、次
の（２）式のとおりである。
のは、２ｃｈモードで、３２サブバンド全てにサンプル
が割り当てられており、さらにＣＲＣ符号ありの場合
（以下、最大条件と称す）である。すなわち、ヘッダに
は３２ビット、ＣＲＣ符号には１６ビットが必要にな
る。また、ビット割り当て指標は１サブバンド当たり４
ビットであるので２５６ビット、スケールファクタ指標
は１サブバンド当たり６ビットであるので３８４ビット
がそれぞれ必要になる。したがって、合計では６８８ビ
ットとなる。それ故、前述した（１）式にサンプリング
周波数３２ｋＨｚ、ビットレート４４８ｋｂｐｓを代入
して得られる１フレームのビット数は、５３７６ビット
であるので、この条件での各サンプルのビット数は、次
の（２）式のとおりである。
【００３４】 したがって、この（２）式より、各フレームの付加情報
と第１サンプルの合計ビット数は、つぎの（３）式のよ
うになる。
と第１サンプルの合計ビット数は、つぎの（３）式のよ
うになる。
【００３６】 また、かかる各フレームの補助データのビット数は、つ
ぎの（４）式で表わすことができる。
ぎの（４）式で表わすことができる。
【００３８】 このため、４４８ｋｂｐｓで１０７８ビットのビットス
トリームを入力するのに要する時間は、つぎの（５）式
より、２．４０６２５ｍＳとなる。
トリームを入力するのに要する時間は、つぎの（５）式
より、２．４０６２５ｍＳとなる。
【００４０】 よって、計数器１６は、同期検出信号１２が入力されて
から、２．４０６２５ｍＳ後に動作再開信号１８を出力
することになる。
から、２．４０６２５ｍＳ後に動作再開信号１８を出力
することになる。
【００４２】次に、入力バッファ２におけるオーバーフ
ローやアンダーフローが発生しないための入力バッファ
２のビット数（最大条件）を図３を参照して説明する。
ローやアンダーフローが発生しないための入力バッファ
２のビット数（最大条件）を図３を参照して説明する。
【００４３】図３は図１における付加情報と第１サンプ
ルの合計ビット数の最大条件のときのビット数特性図で
ある。図３に示すように、Ａ点は第１フレームの第１サ
ンプル部の符号分解処理終了時点、Ｂ点は符号分解処理
開始時点、Ｃ点は第１サンプルの符号分解処理終了の時
点、Ｄ点は第１２サンプルの符号分解処理終了の時点、
またＥ点は第２フレームの符号分解処理開始時点、Ｆ点
は第２フレームの第１サンプル部の符号分解処理終了時
点である。この最大条件のとき、すなわちオーバーフロ
ーやアンダーフローを発生させないときの入力バッファ
２に蓄積されるビット数の変化についてみると、１サン
プル期間〔＝（１／１２）フレーム〕に入力されるビッ
ト数は、つぎの（６）式で表される。
ルの合計ビット数の最大条件のときのビット数特性図で
ある。図３に示すように、Ａ点は第１フレームの第１サ
ンプル部の符号分解処理終了時点、Ｂ点は符号分解処理
開始時点、Ｃ点は第１サンプルの符号分解処理終了の時
点、Ｄ点は第１２サンプルの符号分解処理終了の時点、
またＥ点は第２フレームの符号分解処理開始時点、Ｆ点
は第２フレームの第１サンプル部の符号分解処理終了時
点である。この最大条件のとき、すなわちオーバーフロ
ーやアンダーフローを発生させないときの入力バッファ
２に蓄積されるビット数の変化についてみると、１サン
プル期間〔＝（１／１２）フレーム〕に入力されるビッ
ト数は、つぎの（６）式で表される。
【００４４】 また、符号分解処理器６の処理開始時点であるＢ点まで
に入力されるビット数は、符号分解処理器６と信号処理
器１０の処理時間の比が、前述したように、１対１であ
るため、つぎの（７）式で表わされる。
に入力されるビット数は、符号分解処理器６と信号処理
器１０の処理時間の比が、前述したように、１対１であ
るため、つぎの（７）式で表わされる。
【００４６】 また、第１サンプルの処理後のＡ点と、１サンプル期間
後のＣ点とに、入力バッファ２へ蓄積されている最大ビ
ット数は、つぎの（８）式で表わされる。
後のＣ点とに、入力バッファ２へ蓄積されている最大ビ
ット数は、つぎの（８）式で表わされる。
【００４８】 このため、第１フレームの第１２サンプルの符号分解処
理終了時であるＤ点には、この１１倍のビット数が入力
バッファ２に蓄積され、その後８ビットの補助データの
読み出し処理が行われるため、入力バッファ２に蓄積さ
れているビット数は、つぎの（９）式のとおりになる。
理終了時であるＤ点には、この１１倍のビット数が入力
バッファ２に蓄積され、その後８ビットの補助データの
読み出し処理が行われるため、入力バッファ２に蓄積さ
れているビット数は、つぎの（９）式のとおりになる。
【００５０】 また、第２フレームの第１サンプルの符号分解処理開始
時点であるＥ点までに入力されるビット数は、前述した
（７）式より、２２４ビットであるため、この時点での
入力バッファ２に蓄積されているビット数は、つぎの
（１０）式で表わされる。
時点であるＥ点までに入力されるビット数は、前述した
（７）式より、２２４ビットであるため、この時点での
入力バッファ２に蓄積されているビット数は、つぎの
（１０）式で表わされる。
【００５２】 上述した第２フレームの第１サンプルの符号分解処理が
開始されると、フレームの先頭に付加情報があるため、
このサンプル期間に符号分解処理器６が処理するビット
数は入力バッファ２に入力されるビット数よりも多くな
り、入力バッファ２に蓄積されているビット数は０に近
づく。また、付加情報と第１サンプルのビット数の合計
の最大値は、前述した（３）式より、１０７８ビットで
あるが、Ｅ点でのビット数と、第２フレームの第１サン
プルの符号分解処理終了時点であるＦ点までに入力され
る２２４ビットとの合計ビット数は、つぎの（１１）式
であるので、入力バッファ２がアンダーフローすること
はない。
開始されると、フレームの先頭に付加情報があるため、
このサンプル期間に符号分解処理器６が処理するビット
数は入力バッファ２に入力されるビット数よりも多くな
り、入力バッファ２に蓄積されているビット数は０に近
づく。また、付加情報と第１サンプルのビット数の合計
の最大値は、前述した（３）式より、１０７８ビットで
あるが、Ｅ点でのビット数と、第２フレームの第１サン
プルの符号分解処理終了時点であるＦ点までに入力され
る２２４ビットとの合計ビット数は、つぎの（１１）式
であるので、入力バッファ２がアンダーフローすること
はない。
【００５４】 よって、前述した（１０）式より、８５４ビットが入力
バッファ２に蓄積されるビット数の最大値となる。
バッファ２に蓄積されるビット数の最大値となる。
【００５６】一方、動作再開信号１８が出力されるまで
に蓄積されるビット数が最大になるのは、付加情報と第
１サンプルの合計ビット数が最小になる場合である（以
下、最小条件と称す）。この最小条件での入力バッファ
２のビット数の変化を図４を参照して説明する。
に蓄積されるビット数が最大になるのは、付加情報と第
１サンプルの合計ビット数が最小になる場合である（以
下、最小条件と称す）。この最小条件での入力バッファ
２のビット数の変化を図４を参照して説明する。
【００５７】図４は図１における付加情報と第１サンプ
ルの合計ビット数の最小条件のときのビット数特性図で
ある。図４に示すように、Ａ点は動作再開信号出力時
点、Ｂ点乃至Ｆ点は、前述した図３におけるＢ点乃至Ｆ
点と同様である。この最小条件のとき、すなわち付加情
報とサンプルのビット数の合計が最小になるのは、付加
情報のビット数が最小になるときである。仮に、付加情
報のビット数を０にしたとすると、１つのサンプルのビ
ット数は１フレームの１／１２のビット数になる。この
ため、付加情報と第１サンプルの合計ビット数が１フレ
ームの１／１２以下になることはない。よって、付加情
報と第１サンプルのビット数の合計の最小ビット数は、
つぎの（１２）式で表わされる。
ルの合計ビット数の最小条件のときのビット数特性図で
ある。図４に示すように、Ａ点は動作再開信号出力時
点、Ｂ点乃至Ｆ点は、前述した図３におけるＢ点乃至Ｆ
点と同様である。この最小条件のとき、すなわち付加情
報とサンプルのビット数の合計が最小になるのは、付加
情報のビット数が最小になるときである。仮に、付加情
報のビット数を０にしたとすると、１つのサンプルのビ
ット数は１フレームの１／１２のビット数になる。この
ため、付加情報と第１サンプルの合計ビット数が１フレ
ームの１／１２以下になることはない。よって、付加情
報と第１サンプルのビット数の合計の最小ビット数は、
つぎの（１２）式で表わされる。
【００５８】 さらに、前述したとおり、動作再開信号１８が出力され
るまでに入力されるビット数は、（３）式より１０７８
ビットであるので、動作再開信号１８が出力される時
点、すなわちＡ点までに蓄積されるビット数は、つぎの
（１３）式のようになる。
るまでに入力されるビット数は、（３）式より１０７８
ビットであるので、動作再開信号１８が出力される時
点、すなわちＡ点までに蓄積されるビット数は、つぎの
（１３）式のようになる。
【００６０】 また、Ａ点より符号分解処理器６の処理開始時点Ｂまで
に入力されるビット数は、前述した（７）式より２２４
ビットであるので、Ｂ点で蓄積されているビット数は、
（１４）式に示すように、８５４ビットになる。
に入力されるビット数は、前述した（７）式より２２４
ビットであるので、Ｂ点で蓄積されているビット数は、
（１４）式に示すように、８５４ビットになる。
【００６２】 ここで、Ａ点から１サンプル期間後のＣ点までに入力さ
れるビット数は、前述した（６）式のとおり、４４８ビ
ットであるが、符号分解処理器６が処理するサンプルの
ビット数も前述した（１２）式より４４８ビットである
ので、最小条件における１サンプル期間後に入力バッフ
ァ２へ蓄積されているビット数は変わらない。このた
め、第１フレームの第１２サンプルの符号分解処理終了
時点であるＤ点では、入力バッファ２のビット数が６３
０ビットになる。
れるビット数は、前述した（６）式のとおり、４４８ビ
ットであるが、符号分解処理器６が処理するサンプルの
ビット数も前述した（１２）式より４４８ビットである
ので、最小条件における１サンプル期間後に入力バッフ
ァ２へ蓄積されているビット数は変わらない。このた
め、第１フレームの第１２サンプルの符号分解処理終了
時点であるＤ点では、入力バッファ２のビット数が６３
０ビットになる。
【００６４】同様に、第２フレームの第１サンプルの符
号分解処理開始時点Ｅまでに入力されるビット数は、前
述した（７）式より２２４ビットであるので、この時点
で入力バッファ２に蓄積されているビット数は、つぎの
（１５）式に示すように、８５４ビットになる。
号分解処理開始時点Ｅまでに入力されるビット数は、前
述した（７）式より２２４ビットであるので、この時点
で入力バッファ２に蓄積されているビット数は、つぎの
（１５）式に示すように、８５４ビットになる。
【００６５】 かかる第２フレームの第１サンプルの符号分解処理が開
始されると、フレームの先頭に付加情報があるため、こ
のサンプル期間に符号分解処理器６が処理するビット数
は入力バッファ２に入力されるビット数よりも多くな
り、入力バッファ２に蓄積されているビット数は０に近
づく。しかし、Ｅ点でのビット数と第２フレームの第１
サンプルの符号分解処理終了時点Ｆまでに入力される２
２４ビットの合計が、つぎの（１６）式で表わされると
おりであるので、入力バッファ２がアンダーフローする
ことはない。
始されると、フレームの先頭に付加情報があるため、こ
のサンプル期間に符号分解処理器６が処理するビット数
は入力バッファ２に入力されるビット数よりも多くな
り、入力バッファ２に蓄積されているビット数は０に近
づく。しかし、Ｅ点でのビット数と第２フレームの第１
サンプルの符号分解処理終了時点Ｆまでに入力される２
２４ビットの合計が、つぎの（１６）式で表わされると
おりであるので、入力バッファ２がアンダーフローする
ことはない。
【００６７】 よって、最小条件においても、最大条件と同様に、入力
バッファ２の容量が８５４ビットあれば、オーバーフロ
ーしたり、アンダーフローしたりすることはない。この
ため、入力バッファ２の容量は、従来例で最低限必要と
した５３７６ビットと比べても、約１６％程度の８５４
ビットで問題なく動作させることができる。
バッファ２の容量が８５４ビットあれば、オーバーフロ
ーしたり、アンダーフローしたりすることはない。この
ため、入力バッファ２の容量は、従来例で最低限必要と
した５３７６ビットと比べても、約１６％程度の８５４
ビットで問題なく動作させることができる。
【００６９】
【発明の効果】以上説明したように、本発明の音声信号
処理回路は、入力されたビットストリームを一時的に蓄
積する入力バッファと、この入力バッファを介して得ら
れた前記ビットストリームから同期位置を検出したとき
に同期検出信号を出力する同期検出器と、この同期検出
器からの同期検出信号により前記ビットストリームをヘ
ッダからサンプルまでの要素に分解した後に一旦停止す
る符号分解処理器と、この符号分解処理器で分解された
要素毎に記憶させるアンパックメモリと、このアンパッ
クメモリから出力された前記ヘッダからサンプルまでの
要素に対して所定の演算を行う信号処理器と、前記同期
検出器からの同期検出信号を受信した後の所定時間を計
数し、動作再開信号を出力する計数器と、この計数器か
らの動作再開信号に基いて前記符号分解処理器および前
記信号処理器の動作タイミングを制御するタイミング制
御器とを有し、しかもこのタイミング制御器は前記動作
再開信号を受信すると、一旦停止した前記符号分解処理
器および前記信号処理器の動作を再開することにより、
ビットストリームを一時的に蓄積する入力バッファのビ
ット数を大幅に削減することができるという効果があ
る。
処理回路は、入力されたビットストリームを一時的に蓄
積する入力バッファと、この入力バッファを介して得ら
れた前記ビットストリームから同期位置を検出したとき
に同期検出信号を出力する同期検出器と、この同期検出
器からの同期検出信号により前記ビットストリームをヘ
ッダからサンプルまでの要素に分解した後に一旦停止す
る符号分解処理器と、この符号分解処理器で分解された
要素毎に記憶させるアンパックメモリと、このアンパッ
クメモリから出力された前記ヘッダからサンプルまでの
要素に対して所定の演算を行う信号処理器と、前記同期
検出器からの同期検出信号を受信した後の所定時間を計
数し、動作再開信号を出力する計数器と、この計数器か
らの動作再開信号に基いて前記符号分解処理器および前
記信号処理器の動作タイミングを制御するタイミング制
御器とを有し、しかもこのタイミング制御器は前記動作
再開信号を受信すると、一旦停止した前記符号分解処理
器および前記信号処理器の動作を再開することにより、
ビットストリームを一時的に蓄積する入力バッファのビ
ット数を大幅に削減することができるという効果があ
る。
【００７０】要するに、本発明は、第１フレームの同期
確立後、付加情報および第１サンプルのビット数の和の
最大値のビット数を入力する時間が経過した後、第１サ
ンプルの信号処理を行うように構成することにより、入
力バッファとして必要なビット数を従来の５３７６ビッ
トから８５４ビットに減少させることができる。
確立後、付加情報および第１サンプルのビット数の和の
最大値のビット数を入力する時間が経過した後、第１サ
ンプルの信号処理を行うように構成することにより、入
力バッファとして必要なビット数を従来の５３７６ビッ
トから８５４ビットに減少させることができる。
【図１】本発明の一実施の形態を説明するための音声信
号処理回路図である。
号処理回路図である。
【図２】図１における回路動作を説明するための各種信
号のタイミング図である。
号のタイミング図である。
【図３】図１における付加情報と第１サンプルの合計ビ
ット数の最大条件のときのビット数特性図である。
ット数の最大条件のときのビット数特性図である。
【図４】図１における付加情報と第１サンプルの合計ビ
ット数の最小条件のときのビット数特性図である。
ット数の最小条件のときのビット数特性図である。
【図５】一般的なビットストリームにおける１フレーム
の構成図である。
の構成図である。
【図６】従来の一例を示す音声信号処理回路図である。
【図７】図６における回路動作を説明するための各種信
号のタイミング図である。
号のタイミング図である。
１ ビットストリーム ２ 入力バッファ ３ 同期検出器 ６ 符号分解処理器 ９ アンパックメモリ １０ 信号処理器 １１ ＰＣＭ信号 １２ 同期検出信号 １３ タイミング制御器 １６ 計数器
Claims (2)
- 【請求項１】 一定の速さで入力され、ヘッダなどの付
加情報および複数のサンプル部により形成される情報量
を圧縮した音声信号としてのビットストリームの伸長を
行う音声信号処理回路において、入力された前記ビット
ストリームを一時的に蓄積する入力バッファと、前記入
力バッファを介して得られた前記ビットストリームから
同期位置を検出したときに同期検出信号を出力する同期
検出器と、前記同期検出器からの前記同期検出信号によ
り前記ビットストリームをヘッダからサンプルまでの要
素に分解した後に一旦停止する符号分解処理器と、前記
符号分解処理器で分解された要素毎に記憶させるアンパ
ックメモリと、前記アンパックメモリから出力された前
記ヘッダからサンプルまでの要素に対して所定の演算を
行う信号処理器と、前記同期検出器からの前記同期検出
信号により、前記ビットストリームにおける第１のフレ
ームの同期位置を検出してから、前記付加情報および前
記複数のサンプル部のうち第１のサンプル部を形成する
ビット数の和の最大値のビット数が入力されるまでの時
間を所定時間として計数し、動作再開信号を出力する計
数器と、前記計数器からの前記動作再開信号に基いて前
記符号分解処理器および前記信号処理器の動作タイミン
グを制御するタイミング制御器とを有し、前記タイミン
グ制御器は前記動作再開信号を受信すると、一旦停止し
た前記符号分解処理器および前記信号処理器の動作を再
開することを特徴とする音声信号処理回路。 - 【請求項２】 前記タイミング制御器は、前記ビットス
トリームにおける第１のフレームの同期が確立してから
前記付加情報および前記複数のサンプル部のうちの第１
のサンプル部を形成するビット数の最大値のビット数が
入力されるまでの時間を経過した後、前記符号分解処理
器および前記信号処理器に対して前記第１のサンプル部
の信号処理を実行する請求項１記載の音声信号処理回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041150A JP2820105B2 (ja) | 1996-02-28 | 1996-02-28 | 音声信号処理回路 |
| DE69733442T DE69733442T2 (de) | 1996-02-28 | 1997-02-25 | Digitaler Audiosignalprozessor mit einem kleinen Eingabepuffer |
| EP97103038A EP0795964B1 (en) | 1996-02-28 | 1997-02-25 | Digital audio signal processor having small input buffer |
| US08/806,982 US5884048A (en) | 1996-02-28 | 1997-02-26 | Digital audio signal processor having small input buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8041150A JP2820105B2 (ja) | 1996-02-28 | 1996-02-28 | 音声信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232966A JPH09232966A (ja) | 1997-09-05 |
| JP2820105B2 true JP2820105B2 (ja) | 1998-11-05 |
Family
ID=12600401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8041150A Expired - Fee Related JP2820105B2 (ja) | 1996-02-28 | 1996-02-28 | 音声信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5884048A (ja) |
| EP (1) | EP0795964B1 (ja) |
| JP (1) | JP2820105B2 (ja) |
| DE (1) | DE69733442T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2817660B2 (ja) * | 1995-03-30 | 1998-10-30 | 日本電気株式会社 | 同期回路 |
| US20020002039A1 (en) | 1998-06-12 | 2002-01-03 | Safi Qureshey | Network-enabled audio device |
| TWI254282B (en) * | 2003-01-20 | 2006-05-01 | Mediatek Inc | Processing circuit capable of modifying digital audio signals and method of processing digital audio signals in a media playback device |
| US8028038B2 (en) | 2004-05-05 | 2011-09-27 | Dryden Enterprises, Llc | Obtaining a playlist based on user profile matching |
| US8028323B2 (en) | 2004-05-05 | 2011-09-27 | Dryden Enterprises, Llc | Method and system for employing a first device to direct a networked audio device to obtain a media item |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479562A (en) * | 1989-01-27 | 1995-12-26 | Dolby Laboratories Licensing Corporation | Method and apparatus for encoding and decoding audio information |
| NZ243007A (en) * | 1991-06-19 | 1995-02-24 | Ericsson Telefon Ab L M | Radio telephony: digital speech codec provided at regional stations for analog transmissions |
| JP3552249B2 (ja) * | 1993-07-09 | 2004-08-11 | ソニー株式会社 | 画像および音声信号処理方法とその装置 |
| EP0640909B1 (en) * | 1993-07-30 | 2001-05-16 | Texas Instruments Incorporated | Modular audio data processing architecture |
| US5694332A (en) * | 1994-12-13 | 1997-12-02 | Lsi Logic Corporation | MPEG audio decoding system with subframe input buffering |
-
1996
- 1996-02-28 JP JP8041150A patent/JP2820105B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-25 EP EP97103038A patent/EP0795964B1/en not_active Expired - Lifetime
- 1997-02-25 DE DE69733442T patent/DE69733442T2/de not_active Expired - Fee Related
- 1997-02-26 US US08/806,982 patent/US5884048A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0795964A2 (en) | 1997-09-17 |
| US5884048A (en) | 1999-03-16 |
| DE69733442T2 (de) | 2006-03-16 |
| JPH09232966A (ja) | 1997-09-05 |
| EP0795964A3 (en) | 2002-02-20 |
| EP0795964B1 (en) | 2005-06-08 |
| DE69733442D1 (de) | 2005-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192700B1 (ko) | 복호시에 주파수 샘플열의 형태로 신호를 가산하는 신호 부호화 및 복호 시스템 | |
| US20020128822A1 (en) | Method and apparatus for skipping and repeating audio frames | |
| JP2001094433A (ja) | サブバンド符号化・復号方法 | |
| KR19980033404A (ko) | 오디오-비디오 신호의 동기 재생 장치 | |
| US5568495A (en) | Modular audio data processing architecture | |
| US6005872A (en) | Method and device for synchronizing digital decoder and encoder clocks | |
| JP2820105B2 (ja) | 音声信号処理回路 | |
| JP2817660B2 (ja) | 同期回路 | |
| JP3484908B2 (ja) | ビットストリーム再生装置 | |
| US6243032B1 (en) | Decode apparatus that can accommodate dynamic change in sample data attribute during decoding process | |
| EP0703707B1 (en) | Audio signal processing circuit and video/audio decoder | |
| US5617219A (en) | Apparatus and method for data compression and expansion using hybrid equal length coding and unequal length coding | |
| JPH0583206A (ja) | 伝送システム及び伝送システムに使用される受信機 | |
| US6993139B2 (en) | Method of and apparatus for decoding audio data | |
| JPH086599A (ja) | 音声符号化装置 | |
| JPH08191434A (ja) | 動画／音声符号化データ多重化方法及び動画／音声符号化データ多重化装置 | |
| JPH1050051A (ja) | 同期型ｆｉｆｏメモリのアクセス装置およびアクセス方法 | |
| JP4373654B2 (ja) | マルチメディア復号再生装置とその同期制御方法 | |
| KR0147122B1 (ko) | 엠펙2의 트랜스포트 디코더 장치 | |
| JP3114542B2 (ja) | 符号化信号復号化装置 | |
| JP2001249692A (ja) | 伸長装置 | |
| US20060198447A1 (en) | Method and apparatus for synchronized recording of audio and video streams | |
| JP2000293200A (ja) | 音声圧縮符号化方法 | |
| JPH0486032A (ja) | 音声コーデック | |
| JP2002135123A (ja) | 情報データ処理装置及びその方法並びに記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110828 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |