JP2819825B2 - Semiconductor device with built-in TAB - Google Patents
Semiconductor device with built-in TABInfo
- Publication number
- JP2819825B2 JP2819825B2 JP2317582A JP31758290A JP2819825B2 JP 2819825 B2 JP2819825 B2 JP 2819825B2 JP 2317582 A JP2317582 A JP 2317582A JP 31758290 A JP31758290 A JP 31758290A JP 2819825 B2 JP2819825 B2 JP 2819825B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- leads
- tab
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、TAB内蔵型半導体装置に関し、さらに詳し
くは、TAB式半導体装置をリードフレームに接続させた
形態のいわゆるTAB内蔵型半導体装置に関するものであ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device with a built-in TAB, and more particularly, to a so-called semiconductor device with a built-in TAB in which a TAB type semiconductor device is connected to a lead frame. It is.
［従来の技術］ ポリイミドフィルムの如き可撓性のフィルムに半導体
素子を搭載し、その電極にフィルムに設けたリードを接
続してなるTAB式半導体装置は、多量生産に適する、小
形化できる、ファインパターン化が可能であるなど種々
特長を有するため、広く使用されている。特に最近で
は、このTAB式半導体装置をリードフレームに実装して
パッケージした半導体装置が実用化されている。[Prior art] A TAB type semiconductor device in which a semiconductor element is mounted on a flexible film such as a polyimide film and leads of the electrode are connected to leads provided on the film is suitable for mass production. Since it has various features such as being capable of patterning, it is widely used. Particularly recently, a semiconductor device in which the TAB type semiconductor device is mounted on a lead frame and packaged has been put to practical use.
第２図はリードフレームにTAB式半導体装置（以下単
に半導体装置という）を実装した一例を示す模式図であ
る。図において、（１）は半導体装置で、（２）はフィ
ルム、（３）はフィルム（２）の中心部に設けたデバイ
スホール、（４）はフィルム（２）に形成された銅箔等
からなるリードで、フィルム（２）から外側に延出さた
部分でアウタリード（4i）が形成されている。（５）は
フィルム（２）のデバイスホール（３）内に配置され、
その電極がそれぞれリード（４）に接続された半導体素
子である。（11）はリードフレームで、半導体装置
（１）のアウターリード（4i）に対応した多数のリード
（12）が形成されている。FIG. 2 is a schematic diagram showing an example in which a TAB type semiconductor device (hereinafter simply referred to as a semiconductor device) is mounted on a lead frame. In the figures, (1) is a semiconductor device, (2) is a film, (3) is a device hole provided in the center of the film (2), and (4) is a copper foil or the like formed on the film (2). The outer lead (4i) is formed at a portion extending outward from the film (2). (5) is disposed in the device hole (3) of the film (2),
The electrodes are semiconductor elements connected to the leads (4). (11) is a lead frame on which a number of leads (12) corresponding to the outer leads (4i) of the semiconductor device (1) are formed.
上記のようなリードフレーム（11）に半導体装置
（１）を実装するには、第３図に示すように、リードフ
レーム（11）のリード（12）と半導体装置（１）のアウ
ターリード（4i）とをそれぞれ位置合せし、ボンディグ
ツール（15）を下降して加圧、加熱し、リード（12）に
アウタリード（4i）をそれぞれ接続する。In order to mount the semiconductor device (1) on the lead frame (11) as described above, as shown in FIG. 3, the leads (12) of the lead frame (11) and the outer leads (4i) of the semiconductor device (1). ), The bonding tool (15) is lowered, pressurized and heated, and the outer leads (4i) are connected to the leads (12).
ついて、これら各素子の劣化を防止するため、エポキ
シ樹脂などによりパッケージする。Then, in order to prevent the deterioration of each of these elements, they are packaged with an epoxy resin or the like.
［発明が解決しようとする課題］ リードフレーム（11）に半導体装置（１）を実装する
場合のリード（12）とアウタリード（4i）の整合は、リ
ードフレーム（11）の各辺の端部のリード（12a）〜（1
2h）を基準リードとし、この基準リード（12a）〜（12
h）に半導体装置（１）の各辺の端部のアウターリード
（4a）〜（4h）を接合させていた。[Problems to be Solved by the Invention] When the semiconductor device (1) is mounted on the lead frame (11), the alignment between the lead (12) and the outer lead (4i) is determined by the end of each side of the lead frame (11). Lead (12a)-(1
2h) as a reference lead, and these reference leads (12a) to (12
The outer leads (4a) to (4h) at the end of each side of the semiconductor device (1) were joined to h).
しかしながら、従来の半導体装置（１）のリード（4
i）はすべて同じ幅に形成されているため変形し易く、
特に各辺の両端部のリード（4a）〜（4h）は変形し易か
った。また、ボンディングした後工程の各種機械的及び
物理的、熱的ストレスによって断線などを生ずるおそれ
があり、接続不良などが発生して信頼性を損うことがあ
った。However, the lead (4) of the conventional semiconductor device (1)
i) are easy to deform because they are all formed in the same width,
In particular, the leads (4a) to (4h) at both ends of each side were easily deformed. In addition, there is a possibility that disconnection or the like may occur due to various mechanical, physical, or thermal stresses in a process after bonding, and a connection failure may occur and reliability may be impaired.
本発明は上記の課題を解決すべくなされたもので、半
導体装置のリードの変形とストレスを防止することによ
り、断線の生じるおそれのないTAB式半導体装置の実装
構造を得ることを目的としたものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a mounting structure of a TAB type semiconductor device which is free from a risk of disconnection by preventing deformation and stress of leads of the semiconductor device. It is.
［課題を解決するための手段］ 本発明に係るTAB内蔵半導体装置は、開口部を有する
可撓性フィルム、前記開口部内に位置するインナリード
及び隣り合う前記インナリードのピッチよりも広くピッ
チが設けられ且つ前記可撓性フィルムから延出するアウ
タリードならびに前記インナリードと前記アウタリード
との両者を繁ぐ可撓性フィルム上リードの各部位からな
るTABリードを有し、半導体素子の電極と前記インナリ
ードとが接続されたTAB式半導体装置と、 前記TAB式半導体装置の前記アウタリードに対応して
設けられたリードを有するリードフレームと、を有し、 前記TAB式半導体装置の前記アウタリードと前記リー
ドフレームの前記リードとが接続されてなるTAB内蔵型
半導体装置であって、 一方向に連続的に配列形成された前記アウタリードの
うちの端部に位置するアウタリードの幅を他のアウタリ
ードの幅よりも幅広に形成してなることを特徴とする。Means for Solving the Problems A semiconductor device with a built-in TAB according to the present invention is provided with a flexible film having an opening, an inner lead positioned in the opening, and a pitch wider than a pitch between adjacent inner leads. An outer lead extending from the flexible film, and a TAB lead comprising a portion of a flexible film lead that proliferates both the inner lead and the outer lead, and a semiconductor device electrode and the inner lead. And a lead frame having leads provided corresponding to the outer leads of the TAB type semiconductor device, wherein the outer leads and the lead frame of the TAB type semiconductor device are connected to each other. A semiconductor device with a built-in TAB connected to the leads, wherein the outer leads are continuously formed in one direction. The width of the outer lead located at the end of the outer leads is formed wider than the width of the other outer leads.
また上記構成に加えて、前記幅広なアウタリードは、
前記アウタリードが配列形成された各方向の両端部全て
にそれぞれ配設されてなることを特徴とする。In addition to the above configuration, the wide outer lead is
Preferably, the outer leads are arranged at both ends in each direction in which the outer leads are formed.
また上記いずれかの構成に加えて、前記リードフレー
ムにおいて前記幅広なアウタリードが接続されるリード
は、前記リードフレームの他のリードよりも幅広に形成
されてなることを特徴とする。In addition to any one of the above configurations, the lead to which the wide outer lead is connected in the lead frame is formed wider than other leads of the lead frame.
一方、本発明に係る他のTAB内蔵型半導体装置におい
ては、半導体素子の電極と可撓性フィルムに一体形成さ
れたインナリードとが接続されたTAB式半導体装置と、
前記TAB式半導体装置のアウタリードと前記アウタリー
ドに対応して設けられたリードを有するリードフレーム
とを有し、前記TAB式半導体装置の前記アウタリードと
前記リードフレームの前記リードとを接続してなるTAB
内蔵型半導体装置であって、 一方向に連続的に配列形成された前記アウタリードの
端部に前記アウタリードの幅よりも幅広に形成したダミ
ーパターンが形成されてなることを特徴とする。On the other hand, in another TAB built-in type semiconductor device according to the present invention, a TAB type semiconductor device in which an electrode of a semiconductor element and an inner lead formed integrally with a flexible film are connected,
A TAB having outer leads of the TAB type semiconductor device and a lead frame having leads provided corresponding to the outer leads, and connecting the outer leads of the TAB type semiconductor device and the leads of the lead frame.
A built-in type semiconductor device, wherein a dummy pattern wider than the width of the outer lead is formed at an end of the outer lead continuously arranged in one direction.
また上記構成に加えて、前記ダミーパターンは前記半
導体素子の電極と接続されることなく、前記可撓性フィ
ルム上にその一端が位置してなることを特徴とする。In addition to the above configuration, one end of the dummy pattern is located on the flexible film without being connected to an electrode of the semiconductor element.
また上記いずれかの構成に加えて、前記リードフレー
ムにおいて前記ダミーパターンが接続されるリードは、
前記リードフレームの他のリードよりも幅広に形成され
てなることを特徴とする。Further, in addition to any one of the above configurations, the lead to which the dummy pattern is connected in the lead frame,
The lead frame is formed wider than other leads.
［実施例］ 第１図は本発明実施例の模式図である。本実施例第１
図（ａ）においては半導体装置（１）の各辺のリード
（4i）のうち、両端部のリード（4a）と（4b）、（4c）
と（4d）、（4e）と（4f）、（4g）と（4h）の幅（W1）
をその間に設けられたリード（4i）の幅（Ｗ）より広く
形成したものである。実施例ではW1＝2Wとした。Embodiment FIG. 1 is a schematic view of an embodiment of the present invention. Example 1
In FIG. 5A, the leads (4a), (4b), and (4c) at both ends of the leads (4i) on each side of the semiconductor device (1).
And (4d), (4e) and (4f), (4g) and (4h) width (W1)
Are formed wider than the width (W) of the lead (4i) provided therebetween. In the embodiment, W1 = 2W.
上記のように構成した半導体装置は、各辺の両端部の
リード（4a）〜（4h）の幅をその間に設けられたリード
（4i）の幅より広く形成したので剛性を増し変形するこ
とはほとんどなくなった。さらに、ツールの圧力が掛か
る面積が大きいため、他のリードより圧着力が増すこと
から断線することはほとんどない。したがって、各種機
械的及び物理的、熱的ストレスがおきても幅広に形成さ
れたリードが吸収するため、他のリードのストレスを軽
減し、接続不良を生ずるおそれがない。In the semiconductor device configured as described above, the width of the leads (4a) to (4h) at both ends of each side is formed to be wider than the width of the lead (4i) provided therebetween, so that the rigidity can be increased and deformed. Almost gone. Furthermore, since the area where the pressure of the tool is applied is large, the crimping force is higher than other leads, so that there is almost no disconnection. Therefore, even if various mechanical, physical, and thermal stresses are generated, the wide lead is absorbed, so that the stress of other leads is reduced, and there is no possibility that a connection failure may occur.
第１図（ｂ）は本発明の他の実施例を示すもので、幅
広に形成した各辺の両端部のリードをダミーパターンに
したものである。FIG. 1 (b) shows another embodiment of the present invention, in which leads at both ends of each side formed wide are formed as dummy patterns.
上記のようなリード（6a）〜（6h）にしたことによ
り、万一各種機械的及び物理的、熱的ストレスに耐えき
れず幅広に形成されたリードが断線してもダミーパター
ンであるため半導体装置の機能に影響はない。By adopting the leads (6a) to (6h) as described above, even if the wide leads that cannot withstand various mechanical, physical, and thermal stresses are broken, they are dummy patterns even if they are disconnected. There is no effect on the function of the device.
第１図（ａ），（ｂ）の実施例においては、半導体装
置（１）の各辺の両端部のリードをいずれも幅広に形成
した場合を示したが、本発明はこれに限定するものでは
なく、例えばリードフレーム（11）のインナーリードの
各辺の両端部のリード（第１図（ｃ）の12a〜12h）を幅
広に形成してもよい。このような構成をすることにより
リードフレームのリードにも剛性を増すので変形するこ
となく、断線することもなくなるので接続不良を生じる
ことがない。1 (a) and 1 (b) show the case where the leads at both ends of each side of the semiconductor device (1) are formed wide, the present invention is not limited to this. Instead, for example, the leads (12a to 12h in FIG. 1C) at both ends of each side of the inner lead of the lead frame (11) may be formed wide. With such a configuration, the rigidity of the lead of the lead frame is increased, so that the lead is not deformed and does not break, so that a connection failure does not occur.
［発明の効果］ 以上の説明から明らかなように、本発明はTAB式半導
体装置のアウターリードのうち、少なくとも各辺の両端
部のリードを幅広に形成し、剛性を増して変形及び断線
し難いようにしたので、各種機械的及び物理的、熱的ス
トレスがおきても幅広のリードが吸収するため、他のリ
ードのストレスを軽減し断線を生ずることがない。この
ため、接続不良を生ずるおそれがなく、信頼性を向上す
ることができる。[Effects of the Invention] As is clear from the above description, in the present invention, among the outer leads of the TAB type semiconductor device, at least the leads at both ends of each side are formed to be wide, and the rigidity is increased, so that deformation and disconnection are difficult. As a result, even if various mechanical, physical, and thermal stresses occur, the wide leads absorb the stresses, so that the stresses of the other leads are reduced and no break occurs. Therefore, there is no possibility that a connection failure occurs, and the reliability can be improved.
また、少なくとも上記幅広に形成したリードをダミー
パターンにすることにより各種機械的及び物理的、熱的
ストレスに耐えきれず上記幅広に形成されたリードが断
線してもダミーパターンであるため半導体装置の機能に
影響はない。Further, by forming at least the wide lead into a dummy pattern, the semiconductor device cannot withstand various mechanical, physical, and thermal stresses, and is a dummy pattern even if the wide lead is disconnected. No effect on functionality.
第１図は本発明実施例の模式図、第２図は従来のリード
フレームにTAB式半導体装置を実装した状態を示す平面
図、第３図はそのボンディング状態を示す模式図であ
る。 （１）:TAB式半導体装置、（２）：フィルム、（３）：
デバイスホール、（４）：リード、（５）：半導体素
子、（4a）〜（4h）：幅広のアウターリード、（4i）：
アウターリード、（6a）〜（6h）：幅広のダミーリード
のダミーリード、（11）：リードフレーム、（12）：リ
ードフレームのリード （12a）〜（12h）：幅広のリードフレームのリードFIG. 1 is a schematic view of an embodiment of the present invention, FIG. 2 is a plan view showing a state in which a TAB type semiconductor device is mounted on a conventional lead frame, and FIG. 3 is a schematic view showing a bonding state thereof. (1): TAB type semiconductor device, (2): film, (3):
Device hole, (4): lead, (5): semiconductor element, (4a) to (4h): wide outer lead, (4i):
Outer lead, (6a) to (6h): Dummy lead for wide dummy lead, (11): Lead frame, (12): Lead frame lead (12a) to (12h): Wide lead frame lead
Claims (6)
部内に位置するインナリード及び隣り合う前記インナリ
ードのピッチよりも広くピッチが設けられ且つ前記可撓
性フィルムから延出するアウタリードならびに前記イン
ナリードと前記アウタリードとの両者を繁ぐ可撓性フィ
ルム上リードの各部位からなるTABリードを有し、半導
体素子の電極と前記インナリードとが接続されたTAB式
半導体装置と、 前記TAB式半導体装置の前記アウタリードに対応して設
けられたリードを有するリードフレームと、を有し、 前記TAB式半導体装置の前記アウタリードと前記リード
フレームの前記リードとが接続されてなるTAB内蔵型半
導体装置であって、 一方向に連続的に配列形成された前記アウタリードのう
ちの端部に位置するアウタリードの幅を他のアウタリー
ドの幅よりも幅広に形成してなることを特徴とするTAB
内蔵型半導体装置。A flexible film having an opening, an inner lead positioned in the opening, and an outer lead provided with a pitch wider than a pitch between adjacent inner leads and extending from the flexible film; A TAB-type semiconductor device having a TAB lead consisting of each part of a lead on a flexible film that proliferates both the inner lead and the outer lead, and an electrode of a semiconductor element and the inner lead are connected; A lead frame having leads provided corresponding to the outer leads of the semiconductor device, wherein the TAB type semiconductor device is a TAB built-in type semiconductor device in which the outer leads and the leads of the lead frame are connected to each other. And the width of the outer lead positioned at the end of the outer leads continuously arranged in one direction is adjusted to another outer lead. TAB which characterized by being wider than the lead width
Built-in semiconductor device.
ードが配列形成された各方向の両端部全てにそれぞれ配
設されてなることを特徴とする請求項１記載のTAB内蔵
型半導体装置。2. The semiconductor device with a built-in TAB according to claim 1, wherein said wide outer leads are respectively provided at both ends in each direction in which said outer leads are arranged and formed.
ウタリードが接続されるリードは、前記リードフレーム
の他のリードよりも幅広に形成されてなることを特徴と
する請求項１または２項記載のTAB内蔵型半導体装置。3. The built-in TAB according to claim 1, wherein the lead to which the wide outer lead is connected in the lead frame is formed wider than other leads of the lead frame. Type semiconductor device.
形成されたインナリードとが接続されたTAB式半導体装
置と、前記TAB式半導体装置のアウタリードと前記アウ
タリードに対応して設けられたリードを有するリードフ
レームとを有し、前記TAB式半導体装置の前記アウタリ
ードと前記リードフレームの前記リードとを接続してな
るTAB内蔵型半導体装置であって、 一方向に連続的に配列形成された前記アウタリードの端
部に前記アウタリードの幅よりも幅広に形成したダミー
パターンが形成されてなることを特徴とするTAB内蔵型
半導体装置。4. A TAB semiconductor device in which an electrode of a semiconductor element and an inner lead integrally formed on a flexible film are connected, an outer lead of the TAB semiconductor device, and a lead provided corresponding to the outer lead. A TAB built-in type semiconductor device comprising the outer lead of the TAB type semiconductor device and the lead of the lead frame, wherein the TAB type semiconductor device has a lead frame having: A TAB built-in type semiconductor device, wherein a dummy pattern formed to be wider than the width of the outer lead is formed at an end of the outer lead.
極と接続されることなく、前記可撓性フィルム上にその
一端が位置してなることを特徴とする請求項４記載のTA
B内蔵型半導体装置。5. The TA according to claim 4, wherein one end of the dummy pattern is located on the flexible film without being connected to an electrode of the semiconductor element.
B Built-in semiconductor device.
ターンが接続されるリードは、前記リードフレームの他
のリードよりも幅広に形成されてなることを特徴とする
請求項４または５項記載のTAB内蔵型半導体装置。6. The TAB built-in type according to claim 4, wherein the lead to which the dummy pattern is connected in the lead frame is formed wider than other leads of the lead frame. Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317582A JP2819825B2 (en) | 1990-11-21 | 1990-11-21 | Semiconductor device with built-in TAB |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317582A JP2819825B2 (en) | 1990-11-21 | 1990-11-21 | Semiconductor device with built-in TAB |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04188740A JPH04188740A (en) | 1992-07-07 |
| JP2819825B2 true JP2819825B2 (en) | 1998-11-05 |
Family
ID=18089846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317582A Expired - Fee Related JP2819825B2 (en) | 1990-11-21 | 1990-11-21 | Semiconductor device with built-in TAB |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819825B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3286765B2 (en) * | 1993-03-09 | 2002-05-27 | 株式会社日立製作所 | Semiconductor device |
| JP3329073B2 (en) * | 1993-06-04 | 2002-09-30 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method thereof |
| JP2586736B2 (en) * | 1993-07-13 | 1997-03-05 | 日本電気株式会社 | TAB type carrier tape for semiconductor devices |
| JP2636761B2 (en) * | 1994-12-09 | 1997-07-30 | 日本電気株式会社 | Film carrier tape |
| JP4595835B2 (en) * | 2006-03-07 | 2010-12-08 | 株式会社日立製作所 | Leaded electronic parts using lead-free solder |
| JP4603522B2 (en) | 2006-09-25 | 2010-12-22 | エプソンイメージングデバイス株式会社 | Mounting structure, electro-optical device, and electronic apparatus |
| JP4994968B2 (en) * | 2007-06-21 | 2012-08-08 | キヤノン株式会社 | Inkjet printhead manufacturing method |
-
1990
- 1990-11-21 JP JP2317582A patent/JP2819825B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04188740A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62229850A (en) | Connecting tape used for automatic tape bonding | |
| JP3033227B2 (en) | Semiconductor device | |
| JP2819825B2 (en) | Semiconductor device with built-in TAB | |
| JP3577913B2 (en) | Semiconductor device and electronic equipment including the same | |
| JP2873953B2 (en) | Bottom lead type semiconductor package | |
| JP3886513B2 (en) | Film substrate and manufacturing method thereof | |
| JP3668066B2 (en) | Printed wiring board for semiconductor package and manufacturing method thereof | |
| JPH05291467A (en) | Lead frame and semiconductor device | |
| JPH04196555A (en) | Tab package | |
| JPH0982751A (en) | Mounting structure for device | |
| JP3667916B2 (en) | Resin package type semiconductor device and manufacturing method thereof | |
| JP2782934B2 (en) | Semiconductor device with built-in TAB and lead frame | |
| JPS601838A (en) | Semiconductor device | |
| JP3295457B2 (en) | Semiconductor device | |
| JPS6366959A (en) | Multiple lead frame | |
| JPH0469426B2 (en) | ||
| JPH0225048A (en) | Semiconductor device | |
| JP2811888B2 (en) | Carrier film, method of manufacturing the same, and semiconductor device | |
| JP3216636B2 (en) | Semiconductor device | |
| JP2773762B2 (en) | Method for manufacturing semiconductor device | |
| JPS63164331A (en) | Film carrier lead | |
| JPS62238684A (en) | Lead connection | |
| JPH09275161A (en) | Semiconductor device | |
| JP2666792B2 (en) | Electronic component mounting structure | |
| JP2001358258A (en) | Bga type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |