JP2803721B2 - Bit rate free optical receiver - Google Patents

Bit rate free optical receiver

Info

Publication number
JP2803721B2
JP2803721B2 JP8091116A JP9111696A JP2803721B2 JP 2803721 B2 JP2803721 B2 JP 2803721B2 JP 8091116 A JP8091116 A JP 8091116A JP 9111696 A JP9111696 A JP 9111696A JP 2803721 B2 JP2803721 B2 JP 2803721B2
Authority
JP
Japan
Prior art keywords
circuit
signal
input
output
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8091116A
Other languages
Japanese (ja)
Other versions
JPH09284258A (en
Inventor
直樹 下坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8091116A priority Critical patent/JP2803721B2/en
Publication of JPH09284258A publication Critical patent/JPH09284258A/en
Application granted granted Critical
Publication of JP2803721B2 publication Critical patent/JP2803721B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光通信に用いられ
る光受信器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical receiver used for optical communication.

【0002】[0002]

【従来の技術】従来から用いられている光受信器の構成
を図4に示す。図4の光受信器においては到来した光信
号を光検出器51を用いて電気信号に変換する。この電
気信号から位相同期ループ回路、タンク回路等により構
成されるタイミング抽出回路52を用いてクロック成分
を抽出する。次段の識別再生回路(図示せず)では前記
電気信号を前記クロック成分の立ち上がり(もしくは立
ち下がり)時点で適当なしきい値と比較し、その結果に
応じたレベルの信号を出力することにより、識別再生を
行っている。ここで光受信器に入力される光信号が時分
割多重信号である場合、前記識別再生回路の出力は、さ
らに時分割分離回路に入力され、送信された複数のデジ
タル信号に復元される。
2. Description of the Related Art FIG. 4 shows the configuration of a conventional optical receiver. In the optical receiver shown in FIG. 4, an incoming optical signal is converted into an electric signal by using a photodetector 51. A clock component is extracted from the electric signal using a timing extraction circuit 52 including a phase locked loop circuit, a tank circuit, and the like. A next-stage discrimination / reproduction circuit (not shown) compares the electric signal with an appropriate threshold value at the time of rising (or falling) of the clock component, and outputs a signal of a level corresponding to the result. Identification playback is in progress. If the optical signal input to the optical receiver is a time-division multiplexed signal, the output of the identification and reproduction circuit is further input to the time-division demultiplexing circuit and restored to a plurality of transmitted digital signals.

【0003】[0003]

【発明が解決しようとする課題】従来の光受信器では、
タイミング抽出回路が単一周波数にのみ同調しているた
め、複数の伝送速度の信号が混在する伝送系では受信で
きる信号が限定される。
SUMMARY OF THE INVENTION In a conventional optical receiver,
Since the timing extraction circuit is tuned to only a single frequency, a receivable signal is limited in a transmission system in which signals of a plurality of transmission rates are mixed.

【0004】又、従来の光受信器では、使用している時
分割多重器の多重度が固定であるため、1種類の時分割
多重度を有する信号しか受信できず、伝送速度の規格が
異なる複数のデジタル信号を1つの伝送系に収容する時
分割多重伝送系で伝送速度毎に別個の時分割多重度を設
定した場合に対応できない。
Also, in the conventional optical receiver, since the multiplicity of the time division multiplexer used is fixed, only signals having one type of time division multiplicity can be received, and the transmission speed standards are different. In a time division multiplex transmission system in which a plurality of digital signals are accommodated in one transmission system, it is impossible to cope with a case where different time division multiplex degrees are set for each transmission speed.

【0005】本発明の課題は、上記問題点を解消し、伝
送速度の規格が異なる複数のデジタル信号を1つの伝送
系に収容する時分割多重伝送系で伝送速度毎に別個の時
分割多重度を設定した場合に対応できる光受信器を提供
することである。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and to provide a time-division multiplexing transmission system in which a plurality of digital signals having different transmission speed standards are accommodated in one transmission system, each having a different time-division multiplexing ratio for each transmission speed. It is an object of the present invention to provide an optical receiver that can cope with the case where “1” is set.

【0006】[0006]

【課題を解決するための手段】本発明によれば、デジタ
ル信号で変調された入力光信号を電気信号に変換する光
検出器と、該光検出器の出力電気信号から、前記デジタ
ル信号に同期したクロック成分を抽出するためのクロッ
ク抽出回路と、前記光検出器の出力電気信号を前記クロ
ック抽出回路の出力クロックに同期したタイミングで所
定のしきい値と比較し、その大小に応じて異なる値を出
力する識別再生回路とからなる光受信器において、前記
タイミング抽出回路をキャプチャレンジの大きい位相同
期ループ回路とし、前記識別再生回路の出力信号を入力
とし複数の時分割分離信号として出力する時分割分離回
路を付加し、前記位相同期ループ回路を構成する電圧制
御発振器への入力信号により前記時分割分離回路の分離
度を制御することを特徴とするビットレートフリー光受
信器が得られる。
According to the present invention, a photodetector for converting an input optical signal modulated by a digital signal into an electric signal, and synchronizing with the digital signal from an output electric signal of the photodetector. A clock extraction circuit for extracting the extracted clock component, and comparing the output electric signal of the photodetector with a predetermined threshold value at a timing synchronized with the output clock of the clock extraction circuit, and different values depending on the magnitude. In the optical receiver comprising an identification reproduction circuit for outputting a signal, the timing extraction circuit is a phase locked loop circuit having a large capture range, and the output signal of the identification reproduction circuit is input and output as a plurality of time division separation signals. Adding a separation circuit, and controlling the degree of separation of the time-division separation circuit by an input signal to a voltage-controlled oscillator constituting the phase-locked loop circuit. Bitrate-free optical receiver, wherein is obtained.

【0007】さらに、本発明によれば、前記位相同期ル
ープ回路は、電圧制御発振器と、位相比較器と、低域通
過フィルタとから構成され、前記位相比較器の入力側及
び前記低域通過フィルタの出力側には第1及び第2の比
較器とアンドゲートを備えたレベル識別回路が接続さ
れ、該レベル識別回路は、前記電圧制御発振器に印加さ
れている駆動電圧のレベルを前記第1及び前記第2の比
較器で検知することにより前記入力光信号の伝送速度を
識別することを特徴とするビットレートフリー光受信器
が得られる。
Further, according to the present invention, the phase locked loop circuit includes a voltage controlled oscillator, a phase comparator, and a low-pass filter, and includes an input side of the phase comparator and the low-pass filter. Is connected to a level discriminating circuit having first and second comparators and an AND gate. The level discriminating circuit changes the level of the driving voltage applied to the voltage-controlled oscillator to the first and second levels. A bit rate-free optical receiver is obtained, characterized in that the transmission rate of the input optical signal is identified by detection by the second comparator.

【0008】さらに、本発明によれば、前記電圧制御発
振器は、入力される可能性のあるデジタル信号のビット
レート全てをカバーできる程度に周波数可変範囲を広く
設定していることを特徴とするビットレートフリー光受
信器が得られる。
Further, according to the present invention, the voltage-controlled oscillator sets the frequency variable range wide enough to cover all bit rates of a digital signal that may be input. A rate-free optical receiver is obtained.

【0009】さらに、本発明によれば、前記時分割分離
回路はシフトレジスタ型の構成であり、前記識別再生回
路の出力信号を可変分周器の分周比に等しい多重数に分
離し、その分周比が前記レベル識別回路により制御され
て前記入力光信号の伝送速度/多重度に応じて前記時分
割分離回路の多重度を自動設定できることを特徴とする
ビットレートフリー光受信器が得られる。
Further, according to the present invention, the time division demultiplexing circuit has a shift register type configuration, and separates an output signal of the identification reproduction circuit into a multiplex number equal to a frequency division ratio of a variable frequency divider. A bit rate-free optical receiver is provided, wherein a frequency division ratio is controlled by the level identification circuit, and the multiplicity of the time division demultiplexing circuit can be automatically set according to the transmission rate / multiplex degree of the input optical signal. .

【0010】[0010]

【作用】本発明においては、タイミング抽出回路として
キャプチャレンジの大きい位相同期ループ回路を用いて
いるため、種々の伝送速度に対応できる。また、位相同
期ループ回路を構成する電圧制御発振器への入力制御信
号により時分割分離回路の分離度を制御するため、伝送
速度毎に時分割多重度が異なった値に設定されている伝
送系では、受信される信号に応じて自動的に最適な分離
度が設定される。
According to the present invention, since a phase locked loop circuit having a large capture range is used as a timing extracting circuit, it is possible to cope with various transmission speeds. In addition, in order to control the degree of separation of the time division demultiplexing circuit by an input control signal to the voltage controlled oscillator constituting the phase locked loop circuit, in a transmission system in which the time division multiplexing is set to a different value for each transmission speed. The optimum degree of separation is automatically set according to the received signal.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して詳細に説明する。図1は本発明の一実施の
形態における光受信器の構成を示した図であり、図2は
図1中のタイミング抽出回路の周波数引き込み特性を表
す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of an optical receiver according to an embodiment of the present invention, and FIG. 2 is a diagram illustrating a frequency pull-in characteristic of the timing extraction circuit in FIG.

【0012】本光受信器に到来する光信号はレーザ光を
以下の3種の2値デジタル信号A,B,及びCのいずれ
かで強度変調した信号である。2値デジタル信号A(以
下、A信号と呼ぶ)はl43Mb/sの信号16個を時
分割多重した2.29Gb/sの信号であり、2値デジ
タル信号B(以下、B信号と呼ぶ)は270Mb/sの
信号8個を時分割多重した2.l6Gb/sの信号であ
り、2値デジタル信号C(以下、C信号と呼ぶ)は1.
485Gb/sの信号である。
The optical signal arriving at the optical receiver is a signal obtained by intensity-modulating laser light with any of the following three types of binary digital signals A, B and C. The binary digital signal A (hereinafter, referred to as A signal) is a 2.29 Gb / s signal obtained by time-division multiplexing of 16 143 Mb / s signals, and the binary digital signal B (hereinafter, referred to as B signal) is 1. Time-division multiplexing of eight 270 Mb / s signals A 16-Gb / s signal, and a binary digital signal C (hereinafter, referred to as a C signal) is:
This is a 485 Gb / s signal.

【0013】光ファイバを介して外部より光受信器に入
力される上記光信号はPINフォト.ダイオードで構成
された光検出器1で電気信号に変換される。この電気信
号はフロントエンド2で電流/電圧変換される。フロン
トエンド2の出力は自動利得制御機能(AGC)増幅器
3で一定レベルに増幅される。増幅器3の出力は第1お
よび第2の出力に2分岐され、第1の出力は位相同期ル
ープ回路(以下、PLL回路と呼ぶ)4に入力される。
PLL回路4は電圧制御発振器(以下、VCOと呼ぶ)
5、位相比較器6、低域通過フィルタ(以下、LPFと
呼ぶ)7から構成される。VCO5の周波数可変範囲は
1.4GHzから2.4GHzまでである。
The optical signal input from the outside to the optical receiver via the optical fiber is a PIN photo. The light is converted into an electric signal by a photodetector 1 composed of a diode. This electric signal is subjected to current / voltage conversion in the front end 2. The output of the front end 2 is amplified to a constant level by an automatic gain control function (AGC) amplifier 3. The output of the amplifier 3 is bifurcated into a first output and a second output, and the first output is input to a phase locked loop circuit (hereinafter, referred to as a PLL circuit) 4.
The PLL circuit 4 is a voltage controlled oscillator (hereinafter, referred to as VCO)
5, a phase comparator 6, and a low-pass filter (hereinafter referred to as LPF) 7. The frequency variable range of the VCO 5 is from 1.4 GHz to 2.4 GHz.

【0014】本光受信器に入力される光信号が上記A信
号,B信号,及びC信号のいずれであってもこのPLL
回路4によりタイミング抽出可能である。LPF7の出
力はレベル識別回路8に入力される。LPF7の出力レ
ベルは光受信機への入力光信号の伝送速度に対応してい
るため、そのレベルをモニタすることで伝送速度を知る
ことができる。
Regardless of whether the optical signal input to the optical receiver is any of the A signal, the B signal, and the C signal, the PLL
The timing can be extracted by the circuit 4. The output of the LPF 7 is input to the level identification circuit 8. Since the output level of the LPF 7 corresponds to the transmission speed of the input optical signal to the optical receiver, the transmission speed can be known by monitoring the level.

【0015】レベル識別回路8は図3のような構成で実
現できる。この回路では、第1および第2の比較器4
1,42で入力信号のレベルが上記A信号、B信号、お
よびC信号のいずれに対応するかを調べている。第1の
比較器41では、C信号に対応すれば、その出力はロウ
レベル(L)、それ以外ではハイレベル(H)となる。
一方、第2の比較器42ではA信号であればハイレベル
(H)、さもなければロウレベル(L)を出力する。以
上をまとめるとレベル識別回路8の動作は以下の表1の
ようになる。
The level discriminating circuit 8 can be realized by a configuration as shown in FIG. In this circuit, the first and second comparators 4
In steps 1 and 42, it is checked whether the level of the input signal corresponds to the A signal, the B signal, or the C signal. In the first comparator 41, if it corresponds to the C signal, its output is at a low level (L), otherwise the output is at a high level (H).
On the other hand, the second comparator 42 outputs a high level (H) if the signal is an A signal, and outputs a low level (L) otherwise. In summary, the operation of the level identification circuit 8 is as shown in Table 1 below.

【0016】[0016]

【表1】 増幅器3の第2の出力はDフリップフロップで構成され
る識別再生回路9のデータ入力端子に入力される。識別
再生回路9へはPLL回路4の出力であるクロック信号
が入力され、このクロックのタイミングで増幅器3の第
2の出力のレベルがハイレベルであるかロウレベルであ
るかを識別する。識別再生回路9の出力は時分割分離回
路10に入力される。時分割分離回路10は、図1に示
すようにシフトレジスタ型の構成である。時分割分離回
路10の分離度は、別途入力されるレベル識別回路8の
出力により制御される。時分割分離回路10の分離度を
制御するため、リングカウンタの計数値をデコーダて制
御する。デコーダは入力されるレベル識別回路8の出力
により、以下の表2に示される真理値表に基づいて動作
する。
[Table 1] The second output of the amplifier 3 is input to a data input terminal of an identification reproducing circuit 9 composed of a D flip-flop. A clock signal, which is the output of the PLL circuit 4, is input to the discriminating / reproducing circuit 9, and at the timing of this clock, it is discriminated whether the level of the second output of the amplifier 3 is high or low. The output of the identification and reproduction circuit 9 is input to the time division separation circuit 10. The time division separation circuit 10 has a shift register type configuration as shown in FIG. The degree of separation of the time division separation circuit 10 is controlled by the output of the level identification circuit 8 which is separately input. In order to control the degree of separation of the time division separation circuit 10, the count value of the ring counter is controlled by a decoder. The decoder operates based on the truth table shown in Table 2 below, based on the output of the level identification circuit 8 that is input.

【0017】[0017]

【表2】 上記表2に示す出力をリングカウンタに印加すること
で、リングカウンタの計数値は表2の上から順に1,
8,16と変化する。
[Table 2] By applying the output shown in Table 2 to the ring counter, the count value of the ring counter becomes 1,
It changes to 8,16.

【0018】[0018]

【発明の効果】本発明によれば、タイミング抽出回路と
してキャプチャレンジの大きい位相同期ループ回路を用
いているため、種々の伝送速度に対応できる。
According to the present invention, since a phase locked loop circuit having a large capture range is used as a timing extraction circuit, various transmission speeds can be handled.

【0019】又、本発明によれば、位相同期ループ回路
を構成する電圧制御発振器への入力制御信号により時分
割分離回路の分離度を制御するため、伝送速度毎に時分
割多重度が異なった値に設定されている伝送系では受信
される信号に応じて自動的に最適な分離度が設定され
る。
Further, according to the present invention, since the degree of separation of the time division demultiplexing circuit is controlled by the input control signal to the voltage controlled oscillator constituting the phase locked loop circuit, the time division multiplicity differs for each transmission speed. In the transmission system set to the value, the optimum degree of separation is automatically set according to the received signal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るビットレートフリー光受信器の構
成を示した図である。
FIG. 1 is a diagram showing a configuration of a bit rate free optical receiver according to the present invention.

【図2】タイミング抽出回路の周波数引き込み特性を示
した図である。
FIG. 2 is a diagram illustrating a frequency pull-in characteristic of a timing extraction circuit.

【図3】レベル識別回路の構成を示した図である。FIG. 3 is a diagram showing a configuration of a level identification circuit.

【図4】従来の光受信器を示した図である。FIG. 4 is a diagram showing a conventional optical receiver.

【符号の説明】[Explanation of symbols]

1 光検出器 2 フロントエンド 3 増幅器 4 PLL回路 5 VCO 6 位相比較器 7 LPF 8 レベル識別回路 9 識別再生回路 10 時分割分離回路 41,42 比較器 DESCRIPTION OF SYMBOLS 1 Photodetector 2 Front end 3 Amplifier 4 PLL circuit 5 VCO 6 Phase comparator 7 LPF 8 Level discrimination circuit 9 Discrimination reproduction circuit 10 Time division separation circuit 41, 42 Comparator

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04B 10/28 H04J 3/00 3/06 H04L 7/033 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H04B 10/28 H04J 3/00 3/06 H04L 7/033

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 デジタル信号で変調された入力光信号を
電気信号に変換する光検出器と、該光検出器の出力電気
信号から、前記デジタル信号に同期したクロック成分を
抽出するためのクロック抽出回路と、前記光検出器の出
力電気信号を前記クロック抽出回路の出力クロックに同
期したタイミングで所定のしきい値と比較し、その大小
に応じて異なる値を出力する識別再生回路とからなる光
受信器において、前記タイミング抽出回路をキャプチャ
レンジの大きい位相同期ループ回路とし、前記識別再生
回路の出力信号を入力とし複数の時分割分離信号として
出力する時分割分離回路を付加し、前記位相同期ループ
回路を構成する電圧制御発振器への入力信号により前記
時分割分離回路の分離度を制御することを特徴とするビ
ットレートフリー光受信器。
1. A photodetector for converting an input optical signal modulated by a digital signal into an electric signal, and clock extraction for extracting a clock component synchronized with the digital signal from an electric signal output from the photodetector. And a discrimination / regeneration circuit that compares an output electric signal of the photodetector with a predetermined threshold value at a timing synchronized with an output clock of the clock extraction circuit, and outputs a different value according to the magnitude of the threshold value. In the receiver, the timing extraction circuit is a phase-locked loop circuit having a large capture range, and a time-division separation circuit that receives an output signal of the identification and reproduction circuit as an input and outputs a plurality of time-division separation signals is added. Bit rate-free light, wherein the degree of separation of the time-division separation circuit is controlled by an input signal to a voltage-controlled oscillator constituting a circuit. Receiver.
【請求項2】 前記位相同期ループ回路は、電圧制御発
振器と、位相比較器と、低域通過フィルタとから構成さ
れ、前記位相比較器の入力側及び前記低域通過フィルタ
の出力側には第1及び第2の比較器とアンドゲートを備
えたレベル識別回路が接続され、該レベル識別回路は、
前記電圧制御発振器に印加されている駆動電圧のレベル
を前記第1及び前記第2の比較器で検知することにより
前記入力光信号の伝送速度を識別することを特徴とする
請求項1記載のビットレートフリー光受信器。
2. The phase locked loop circuit includes a voltage controlled oscillator, a phase comparator, and a low-pass filter, and a second input terminal of the phase comparator and an output terminal of the low-pass filter. A first and second comparator and a level identification circuit having an AND gate are connected, and the level identification circuit includes:
2. The bit according to claim 1, wherein the transmission speed of the input optical signal is identified by detecting a level of a driving voltage applied to the voltage controlled oscillator by the first and second comparators. Rate-free optical receiver.
【請求項3】 前記電圧制御発振器は、入力される可能
性のあるデジタル信号のビットレート全てをカバーでき
る程度に周波数可変範囲を広く設定していることを特徴
とする請求項2記載のビットレートフリー光受信器。
3. The bit rate according to claim 2, wherein the voltage-controlled oscillator sets a frequency variable range wide enough to cover all bit rates of a digital signal that may be input. Free light receiver.
【請求項4】 前記時分割分離回路はシフトレジスタ型
の構成であり、前記識別再生回路の出力信号を可変分周
器の分周比に等しい多重数に分離し、その分周比が前記
レベル識別回路により制御されて前記入力光信号の伝送
速度/多重度に応じて前記時分割分離回路の多重度を自
動設定できることを特徴とする請求項2又は3記載のビ
ットレートフリー光受信器。
4. The time-division demultiplexing circuit is of a shift register type, and separates an output signal of the discrimination / reproduction circuit into a multiplex number equal to a frequency-division ratio of a variable frequency divider. 4. The bit rate-free optical receiver according to claim 2, wherein a multiplicity of the time division demultiplexing circuit can be automatically set according to a transmission rate / multiplex degree of the input optical signal under the control of an identification circuit.
JP8091116A 1996-04-12 1996-04-12 Bit rate free optical receiver Expired - Fee Related JP2803721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8091116A JP2803721B2 (en) 1996-04-12 1996-04-12 Bit rate free optical receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8091116A JP2803721B2 (en) 1996-04-12 1996-04-12 Bit rate free optical receiver

Publications (2)

Publication Number Publication Date
JPH09284258A JPH09284258A (en) 1997-10-31
JP2803721B2 true JP2803721B2 (en) 1998-09-24

Family

ID=14017557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8091116A Expired - Fee Related JP2803721B2 (en) 1996-04-12 1996-04-12 Bit rate free optical receiver

Country Status (1)

Country Link
JP (1) JP2803721B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197049A (en) 2000-01-14 2001-07-19 Fujitsu Ltd Clock regenerating circuit and optical signal receiver using same

Also Published As

Publication number Publication date
JPH09284258A (en) 1997-10-31

Similar Documents

Publication Publication Date Title
US5390185A (en) Transmission system for a combination of a main signal and an auxiliary signal
JP3350161B2 (en) Transmission systems and receivers for transmission systems
CA1212161A (en) Ring communications system
EP0766393B1 (en) PPM demodulation device
JPH11275030A (en) Optical receiver
US6850584B2 (en) Clock regeneration circuit and optical signal receiver using the same
US7609974B2 (en) Data transmission method and a system thereof
EP0193396B1 (en) Optical signal transmission system including pulsed fm modulator/demodulator
US6819878B1 (en) Packet-based optical communications networks
EP0878911B1 (en) Clock extraction circuit
EP1104113A2 (en) Clock and data recovery circuit for optical receiver
US6271777B1 (en) Data transmission system employing clock-enriched data coding and sub-harmonic de-multiplexing
JP2803721B2 (en) Bit rate free optical receiver
US4746872A (en) Differential phase shift keying demodulator
JP2000040960A (en) Bit rate variable optical receiver and variable optical transmission and reception system
EP0643511B1 (en) Synchronization circuit for subcarrier signal
US4250456A (en) Device for demodulating PSK-FM double modulated carrier signals
JPH09181687A (en) Burst digital optical receiver
US6075825A (en) Timing and data recovery circuit for ultra high speed optical communication system
JPH06296173A (en) Digital audio interface receiver
JPS62102636A (en) Clock recovery circuit
JPH0786926A (en) Dpll circuit
JPH10336246A (en) Optical packet synchronization circuit
KR890000591B1 (en) Receive device at a digital wireless communication
JP2543092B2 (en) Digital data reproducing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070717

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees