JP2799041B2

JP2799041B2 - ドット展開方法及びドット展開装置

Info

Publication number: JP2799041B2
Application number: JP2140060A
Authority: JP
Inventors: 英雄土屋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-02-22
Filing date: 1990-05-31
Publication date: 1998-09-17
Anticipated expiration: 2013-09-17
Also published as: JPH03290772A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、２次元図形処理を行う情報処理技術に係わ
り、特に図形コード，座標位置及び辺の長さ等で記述さ
れた図形情報をドットパターンイメージに展開するドッ
ト展開方法及びドット展開装置に関する。

（従来の技術）従来、白黒の２値化された２次元的情報を記録する手
段としては、図面を有限個の微細な画素に分解し、画素
毎の白黒の情報をそのまま記録するドットパターンイメ
ージ記録方式と、図形の形状を解析し、線分或いは三角
形・四角形等の簡単な基本図形（要素図形）の集合体と
して認識し、要素図形毎に位置，大きさ，線分の方向等
をデータとして記録するベクトル記録方式の２つが代表
的である。これらの概念を、第13図に示す。

ドットパターンイメージ記録方式では、第13図（ａ）
に示すように、図形の存在する部分を含むように、記憶
領域を確保して実際の白黒の図面形状をそのままデータ
“1",“0"に対応させ記録する。このため、複雑な処理
交換なしで記録再生できるので、記録・再現の処理過程
の簡便さが必要な用途で有効である。しかし、記録再生
の量子化誤差を配慮し、画素の分解能を元の図面に対し
て十分に確保する必要があり、記録装置内或いは記録媒
体として、膨大な領域を確保する必要がある。

一方、ベクトル記録方式では、第13図（ｂ）に示すよ
うに、元の図面情報を記録するために任意の図面形状を
基本要素図形に分割してデータに落とす符号化と、記録
情報を元の図面に戻すための復号化との、２つの情報交
換処理が必要になるが、記録に際してデータ圧縮を行っ
たことになるので、ドットパターンイメージ記録方式に
比べて記録領域を節約できる。しかし、符号化処理と複
号化処理は採用するアルゴリズムによって変換処理の正
確さ・処理速度に差があり、特に高精度を要求する分野
では処理時間が長くなるといった改善すべき課題があ
る。但し、符号化処理は一般に記録すべき図面を設計す
る段階で行われており、稼働中の装置に組み込まれる場
合のようなリアルタイム性はあまり要求されず、処理自
体の時間的制約は複号化処理に比べて緩和される。

そこで、設計データはベクトル記録方式で記録し、装
置が稼働中に必要に応じて元のドットパターンイメージ
に展開し、図形をディスプレイ表示したり、製品の検査
のためのデータベースとして参照するという手法をとっ
ていた。その際の、ドットパターンに展開する方式は、
２次元平面を横一列のドット単位で走査を行い、画素の
１ドット分のデータを順次複号化する、所謂ラスタ展開
を行っている。

具体的には第14図に示す如く、ベクトル記録方式で記
述されたデータ（ベクトルデータと呼ぶ）１をドット展
開コントロール回路２に入力し、走査すべきｙ座標３、
１ラインにおける図形の開始位置（ｘ開始座標）４、図
形の終了位置（ｘ終了座標）５を求め、１ライン分のデ
ータを順次複号化してドットパターンメモリ６に格納し
ていた。しかしながら、この方法では、展開すべき基本
図形が単純な形状であっても、横一列のラスタ展開を繰
り返す必要があり、寸法が大きい場合はラスタ走査の走
査する回数が非常に多くなり、これに伴い処理時間が長
くなり、リアルタイム性という問題に対して改善すべき
課題があった。

（発明が解決しようとする課題）このように従来、図形情報を記録する手段としてはド
ットパターンイメージ記録方式及びベクトル記録方式が
あるが、ドットパターンイメージ記録方式に比べてベク
トル記録方式の方が、データの圧縮の効果で大量の情報
記録に適している。しかし、ベクトル記録方式を用いた
場合、記録・再生のための変換処理が必要であり、特に
高精度で記録情報を再現するための複号化（ドット展
開）で、処理速度が高速化できないという問題があっ
た。

本発明は、上記事情を考慮してなされたもので、その
目的とするところは、ベクトル記録方式で記録された図
形情報から、高精度で且つ高速にドットパターンイメー
ジ・データを得ることのできるドット展開方法を提供す
ることにある。

また、本発明の他の目的は、上記方法を簡易に実施す
るためのドット展開装置を提供することにある。

［発明の構成］（課題を解決するための手段）上記目的を達成するために本発明では、ベクトルデー
タの集合から基本図形毎にデータを取り出してドットパ
ターンに展開する際に、ドットパターン画素の隣接する
複数ドットをまとめて並列にラスタ走査して、走査の繰
り返し回数を低減することで、比較的簡単な構成で高速
且つ高精度な処理ができるようにしている。

ここで、ベクトルデータは、次のように定義してある
ことを指すものと想定している。例えば、基本図形は四
角形・直角三角形だけに限定しておく。各種の複雑な図
形形状でも基本図形に分割して、基本図形の直角三角形
か四角形かの識別符号、その基本図形の辺の長さ、その
基本図形の座標原点からの位置等のデータ集合をドット
イメージデータの代わりに記録する。

なお、本発明方法を実施するためのドット展開装置で
は、上述した複数ドット並列のラスタ走査を可能にする
ために、ベクトルデータの基本図形の要素情報、即ち基
本図形の形状を表わす図形コードと、基本図形の一点を
指し示す図形上原点からの（x,y）座標位置と、基本図
形の辺の長さを一時的に保持するレジスタをそれぞれ用
意する。これらのレジスタには、アドレス変換回路で長
さデータからドットパターンメモリのアドレスの換算を
行ったデータが書き込まれる。さらに、ドットパターン
メモリと、そのドットパターンメモリ内での座標を示す
x,yそれぞれのアドレスポインタと、ラスタ走査の所定
の並列幅分のドットを一時的に保持するレジスタとを用
いて構成する。そして、前記ベクトルデータの要素情報
を保持したそれぞれのレジスタから、ラスタx,yアドレ
スポインタへのロード、そのｘ又はｙアドレスポインタ
のインクリメント・デクリメント（累積加減算）でラス
タ走査を行うことの、機能分離を行うようにすればよ
い。

（作用）本発明によれば、画素の１ドット分のデータを順次複
号化するのではなく、複数ドットをまとめて並列にラス
タ走査して複号化することにより、ラスタ走査の回数を
少なくすることができ、ドット展開処理に要する処理時
間を短くすることができる。従って、データの圧縮の効
果で大量の情報記録に適したベクトル記録方式を記録さ
れた図形情報から、高精度で且つ高速にドットパターン
イメージ・データを得ることができ、例えばパターン検
査装置等で比較検査する設計値のデータベースとして引
用することが可能となる。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の第１の実施例に係わるドット展開装
置を示すブロック図である。図中10はベクトルデータが
格納された記憶部であり、この記憶部10はディスク装置
やメモリ等から構成される。記憶部10に格納されたベク
トルデータは、ｙ座標レジスタ21,x座標レジスタ22,図
形コードレジスタ23,図形の辺の長さ用レジスタ24,ラス
タレジスタ25,yアドレスポインタ26,xアドレスポインタ
27等からなるドット展開コントロール回路20に供給さ
れ、後述するようにドットパターンイメージに展開され
る。そして、この展開されたデータがドットパターンメ
モリ30に記憶されるものとなっている。

次に、上記装置を用いたドット展開方法について説明
する。

まず、記憶部10に格納されているベクトルデータの形
式は、基本図形単位で要素情報が記録されているものと
する。前記第13図に示した図形の場合は、直角三角形と
四角形の基本図形に分割して、第２図に示すような基本
図形毎の集合体としてある。そこで、ドット展開は基本
図形単位で処理する。即ち、ベクトルデータの要素情報
の図形コード，（x,y）座標，図形の辺の長さをそれぞ
れ、ｙ座標用レジスタ21,x座標用レジスタ22,図形コー
ド用レジスタ23,図形の辺の長さ用レジスタ24に一時的
に保持する。このベクトルデータを引用する操作は、以
降のドット展開とは分離並行して処理できるので、ドッ
ト展開操作を妨げることがない。

次いで、上記各レジスタ21〜24に一時的に保持してあ
ったベクトルデータの要素情報を吟味する。まず、当該
基本図形のドット展開開始点の座標を求め、ドットパタ
ーンメモリ上のアドレスとする。さらに、図形コードと
辺の長さの情報から、並列に処理できるドット点数を判
断し、並列にラスタ展開する走査のx,y方向を決定す
る。すなわち、ベクトルデータの（x,y）アドレスを基
に、ドットパターンメモリ30のどのアドレスが対応する
かを演算してアドレスポインタ26,27にセットすること
と、図形コードと辺の長さのデータから要素図形の形状
を認識し、ラスタ走査する方向をx,yいずれかの方向に
とることを決定する処理を行う。

さらに具体的には、図形コードと辺の長さは第３図に
例示したような形式で取り扱えば、座標位置（x,y）と
併せて、ドットパターンメモリ30のどのアドレスに展開
すべきか算出することができる。そして、ラスタ走査す
る方向は、第13図に例示した図形の場合は、分割後の基
本図形同士の連続・接続性から判断してｘ方向にとる。

以上で、ラスタ走査でドット展開すべき、ドットパタ
ーンメモリ上の最初のアドレスとラスタ走査方向が確定
した。次に、ラスタの並列ドット幅の中で、ラスタ走査
の進行に伴ってどのようにラスタデータを変化させてい
くかは、図形コードと辺の長さの情報があれば算出でき
る。第３図に例示したように、図形データには三角形の
斜辺の勾配の向き、その基本図形の原点に対してどのよ
うに配置してあるかの情報が織り込まれている。斜辺の
勾配の大きさは、辺の長さの情報L₁,L₂を用いて求める
ことができる。

本実施例では、以上のラスタ走査に伴って、ラスタデ
ータが変化する増分量は予め計算して第１図の実施例の
ラスタレジスタ25内に保持しておくようにしてある。こ
のため、ラスタ走査のｘ又はｙアドレスのインクリメン
ト・デクリメントに伴って増分量を参照しながら、ラス
タレジスタ25の出力は、自動的にその時点のアドレスに
おける所定のドットパターンを発生するようになる。ま
た、本実施例では、前述したベクトルデータの要素情報
を保持するレジスタの値は、ドット展開処理中に更新す
ることができるようにしている。

第４図は本発明の第２の実施例を示すブロック図であ
る。なお、第１図と同一部分には同一符号を付して、そ
の詳しい説明は省略する。

先に説明した第１の実施例ではラスタ走査をｘ方向に
行う場合の例を示したが、本実施例ではラスタ走査をｙ
方向に行う場合の例を示している。第４図の基本的な構
成は、第１図と全く同一である。ラスタ走査は、上述し
た任意の図形を基本図形に分割した後の基本図形同士の
連続性を考慮する場合の他、例えば基本図形に台形を想
定した場合に、台形の平行辺がｘ軸に沿ったものかｙ軸
に沿ったものかによって、選択することが考えられる。

上述したように、ベクトルデータは基本図形毎に要素
情報が記録されているので、データの流れの点で基本図
形毎にドットパターンに展開していくのが自然である。
基本図形をドットに展開する時点で、並列に処理できる
ドットを一度にドットパターンメモリにストアできれ
ば、ドットパターンメモリにアクセスする頻度を低減で
きるので、処理の高速化に効果がある。

従って本実施例のように、ラスタ走査で所定のデータ
並列処理幅分のドットを一時的に保持するレジスタを設
け、ｘ又はｙアドレスポインタのインクリメント・デク
リメント（累積加減算）で１回のラスタ走査を行う構成
とすれば、複数ドットをまとめて並列にラスタ走査し
て、高速にベクトルデータをドットパターンイメージに
展開することができる。即ち、ベクトルデータからドッ
トパターンイメージのデータを高精度で且つ高速に得る
ことができ、各種装置にこのデータを用いる際にリアル
タイムの処理を行うことが可能となる。

第５図は本発明の第３の実施例を示すブロック図であ
る。なお、第１図と同一部分には同一符号を付して、そ
の詳しい説明は省略する。

ベクトルデータの記憶部10に格納されたベクトルデー
タは、アドレス変換回路50を介してｙ座標レジスタ21,x
座標レジスタ22,図形コードレジスタ23,図形の辺の長さ
用レジスタ24a,24b,y上端カウンタ61,y下端カウンタ62,
xカウンタ63等からなるドット展開コントロール回路60
に供給され、後述するようにドットパターンイメージに
展開される。そして、この展開されたデータがドットパ
ターンメモリ30に記憶されるものとなっている。

ここで、アドレス変換回路50は、ベクトル記録方式で
記述された図形情報の座標位置及び辺の長さのデータ
を、ドットパターンメモリ30の画素単位のアドレスに換
算するものである。また、ドット展開コントロール回路
60においては、21,22,23,24a,24bによりドットパターン
メモリ30上で走査方向と直角の方向に隣接する複数個の
画素が同時に走査され、並列幅分のデータが発生され
る。さらに、ドット展開コントロール回路60の61,62,63
により、上記並列幅分のデータに基づき基本図形の図形
コード及び辺の長さのデータから基本図形の輪郭が解析
され、走査方向と直角方向の上端及び下端の輪郭ドット
が求められるものとなっている。

記憶部10に格納されているベクトルデータの形式は、
第６図に例示した図形の場合は、直角三角形と四角形等
の基本図形（要素図形）に分割して、第７図に示すよう
に要素図形毎の集合体としてある。そこで、ドット展開
は要素図形単位で処理する。

要素図形の情報は、同じ直角三角形でもx,y座標軸に
対してどの状態になっているかの情報が織り込まれてい
る。従って、一つの要素図形の情報は、x,yアドレス、
図形コード、辺の長さL₁,L₂等の項目別に、それぞれの
レジスタ21,22,23,24a,24bに一時的に保持する。具体的
には、図形コードは図形コードレジスタ23に書き込み、
さらに（x,y）座標，図形の辺の長さは、それぞれアド
レス変換回路50においてベクトルデータで記述されてい
る寸法値から、ドットパターンメモリ30でのメモリアド
レス・並列ビットでビット割付けに変換演算して、ｘ座
標レジスタ22,y座標レジスタ21,図形の辺の長さ用レジ
スタ24a,24bに書き込む。

ここで、アドレス変換回路50により変換の際に、ドッ
トパターンの１画素当りの寸法以下の端数が生じるが、
単純に４捨５入或いは周辺画素との関連による評価を行
って、適当な量子化補正をかける。このベクトルデータ
を引用する操作は、以降のドット展開とは分離平行して
処理できるので、ドット展開操作を妨げることはない。

次いで、レジスタ21,22,23,24a,24bに記憶されたベク
トルデータの要素情報を吟味し、要素図形のドット展開
開始点の座標（x,y）をｘカウンタ63,y上端カウンタ61
とｙ下端カウンタ62にプリセットする。即ち、図形コー
ドを解析して、ドットパターンｙ方向の初期値をｙ上端
カウンタ61とｙ下端カウンタ62にセットする。なお、こ
れらｙ上端カウンタ61とｙ下端カウンタ62はプリセット
可能なアップダウンカウンタで構成する。図形コードと
辺の長さは、第７図に例示したような形式なので、図形
コードが「１」ならばｙ上端・ｙ下端共に初期値はｙで
あり、図形コードが「４」ならばｙ上端・下端共に初期
値はｙ＋L₂となる。図形コードが「２」ならばｙ上端カ
ウンタ61にはｙ＋L₂をセットし、ｙ下端カウンタ62には
ｙを初期値としてセットする。

また、ドットパターンｘ方向のｘカウンタ63の初期値
は、ｘレジスタ22の値をそのままプリセットする。要素
図形のｘ方向の長さはL₁で、ｘカウンタ63は初期値から
L₁だけカウントしたら停止し、一つの要素図形について
の処理が完了することになる。但し、ｙ方向の辺の長さ
L₂が並列処理し得るデータ幅を越えている場合は、平列
処理できるデータ幅で一通りの処理を行い、やり残しの
分を追加処理するよう設定し直す。

ここで、要素図形の図形コードが「１」の三角形の場
合は、ｘの初期アドレスではｙ上端カウンタ61,y下端カ
ウンタ62共に、ｙの初期値:yがプリセットされている。
ドットパターンメモリ30の各ドットは、論理“0"のデー
タ（ヌルデータと呼ぶ）で初期化されているものとす
る。ｘカウンタ63の進行に伴って、ｙ上端カウンタ61を
一定の規則に基づいて増加させ、該当するドットに論理
“1"のデータを割り当てることで三角形の斜面の輪郭を
求めることができる。ｙ下端カウンタ62はｘカウンタ63
の進行によっても変化させずに三角形の底辺に沿って論
理“1"の輪郭が求まる。また、図形コードが「２」の三
角形の場合は、ｙ上端カウンタ61には（ｙ＋L₂）をプリ
セットして、ｘカウンタ63の進行に伴って一定の規則に
基づいて減少させることによって負勾配の斜面の輪郭を
求めることができる。

このようにドット展開処理は、ｘカウンタ63の進行に
同期して、そのｘ位置におけるｙ方向並列データの上端
・下端を求めながら行う。三角形の斜面は一定の規則に
基づいて勾配の演算を行いながら求めていくが、ここで
は勾配を算出する手段・規則は特定のものである必要は
なく、あらゆる方式を用いても有効である。再現した図
形の輪郭を用いる用途には、上記までの処理で輪郭を求
めた結果を出力する。さらに、塗り潰す必要があれば、
もう一段の処理を加える。

第８図は本発明の第４の実施例を示すブロック図であ
り、ｙ上端カウンタ61とｙ下端カウンタ62の出力を受け
て、その挟まれた区間のドットを塗り潰すデータをセッ
トする塗り潰し回路70が搭載してある。塗り潰しデータ
の発生には、リニアデコーダを用いる。

リニアデコーダの作用を第11図を用いて説明する。第
１及び第２のリニアデコーダは取り扱うバイナリデータ
m,nを包含するビット数:dのものとする。入力するバイ
ナリデータの最大値:dに対応するｄ個の出力端子Q₀,Q₁,
Q₂,…,Q_d-1がある。

第11図（ａ）の第１のリニアデコーダは、入力するバ
イナリデータｍに対してLSB（最下位ビット）Q₀からｍ
＋１ビット目Q_mまでの出力が論理“1"、残りのQ_m+1から
Q_d-1までの出力が論理“0"になる。入力するバイリナデ
ータ:m＝０の時はQ₀のみ論理“1"を出力する。これを
「以下型」のリニアデコーダと呼ぶ。

第11図（ｂ）の第２のリニアデコーダは、入力するバ
イナリデータｎに対してLSB（最下位ビット）Q₀からｎ
ビット目Q_n-1までの出力が論理“0"、残りのQ_nからQ_d-1
までの出力が論理“1"になる。入力するバイリナデー
タ:n＝０の時はQ₀からQ_d-1までの全ての出力が論理“1"
になる。ｎ＝（ｄ−１）の時はQ_d-1のみ論理“1"を出力
する。これを「以上型」のリニアデコーダと呼ぶ。

このようなリニアデコーダを用いて塗り潰しを行うに
は、第12図に示すように、ｙ方向上端カウンタ61の出力
を「以下型」のリニアデコーダ71に入力し、ｙ方向下端
カウンタ62の出力を「以上型」のリニアデコーダ72に入
力し、２つのリニアデコーダ71,72の出力をビット毎に
論理積を取った出力で行えばよい。

第３及び第４の実施例共に、一つの要素図形を処理し
てから次の要素図形についての処理に移る。第６図に示
すように要素図形が隣接している場合、或いは第10図に
示すように要素図形が部分的に重なっている場合に、次
の図形を処理中に、以前にドット展開した図形を破壊し
ないよう、追加する形でドットパターンメモリ30にデー
タをストアするようにする。このため、ドットパターン
メモリ30は一度当該アドレスのデータを読み出して、読
み出しデータと新規書き込みデータとの論理和を取り、
これを改めて書き込むようにする。

所定の区画のドット展開処理後、並列データをｘアド
レスに沿って順次読出す。この読み出しも終了すると、
用済みのドットパターンメモリ30を初期状態に戻すため
に、当該区間の全部をヌルデータで満たす。これで、一
連の処理がループ状に継続する。第９図に示すように、
展開処理後のドットパターンデータを読み出す際に、読
み出し直後にそのアドレスにヌルデータを書き込むよう
にすれば、上述の要隅のドットパターンメモリを初期化
する作業が不要となる。なお、ヌルデータは必ずしもデ
ータが“0"である必要はなく、他の任意のデータをヌル
データと定義する運用も考えられる。

なお、本発明は上述した実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で、種々変形して実施
することができる。ドット展開回路における基本図形は
第３図に示したものに限定されるものではなく、これ以
外の任意の形状でも有効である。また、本発明で処理し
たドット展開結果の用途は、ディスプレイ装置で表示す
る、又は印刷出力して提示に供する、さらに検査装置等
で比較検査する設計値のデータベースとして引用する
等、あらゆる用途に際しても有効である。また、実施例
ではドットパターンメモリは１つの構成であったが、ド
ットパターンメモリを２つ以上の構成にして、ドット展
開処理と展開結果の読み出しの処理を時間分割で交互に
行うことによって、全体の処理速度を向上させることも
可能である。

［発明の効果］以上詳述したように本発明によれば、ベクトルデータ
の集合から基本図形毎にデータを取り出してドットパタ
ーンに展開する際に、ドットパターン画素の隣接する複
数ドットをまとめて並列にラスタ走査することにより、
走査の繰り返し回数を低減することができ、ベクトル記
録方式で記録された図形情報から、高精度で且つ高速に
ドットパターンイメージ・データを得ることが可能とな
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わるドット展開回路
を示すブロック図、第２図はベクトルデータの記録方式
を示す模式図、第３図は図形コードの一例を示す模式
図、第４図は本発明の第２の実施例を示すブロック図、
第５図は本発明の第３の実施例を示すブロック図、第６
図はベクトルデータ形式で表現する図形の例を示す模式
図、第７図は第６図の図形に相当するベクトルデータの
記録形式を示す模式図、第８図は本発明の第４の実施例
を示すブロック図、第９図はデータ読み出し時のデータ
の流れを説明する模式図、第10図は要素図形が重なって
いる場合の例を示す模式図、第11図はリニアデコーダの
動作を説明する真理値表を示す図、第12図はリニアデコ
ーダを用いて塗り潰しデータを発生する機構の回路構成
図、第13図はベクトルデータ及びドットパターンイメー
ジを説明するための模式図、第14図は従来のドット展開
回路を説明するための模式図である。 10……記憶部、 20……ドット展開コントロール回路、 21……ｙ座標レジスタ、 22……ｘ座標レジスタ、 23……図形コードレジスタ、 24,24a,24b……辺の長さ用レジスタ、 25……ラスタレジスタ、 26……ｙアドレスポインタ、 27……ｘアドレスポインタ、 30……ドットパターンメモリ、 61……ｙ上端カウンタ、 62……ｙ下端カウンタ、 63……ｘカウンタ、 70……塗り潰し回路、 71,72……リニアデコーダ。

Claims

(57)【特許請求の範囲】

【請求項１】形状・寸法が任意の図形を基本図形の集合
に分割し、分割した基本図形の図形コード，座標位置及
び辺の長さを記録するベクトル記録方式で記述された図
形情報から、元の任意図形を有限個の画素から構成する
ドットパターンイメージとして復元するドット展開方法
において、前記ドットパターンイメージで隣接する複数ドットの画
素を一度に求めて並列にラスタ走査を行いながら、前記
ベクトル記録方式で記述された図形情報を基本図形毎に
ドットパターンイメージに展開することを特徴とするド
ット展開方法。
【請求項２】前記基本図形は、該図形上の一点を示す原
点からの座標と、図形の形状を示す識別子と、図形の辺
の長さとの３種類の要素情報から構築されていることを
特徴とする請求項１記載のドット展開方法。
【請求項３】複数ドットの画素をまとめて並列にラスタ
走査する向きを、前記基本図形の種類識別子に応じて２
次元の縦方向又は横方向に決定することを特徴とする請
求項１記載のドット展開方法。
【請求項４】基本図形が存在しない区間は、ラスタ走査
のみ行い、ドットパターンイメージに展開する操作を省
略することを特徴とする請求項１記載のドット展開方
法。
【請求項５】形状・寸法が任意の図形を基本図形の集合
に分割し、分割した基本図形の図形コード，座標位置及
び辺の長さを記録するベクトル記録方式で記述された図
形情報から、元の任意図形を有限個の画素から構成する
ドットパターンイメージとして復元するドット展開装置
において、前記復元されたドットパターンイメージを一時的に格納
するドットパターンメモリと、前記ベクトル記録方式で
記述された図形情報の座標位置及び辺の長さのデータ
を、前記ドットパターンメモリの画素単位のアドレスに
換算するアドレス変換回路と、前記ドットパターンメモ
リ上で走査方向と直角の方向に隣接する複数個の画素を
同時に走査し、並列幅分のデータを発生する手段と、こ
の手段により得られた並列幅分のデータに基づき、前記
基本図形の図形コード及び辺の長さのデータから当該基
本図形の輪郭を解析し、走査方向と直角方向の上端及び
下端の輪郭ドットを求める手段とを具備してなることを
特徴とするドット展開装置。
【請求項６】前記走査方向と直角方向の上端及び下端で
挟まれた区間を塗り潰す塗り潰し回路を設けたことを特
徴とする請求項５記載のドット展開装置。
【請求項７】前記塗り潰し回路は、入力するバイナリデ
ータｍに応じてLSB（最下位ビット）から（ｍ＋１）ビ
ット目までの出力が論理“1"、残りの出力が論理“0"に
なる第１のリニアデコーダと、入力するバイナリデータ
ｎに応じてLSB（最下位ビット）からｎビット目までの
出力が論理“0"、残りの出力が論理“1"になる第２のリ
ニアデコーダとからなり、第１のリニアデコーダには走
査方向と直角方向の上端値のバイナリデータを入力し、
第２のリニアデコーダには走査方向と直角方向の下端値
のバイナリデータを入力し、第１及び第２のリニアデコ
ーダの出力のビット毎の論理積を取り、並列幅中の上端
・下端値で挟まれた区間の塗り潰しデータを発生するこ
とを特徴とする請求項６記載のドット展開装置。
【請求項８】前記ドットパターンメモリは、データ書き
込みの際に、書き込むデータとそれ以前に該メモリに記
憶されたデータとの論理積を取って、該メモリに再度書
き込む構造であることを特徴とする請求項５記載のドッ
ト展開装置。
【請求項９】前記ドットパターンメモリは、データ読み
出しの際に、データ読み出し直後に該データのアドレス
にヌルデータを書き込み、初期状態に戻しながらアドレ
スを進め、連続読み出しを行う構造であることを特徴と
する請求項５記載のドット展開装置。