JP2797210B2 - Overcurrent protection circuit - Google Patents

Overcurrent protection circuit

Info

Publication number
JP2797210B2
JP2797210B2 JP6806390A JP6806390A JP2797210B2 JP 2797210 B2 JP2797210 B2 JP 2797210B2 JP 6806390 A JP6806390 A JP 6806390A JP 6806390 A JP6806390 A JP 6806390A JP 2797210 B2 JP2797210 B2 JP 2797210B2
Authority
JP
Japan
Prior art keywords
circuit
terminal
dead time
voltage
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6806390A
Other languages
Japanese (ja)
Other versions
JPH03270673A (en
Inventor
義行 畑本
Original Assignee
富士通電装株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通電装株式会社 filed Critical 富士通電装株式会社
Priority to JP6806390A priority Critical patent/JP2797210B2/en
Publication of JPH03270673A publication Critical patent/JPH03270673A/en
Application granted granted Critical
Publication of JP2797210B2 publication Critical patent/JP2797210B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のスイッチングレギュレータに対する
過電流保護回路に関するものである。
Description: TECHNICAL FIELD The present invention relates to an overcurrent protection circuit for a plurality of switching regulators.

複数種類の安定化直流電圧を必要とすると共に、比較
的消費電力が大きい電子機器に於いては、複数のスイッ
チングレギュレータを用いて給電する構成が採用されて
いる。このような電子機器に於いて、何れかの電圧によ
る給電電流が定格値以上に増加した場合は、異常が発生
したものと判断して、総ての給電を停止させることが考
えられている。しかし、一時的な過電流状態の場合に
は、短時間で正常状態に戻ることになるが、一旦過電流
を検出して給電停止により保護作用を行うと、自動復旧
できないものであるから、手動等により再起動を行う必
要があった。そこで、自動的に再給電を可能とすること
が要望されている。
2. Description of the Related Art In an electronic device that requires a plurality of types of stabilized DC voltages and consumes relatively large power, a configuration in which power is supplied using a plurality of switching regulators is employed. In such an electronic device, when the supply current by any voltage increases beyond the rated value, it is considered that an abnormality has occurred and all the supply is stopped. However, in the case of a temporary overcurrent state, the state returns to the normal state in a short time. However, once the overcurrent is detected and the protection action is performed by stopping the power supply, the automatic recovery cannot be performed. It was necessary to restart by such as. Therefore, there is a demand for automatically re-supplying power.

〔従来の技術〕[Conventional technology]

従来例の複数のスイッチングレギュレータによる給電
装置は、例えば、第3図に示す構成を有するものであ
り、トランス31,41の一次巻線に電界効果トランジスタ
やバイポーラトランジスタ等のスイッチング素子が接続
され、パルス幅制御回路35,45によりそれぞれオン,オ
フが制御される。スイッチング素子32,42がオンとなる
ことにより、トランス31,41の一次巻線に直流入力電圧
が印加され、二次巻線に電圧が誘起されるから、この誘
起電圧は整流平滑回路33,43により整流されて平滑化さ
れ、直流出力電圧となる。この直流出力電圧は、負荷側
の要求に対応して各種の電圧に設定されるもので、図示
を省略した構成により直流出力電圧がバルス幅制御回路
35,45に加えられて、設定基準電圧と比較され、誤差電
圧に応じてスイッチング素子32,42のオン幅が制御され
るから、安定化された直流出力電圧が出力される。
A conventional power supply device using a plurality of switching regulators has, for example, the configuration shown in FIG. 3, in which switching elements such as field-effect transistors and bipolar transistors are connected to primary windings of transformers 31 and 41, ON and OFF are controlled by the width control circuits 35 and 45, respectively. When the switching elements 32 and 42 are turned on, a DC input voltage is applied to the primary windings of the transformers 31 and 41, and a voltage is induced in the secondary windings. Is rectified and smoothed to obtain a DC output voltage. This DC output voltage is set to various voltages in accordance with the demands of the load side.
In addition to the set reference voltages, the ON widths of the switching elements 32 and 42 are controlled in accordance with the error voltage, so that a stabilized DC output voltage is output.

又負荷に供給される電流は、抵抗やカレントトランス
等からなる電流検出器34,44により検出されて過電流検
出回路36に加えられ、設定された定格電流以上の電流が
供給された時に、過電流状態と判断してラッチ回路37に
アラーム信号を加えてラッチさせ、このラッチ回路37の
出力信号をパルス幅制御回路35,45に停止信号として加
えることになる。それにより、パルス幅制御回路35,45
はスイッチング素子32,42をオフ状態に維持することに
なる。
The current supplied to the load is detected by current detectors 34 and 44 comprising resistors, current transformers, and the like, and applied to the overcurrent detection circuit 36. When the current state is determined, an alarm signal is applied to the latch circuit 37 for latching, and the output signal of the latch circuit 37 is applied to the pulse width control circuits 35 and 45 as a stop signal. Thereby, the pulse width control circuits 35, 45
Keeps the switching elements 32 and 42 in the off state.

このような給電回路を再起動する時には、ラッチ回路
37にリセット信号を加えて停止信号をリセットし、パル
ス幅制御回路35,45の動作を再開させることになる。
When restarting such a power supply circuit, the latch circuit
The reset signal is added to 37 to reset the stop signal, and the operations of the pulse width control circuits 35 and 45 are restarted.

パルス幅制御回路35,45は、例えば、第4図に示す構
成を有し、51は発振器、52,53は比較器、54,55は誤差増
幅器、56はフリップフロップ、57はオア回路、58,59は
ノア回路、60はインバータ、61,62はアンド回路63,64は
出力トランジスタ、RTは抵抗Rを接続する端子、CTはコ
ンデンサCを接続する端子、DTはデッドタイム制御端
子、+IN,−INは整流平滑出力電圧或いはそれを分圧し
た電圧を加える入力端子、FBはフィードバック端子、OC
は出力制御端子、C1,C2,E1,E2は出力端子である。
The pulse width control circuits 35 and 45 have, for example, the configuration shown in FIG. 4, where 51 is an oscillator, 52 and 53 are comparators, 54 and 55 are error amplifiers, 56 is a flip-flop, 57 is an OR circuit, 58 , 59 are NOR circuits, 60 is an inverter, 61 and 62 are AND circuits 63 and 64, output transistors, RT is a terminal connecting a resistor R, CT is a terminal connecting a capacitor C, DT is a dead time control terminal, + IN, -IN is a rectified smoothed output voltage or an input terminal to which a divided voltage is applied, FB is a feedback terminal, OC
Is an output control terminal, and C1, C2, E1, and E2 are output terminals.

このパルス幅制御回路は、2石式のスイッチングレギ
ュレータにも適用できる構成を有するものであり、発振
器51は、コンデンサCを定電流充電し、このコンデンサ
Cの端子電圧が設定値となると、急速放電させることに
より、鋸歯状波信号を発生するものであり、抵抗R〔K
Ω〕とコンデンサC〔μF〕とにより、発振周波数f
は、 f≒1.2/(R.C) 〔KHz〕 となる。比較器53は、鋸歯状波信号と、誤差増幅器54,5
5の出力信号とを比較し、比較出力信号をオア回路57,ノ
ア回路58,59を介して出力トランジスタ63,64のオン期間
を制御し、この出力トランジスタ63,64の出力信号によ
り、第3図に於けるスイッチング素子32,42がオン期間
が制御される。
This pulse width control circuit has a configuration applicable to a two-switching type switching regulator. The oscillator 51 charges the capacitor C with a constant current, and when the terminal voltage of the capacitor C reaches a set value, a rapid discharge occurs. In this way, a sawtooth signal is generated, and the resistance R [K
Ω] and the capacitor C [μF], the oscillation frequency f
Is f ≒ 1.2 / (RC) [KHz]. The comparator 53 has a sawtooth signal and error amplifiers 54, 5
The output signals of the output transistors 63 and 64 are controlled via the OR circuit 57 and the NOR circuits 58 and 59 to control the ON period of the output transistors 63 and 64. The ON periods of the switching elements 32 and 42 in the figure are controlled.

なお、デッドタイム制御端子DTを無バイアス状態とし
ても、バイアス電圧が比較器52に加えられ、デューティ
100%とはならないように構成されている。又出力制御
端子OCを“0"とすると、アンド回路61,62の出力信号は
“0"となり、出力トランジスタ63,64は同時にオン又は
オフとなり、出力制御端子OCを“1"とすると、アンド回
路61,62が開かれるから、フリップフロップ56の反転動
作に対応して、出力トランジスタ63,64は逆相動作を行
うことになる。
Note that even when the dead time control terminal DT is in the no-bias state, the bias voltage is applied to the comparator 52, and the duty
It is configured not to be 100%. When the output control terminal OC is set to “0”, the output signals of the AND circuits 61 and 62 are set to “0”, the output transistors 63 and 64 are simultaneously turned on or off, and when the output control terminal OC is set to “1”, the AND Since the circuits 61 and 62 are opened, the output transistors 63 and 64 perform the opposite-phase operation in response to the inversion operation of the flip-flop 56.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前述のように、複数のスイッチングレギュレータを用
いて電子機器に各種の電圧値の安定化直流電圧を供給す
る場合に、過電流を検出した場合、総てのスイッチング
レギュレータの動作を停止するものであり、又過電流状
態が解除された時には手動でラッチ回路37をリセットす
る必要があり、操作性に問題があった。
As described above, when a plurality of switching regulators are used to supply a stabilized DC voltage of various voltage values to an electronic device, when an overcurrent is detected, the operation of all switching regulators is stopped. Further, when the overcurrent state is released, the latch circuit 37 must be manually reset, and there is a problem in operability.

本発明は、過電流状態となった時に、完全に停止させ
ることなく、供給電流を制限することにより、過電流状
態が解除された時に、自動的に正常状態に復旧させるこ
とを目的とするものである。
An object of the present invention is to automatically restore a normal state when the overcurrent state is released by limiting the supply current without completely stopping when the overcurrent state occurs. It is.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の過電流保護回路は、パルス幅制御回路のデッ
ドタイム制御端子を利用して過電流保護を行うものであ
り、第1図を参照して説明する。
The overcurrent protection circuit of the present invention performs overcurrent protection using the dead time control terminal of the pulse width control circuit, and will be described with reference to FIG.

トランス1の一次巻線に接続したトランジスタ等のス
イッチング素子2と、トランス1の任意数の二次巻線に
接続した整流平滑回路3と、この整流平滑回路3の出力
電流を検出する電流検出部4と、スイッチング素子2の
オン幅を制御するパルス幅制御回路5とをそれぞれ備え
た複数のスイッチングレギュレータの過電流保護回路に
於いて、複数のスイッチングレギュレータ対応のパルス
幅制御回路5のデッドタイム制御端子6に共通に比較回
路7を接続し、この比較回路7の一方の端子に設定基準
電圧を印加し、他方の端子に各整流平滑回路3対応の電
流検出部4の検出信号をワイヤードオア接続して入力
し、設定基準電圧より検出信号が大きい時に過電流状態
と判定して、デッドタイムが長くなるような電圧をデッ
ドタイム制御端子6に印加する構成とした。
A switching element 2 such as a transistor connected to a primary winding of a transformer 1; a rectifying / smoothing circuit 3 connected to an arbitrary number of secondary windings of the transformer 1; and a current detecting unit for detecting an output current of the rectifying / smoothing circuit 3 4 and a pulse width control circuit 5 for controlling the ON width of the switching element 2, the dead time control of the pulse width control circuit 5 corresponding to the plurality of switching regulators in the overcurrent protection circuit of the plurality of switching regulators A comparison circuit 7 is commonly connected to the terminal 6, a set reference voltage is applied to one terminal of the comparison circuit 7, and a detection signal of the current detection unit 4 corresponding to each rectifying / smoothing circuit 3 is wired-OR connected to the other terminal. When the detection signal is larger than the set reference voltage, it is determined that an overcurrent state has occurred, and a voltage that increases the dead time is supplied to the dead time control terminal 6. It was configured to be pressurized.

〔作用〕[Action]

電流検出部4による検出信号は、ワイヤードオア接続
されて比較回路7の他方の端子に入力されるから、最も
大きい値の検出信号が比較回路7に入力されることにな
る。即ち、各種の定格出力電流に対応して正規化された
検出信号の中の最大の検出信号が比較回路7に入力さ
れ、設定基準電圧と比較される。この設定基準電圧より
検出信号が大きい時に過電流が負荷に供給されたと判定
し、パルス幅制御回路5のデッドタイム制御端子6に制
御電圧を加えて、総てのスイッチングレギュレータのパ
ルス幅制御回路5に於けるデットタイムを長くする。そ
れによって、出力が制限されることになり、過電流を抑
制することができる。
Since the detection signal from the current detection unit 4 is wired-OR connected and input to the other terminal of the comparison circuit 7, the detection signal having the largest value is input to the comparison circuit 7. That is, the maximum detection signal among the detection signals normalized corresponding to various rated output currents is input to the comparison circuit 7 and compared with the set reference voltage. When the detection signal is larger than the set reference voltage, it is determined that an overcurrent has been supplied to the load, and a control voltage is applied to the dead time control terminal 6 of the pulse width control circuit 5 so that the pulse width control circuits 5 of all the switching regulators are controlled. Prolong the dead time at As a result, the output is limited, and overcurrent can be suppressed.

又過電流状態が解除されると、比較回路7からデッド
タイム制御端子に加えられている電圧が零となるから、
自動的に元の制御状態を戻ることになる。
When the overcurrent state is released, the voltage applied from the comparison circuit 7 to the dead time control terminal becomes zero.
It will automatically return to the original control state.

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第2図は本発明の実施例の要部回路図であり、10,20
はスイッチングレギュレータ、11,21はトランス、12,22
は電界効果トランジスタやバイポーラトランジスタ等の
スイッチング素子、13a,13b,23a,23bは整流平滑回路、1
4a,14b,24a,24bはカレントトランスや抵抗等による電流
検出部、15,25はパルス幅制御回路、DTはデッドタイム
制御端子、VIは電圧検出端子、16,26は駆動トランス、1
7は演算増幅器、D1〜D5はダイオード、R1〜R7は抵抗で
ある。
FIG. 2 is a main part circuit diagram of an embodiment of the present invention.
Is a switching regulator, 11, 21 is a transformer, 12, 22
Are switching elements such as field effect transistors and bipolar transistors, 13a, 13b, 23a and 23b are rectifying and smoothing circuits, 1
4a, 14b, 24a, 24b are current detectors using current transformers and resistors, etc., 15 and 25 are pulse width control circuits, DT is a dead time control terminal, VI is a voltage detection terminal, 16 and 26 are drive transformers, 1
7 is an operational amplifier, D1 to D5 are diodes, and R1 to R7 are resistors.

スイッチングレギュレータ10,20は多出力構成の場合
を示し、それぞれの直流出力電圧は負荷側の要求に応じ
て異なる値とする場合が一般的であるが、パルス幅制御
回路15,25は同一構成を有し、デッドタイム制御端子DT,
電圧検出端子VI等を備え、駆動トランス16,26を介して
スイッチング素子12,22のオン,オフを制御するもので
ある。又デッドタイム制御端子DTには、+Vの電圧が抵
抗R1,R2により分圧された設定電圧が印加され、最小デ
ッドタイムが設定される。
The switching regulators 10 and 20 show a case of a multi-output configuration.In general, the DC output voltages of the switching regulators 10 and 20 have different values according to the demands of the load side, but the pulse width control circuits 15 and 25 have the same configuration. Has a dead time control terminal DT,
It has a voltage detection terminal VI and the like, and controls on / off of the switching elements 12 and 22 via the drive transformers 16 and 26. A set voltage obtained by dividing the + V voltage by the resistors R1 and R2 is applied to the dead time control terminal DT, and the minimum dead time is set.

又整流平滑回路13a,13b,23a,23bは、それぞれ図示を
省略した整流用のダイオード,平滑用のコンデンサやイ
ンダクタンス等を備えており、それぞれの出力電流は電
流検出部14a,14b,24a,24bにより検出され、ダイオードD
1〜D4を介してワイヤードオア接続される。従って、最
大値の検出信号が、ダイオードを介して比較回路を構成
する演算増幅器17の+端子に入力される。
The rectifying / smoothing circuits 13a, 13b, 23a, and 23b each include a rectifying diode (not shown), a smoothing capacitor, an inductance, and the like. Is detected by the diode D
Wired or connected via 1 to D4. Therefore, the detection signal of the maximum value is input to the + terminal of the operational amplifier 17 forming the comparison circuit via the diode.

この場合、各電流検出部14a,14b,24a,24bの検出信号
は、整流平滑回路13a,13b,23a,23bからの定格出力電流
が同一の場合はそのままダイオードD1〜D4を介して演算
増幅器17の+端子に入力されるが、定格出力電流がそれ
ぞれ異なる場合は、正規化された後に、ダイオードD1〜
D4を介して演算増幅器17の+端子に入力されるものであ
り、例えば、整流平滑回路13a,23a,24bが同一の定格出
力電流で、整流平滑回路13bがそれらの2倍の定格出力
電流の場合、この整流平滑回路13b対応の電流検出部14b
の検出信号を、抵抗等により1/2の値とするものであ
る。
In this case, the detection signals of the current detectors 14a, 14b, 24a, 24b are directly output from the operational amplifiers 17 via the diodes D1 to D4 when the rated output currents from the rectifying and smoothing circuits 13a, 13b, 23a, 23b are the same. However, if the rated output currents are different from each other,
For example, the rectifying / smoothing circuits 13a, 23a, and 24b have the same rated output current, and the rectifying / smoothing circuit 13b has a rated output current that is twice the rated output current. In this case, the current detector 14b corresponding to the rectifying and smoothing circuit 13b
Is set to a half value by a resistor or the like.

又演算増幅器17の−端子には、+Vの電圧が抵抗R3,R
4により分圧され、設定基準電圧として加えられ、最大
値の検出信号と比較され、比較出力信号はダイオードD5
を介してパルス幅制御回路15,25のデッドタイム制御端
子DTに加えられる。
The -V terminal of the operational amplifier 17 is connected to the resistors R3, R
Divided by 4, added as a set reference voltage, compared with the maximum value detection signal, the comparison output signal is diode D5
To the dead time control terminal DT of the pulse width control circuits 15 and 25.

整流平滑回路13a,13b,23a,23bの何れか一つでも定格
出力電流以上の電流を供給する過電流状態となると、ダ
イオードD1〜D4を介して演算増幅器17の+端子に加えら
れる検出信号が、−端子に加えられている設定基準電圧
より大きくなり、演算増幅器17の正極性の出力信号がダ
イオードD5を介して、パルス幅制御回路15,25のデッド
タイム制御端子DTに加えられ、デッドタイムが長くなる
ように制御される。即ち、第4図に示すパルス幅制御回
路に於いて、デッドタイム制御端子DTに加える電圧を高
くすると、この電圧に対して発振器51による鋸歯状波信
号のレベルが高い期間が短くなり、誤差増幅器54,55の
出力に関係なくデッドタイムが長くなる。従って、スイ
ッチングレギュレータ10,20の各直流出力電流が制限さ
れることになり、過電流から負荷及びスイッチングレギ
ュレータ10,20を保護することができる。
When any one of the rectifying / smoothing circuits 13a, 13b, 23a, and 23b enters an overcurrent state in which a current exceeding the rated output current is supplied, a detection signal applied to the + terminal of the operational amplifier 17 via the diodes D1 to D4 is generated. , And the positive reference signal of the operational amplifier 17 is applied to the dead time control terminal DT of the pulse width control circuits 15 and 25 via the diode D5. Is controlled to be longer. That is, in the pulse width control circuit shown in FIG. 4, when the voltage applied to the dead time control terminal DT is increased, the period in which the level of the sawtooth wave signal by the oscillator 51 is high with respect to this voltage is shortened, and the error amplifier The dead time becomes longer regardless of the output of 54 and 55. Therefore, each DC output current of the switching regulators 10, 20 is limited, and the load and the switching regulators 10, 20 can be protected from overcurrent.

このような過電流状態が解除されると、演算増幅器17
の+端子に加えられる検出信号が、一端子に加えられて
いる設定基準電圧より小さくなるので、演算増幅器17の
出力信号の極性が反転し、ダイオードD5によりその出力
信号はデッドタイム制御端子DTに加えられなくなり、抵
抗R1,R2により予め設定された電圧のみがデッドタイム
制御端子DTに加えられ、正常の制御状態となる。
When such an overcurrent state is released, the operational amplifier 17
Since the detection signal applied to the + terminal is smaller than the set reference voltage applied to one terminal, the polarity of the output signal of the operational amplifier 17 is inverted, and the output signal is connected to the dead time control terminal DT by the diode D5. Then, only the voltage preset by the resistors R1 and R2 is applied to the dead time control terminal DT, and a normal control state is set.

前述の実施例は、2個のスイッチングレギュレータ1
0,20を用いた構成の場合を示すが、更に多数のスイッチ
ングレギュレータを用いた場合にも同様に構成すること
ができる。
The embodiment described above has two switching regulators 1
Although the case of a configuration using 0, 20 is shown, the same configuration can be applied when a larger number of switching regulators are used.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、複数のスイッチング
レギュレータ対応のパルス幅制御回路5のデッドタイム
制御端子6に共通に比較回路7を接続し、この比較回路
7の一方の端子に設定基準電圧を印加し、他方の端子
に、電流検出部4の検出信号をワイヤードオア接続して
入力し、検出信号が設定基準電圧より大きい時に過電流
状態と判定して、デッドタイム制御端子6に電圧を印加
し、デッドタイムを長くするもので、それにより、出力
電流が抑制されるから、過電流から負荷及びスイッチン
グレギュレータを保護することができる。又過電流状態
が解除されると、比較回路7からデッドタイム制御端子
6に電圧が加えられなくなるので、正常の制御状態に戻
ることなる。即ち、負荷異常状態が復旧すると共に、自
動的に正常給電状態に戻ることができる利点がある。
As described above, according to the present invention, the comparison circuit 7 is commonly connected to the dead time control terminals 6 of the pulse width control circuits 5 corresponding to a plurality of switching regulators, and the set reference voltage is applied to one terminal of the comparison circuit 7. The detection signal of the current detection unit 4 is input to the other terminal by wired-OR connection, and when the detection signal is larger than the set reference voltage, it is determined that an overcurrent state has occurred, and the voltage is applied to the dead time control terminal 6. However, since the dead time is lengthened and the output current is suppressed, the load and the switching regulator can be protected from overcurrent. When the overcurrent state is released, no voltage is applied to the dead time control terminal 6 from the comparison circuit 7, so that the control state returns to the normal state. That is, there is an advantage that the normal power supply state can be automatically returned to at the same time when the abnormal load state is restored.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理説明図、第2図は本発明の実施例
の要部回路図、第3図は従来例の要部ブロック図、第4
図はパルス幅制御回路のブロック図である。 1はトランス、2はスイッチング素子、3は整流平滑回
路、4は電流検出部、5はパルス幅制御回路、6はデッ
ドタイム制御端子、7は比較回路である。
FIG. 1 is a diagram illustrating the principle of the present invention, FIG. 2 is a circuit diagram of a main part of an embodiment of the present invention, FIG.
The figure is a block diagram of the pulse width control circuit. 1 is a transformer, 2 is a switching element, 3 is a rectifying and smoothing circuit, 4 is a current detector, 5 is a pulse width control circuit, 6 is a dead time control terminal, and 7 is a comparison circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】トランス(1)の一次巻線に接続したスイ
ッチング素子(2)と、該トランス(1)の任意数の二
次巻線に接続した整流平滑回路(3)と、該整流平滑回
路(3)の出力電流を検出する電流検出部(4)と、前
記スイッチング素子(2)のオン幅を制御するパルス幅
制御回路(5)とを、それぞれ備えた複数のスイッチン
グレギュレータの過電流保護回路に於いて、 前記複数のスイッチングレギュレータ対応の前記パルス
幅制御回路(5)のデッドタイム制御端子(6)に共通
に比較回路(7)を接続し、該比較回路(7)の一方の
端子に設定基準電圧を印加し、他方の端子に前記各整流
平滑回路(3)対応の前記電流検出部(4)の検出信号
をワイヤードオア接続して入力し、前記設定基準電圧よ
り前記検出信号が大きい時に過電流状態と判定して、デ
ットタイムが長くなるような電圧を前記デットタイム制
御端子(6)に印加する構成とした ことを特徴とする過電流保護回路。
1. A switching element (2) connected to a primary winding of a transformer (1); a rectifying and smoothing circuit (3) connected to an arbitrary number of secondary windings of the transformer (1); Overcurrent of a plurality of switching regulators each including a current detection unit (4) for detecting an output current of a circuit (3) and a pulse width control circuit (5) for controlling an ON width of the switching element (2). In the protection circuit, a comparison circuit (7) is commonly connected to a dead time control terminal (6) of the pulse width control circuit (5) corresponding to the plurality of switching regulators, and one of the comparison circuits (7) is connected. A set reference voltage is applied to a terminal, and a detection signal of the current detection unit (4) corresponding to each of the rectification / smoothing circuits (3) is input to the other terminal by wire-OR connection, and the detection signal is obtained from the set reference voltage. Is big An overcurrent protection circuit, characterized in that it is determined that an overcurrent state has occurred, and a voltage that increases the dead time is applied to the dead time control terminal (6).
JP6806390A 1990-03-20 1990-03-20 Overcurrent protection circuit Expired - Fee Related JP2797210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6806390A JP2797210B2 (en) 1990-03-20 1990-03-20 Overcurrent protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6806390A JP2797210B2 (en) 1990-03-20 1990-03-20 Overcurrent protection circuit

Publications (2)

Publication Number Publication Date
JPH03270673A JPH03270673A (en) 1991-12-02
JP2797210B2 true JP2797210B2 (en) 1998-09-17

Family

ID=13362952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6806390A Expired - Fee Related JP2797210B2 (en) 1990-03-20 1990-03-20 Overcurrent protection circuit

Country Status (1)

Country Link
JP (1) JP2797210B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5895165B2 (en) * 2011-11-22 2016-03-30 パナソニックIpマネジメント株式会社 Power converter

Also Published As

Publication number Publication date
JPH03270673A (en) 1991-12-02

Similar Documents

Publication Publication Date Title
US4685020A (en) Shutdown circuit for blocking oscillator power supply
US6449180B1 (en) World wide power supply apparatus that includes a relay switch voltage doubling circuit
JP2797210B2 (en) Overcurrent protection circuit
US4755923A (en) Regulated high-voltage power supply
JPH06276734A (en) Overcurrent protective circuit
JP3134913B2 (en) Switching device
JPS59201687A (en) Switching regulator
JPH08163866A (en) Switching power supply
JP2504673Y2 (en) Uninterruptible power system
JP3011984U (en) Power protection circuit
JPH0445434Y2 (en)
JP3198347B2 (en) Overcurrent protection circuit
JPH0646235Y2 (en) Transistor inverter
JPS609857Y2 (en) power supply
JPH0333015Y2 (en)
KR920005722Y1 (en) Automatic cut off circuit
JP2572194Y2 (en) Power circuit
JPS6223271Y2 (en)
JP3177979B2 (en) Startup circuit for series operation of 3-terminal regulator
JPH0297279A (en) Lighting device
JPH10136644A (en) Switching power circuit
JPH1042552A (en) Switching power supply circuit
JPH03289353A (en) Switching power supply
JPS5956871A (en) Overload protecting system for multioutput power source
JPH0360325A (en) Protective circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees