JP2797104B2 - Method for manufacturing semiconductor crystal layer - Google Patents

Method for manufacturing semiconductor crystal layer

Info

Publication number
JP2797104B2
JP2797104B2 JP63264197A JP26419788A JP2797104B2 JP 2797104 B2 JP2797104 B2 JP 2797104B2 JP 63264197 A JP63264197 A JP 63264197A JP 26419788 A JP26419788 A JP 26419788A JP 2797104 B2 JP2797104 B2 JP 2797104B2
Authority
JP
Japan
Prior art keywords
layer
film
growth
semiconductor layer
spe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63264197A
Other languages
Japanese (ja)
Other versions
JPH02112227A (en
Inventor
正國 鈴木
美嗣 荻浦
安広 木津
恵一 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63264197A priority Critical patent/JP2797104B2/en
Publication of JPH02112227A publication Critical patent/JPH02112227A/en
Application granted granted Critical
Publication of JP2797104B2 publication Critical patent/JP2797104B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体結晶層の製造方法に関し、さらに詳
しくは、SOI(Semiconductor on Insulator)技術と呼
ばれるものの中で絶縁体層上に固相エピタキシャル成長
により単結晶半導体層を形成する半導体結晶層の製造方
法に関するものである。なお、上記のSOIは現在では狭
義に使われる場合はSilicon on Insulatorの頭文字で命
名されている。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor crystal layer. More specifically, the present invention relates to a method called SOI (Semiconductor on Insulator) technology, which is performed by solid phase epitaxial growth on an insulator layer. The present invention relates to a method for manufacturing a semiconductor crystal layer for forming a single crystal semiconductor layer. The above SOI is now acronym for Silicon on Insulator when used in a narrow sense.

[従来の技術] 半導体集積回路の高性能化を目指して現在多くの研究
が進められているが、素材の面からは化合物半導体や絶
縁体膜上半導体層すなわSOI(Silicon on Insulator)
などが研究されている。
[Prior art] Many studies are currently being conducted with the aim of improving the performance of semiconductor integrated circuits. However, in terms of materials, compound semiconductors and semiconductor layers on insulator films, that is, SOI (Silicon on Insulator)
Are being studied.

特に、後者(SOI)では、現在のシリコンテクノロジ
ーにおける集積回路製造プロセスを殆どそのまま活用で
きること、更に素子分離が容易であること、寄生容量が
少ないことなどから、高集積で高速の集積回路を実現す
ることができる。また、SOIは3次元集積回路の制作に
は欠くことのできない構造であり、次世代集積回路の有
力な候補と考えられている。しかも、固相エピタキシャ
ル成長によるSOIはシリコンをその融点以上に加熱する
必要がないので、製造温度が低く、且つ省エネルギー的
であり、高温プロセスをできるだけ避けたい3次元集積
回路の制作や大面積液晶ディスプレイの駆動回路の実現
のためには不可欠のものである。
In particular, the latter (SOI) realizes a highly integrated and high-speed integrated circuit because the integrated circuit manufacturing process in the current silicon technology can be utilized almost as it is, the element isolation is easy, and the parasitic capacitance is small. be able to. SOI is an indispensable structure for the production of three-dimensional integrated circuits, and is considered to be a promising candidate for next-generation integrated circuits. In addition, SOI by solid-phase epitaxial growth does not require silicon to be heated to its melting point or higher, so the manufacturing temperature is low and energy saving. This is indispensable for realizing the drive circuit.

以上のほか、SOIは上記のような素子分離の容易さな
どを利用して、高耐圧デバイスや耐放射線デバイスへの
応用が期待されている。またSOIの半導体層が大面積で
達成されれば、液晶テレビなどの表示デバイス用アクテ
ィブマトリックスの形成やファクシミリライセンサ信号
処理装置などに好適な素材とされている。したがって、
近年とくに固相エピタキシャル成長によるSOIの研究の
成果が強く期待されている。
In addition to the above, SOI is expected to be applied to a high breakdown voltage device and a radiation-resistant device by utilizing the above-described ease of element isolation. In addition, if the SOI semiconductor layer is achieved in a large area, it is a material suitable for forming an active matrix for a display device such as a liquid crystal television, a facsimile licensing signal processing device, and the like. Therefore,
In particular, the results of research on SOI by solid phase epitaxial growth have been strongly expected in recent years.

固相エピタキシャル成長(以下SPE成長と略す、Solid
Phase Epitaxial Growの頭文字をとった略称)は、絶
縁体層(SiO2膜)上の例えば非晶質シリコン(以下a−
Siと略す)を単結晶化する場合においてSiの融点(1415
℃)よりはるかに低い温度(800℃以下)で結晶成長が
実施できるし、これを利用して大面積の単結晶シリコン
(以下c−Siと略す)膜が成長できる可能性をもつとい
う利点がある。しかし、その反面よく行われているレー
ザビームや電子ビーム照射によるシーディング溶融再結
晶化法に比べて成長速度がおそく、その上単結晶(c−
Si)の品質が多少劣るという欠点も指摘されて、この欠
点の改善が開発上の決め手となっている。
Solid phase epitaxial growth (hereinafter abbreviated as SPE growth, Solid
Phase Epitaxial Grow is an abbreviation for abbreviations), for example, amorphous silicon (hereinafter a-type) on an insulator layer (SiO 2 film).
When single crystallizing Si, the melting point of Si (1415
Crystal growth can be performed at a temperature (800 ° C. or less) much lower than (° C.), and there is an advantage that a large area single crystal silicon (hereinafter abbreviated as c-Si) film can be grown using this. is there. However, on the other hand, the growth rate is lower than that of the well-known seeding melting and recrystallization method using laser beam or electron beam irradiation, and furthermore, the single crystal (c−
The disadvantage that Si) quality is somewhat inferior is pointed out, and improvement of this defect is a decisive factor in development.

SPE成長法によって大面積のc−Siを得ようとする場
合、妨げになるのは多結晶化である。すなわち、シリコ
ン酸化膜(SiO2)などの絶縁体層の上にa−Siの薄膜を
形成し、このa−Siを加熱してアニールすると、a−Si
に隣接している単結晶の種付け部から次第にc−Si相が
SPE成長して行くが、一方でa−Si中には微細な結晶核
が発生し、この結晶核が成長して行く。そして、この結
晶核の結晶方位はランダムであるために多結晶となり、
このランダムな核生成が原因となって大きな横方向SPE
成長距離を得ることができなかった。
When trying to obtain large-area c-Si by the SPE growth method, the hindrance is polycrystallization. That is, a thin film of a-Si is formed on an insulator layer such as a silicon oxide film (SiO 2 ), and when this a-Si is heated and annealed, the a-Si
C-Si phase gradually from the seeding part of the single crystal adjacent to
While SPE grows, fine crystal nuclei are generated in a-Si, and these crystal nuclei grow. And since the crystal orientation of this crystal nucleus is random, it becomes polycrystalline,
Large lateral SPE due to this random nucleation
The growth distance could not be obtained.

すなわち、従来の均一加熱を行う単純な炉アニール法
によるSPE成長法では横方向SPE成長距離は100μmを越
える例はなく、このことは本発明者らの予備実験の結果
とも一致した結論であり、お世辞にも大面積化が可能で
あるとはいえない状況である。高品質で、かつ飛躍的な
大面積のc−Si薄膜を絶縁体層上に形成するためのSPE
成長法の技術的開発が要望される所以である。
That is, in the conventional SPE growth method using a simple furnace annealing method for performing uniform heating, the lateral SPE growth distance has no example exceeding 100 μm, which is a conclusion consistent with the results of preliminary experiments by the present inventors. It is not possible to say that it is possible to increase the area even with compliments. SPE for forming high quality and dramatic large area c-Si thin film on insulator layer
That is why technical development of the growth method is desired.

そこで、本発明者達は、SOI技術によって高品質で大
面積のc−Si薄膜を得るために、a−Siの結晶化過程に
関する基礎研究を続けてきた。その結果、上記のような
ランダムな核生成はa−Siが加熱されると即時に起こる
のではなく、核を中心として結晶化が起こるまでにイン
ダクションタイム(潜伏時間)とでも言うような時間的
遅れが存在するという知見を得た。そして、この知見か
ら上記インダクションタイムに着目して手懸りを得て、
上記のようなランダムな核成長による多結晶化を抑える
アニール法によって大面積の単結晶半導体層をSPE成長
させる方法を開発した。
Therefore, the present inventors have continued basic research on the crystallization process of a-Si in order to obtain a high-quality, large-area c-Si thin film by SOI technology. As a result, the random nucleation as described above does not occur immediately when the a-Si is heated, but occurs in a time period such as an induction time (crystallization time) until crystallization occurs around the nucleus. We have learned that there is a delay. Then, from this knowledge, we focused on the induction time and gained insight,
We have developed a method for SPE growth of large-area single-crystal semiconductor layers by the annealing method that suppresses polycrystallization due to random nucleus growth as described above.

この研究の結果にもとづいて、本出願人の1部はさき
に特願昭63−66848号として「半導体結晶層の製造方
法」に関する発明(以下これを先の発明という)の特許
出願を行った。本願発明は基本的にこの発明をベースと
しており、絶縁体層の上に非晶質半導体層を形成し、こ
の非晶質半導体層を急峻な立ち上がり温度勾配を有する
温度条件下でアニールし且つこのアニール領域を相対的
に移動させることにより、絶縁体層の上に単結晶半導体
層をSPE成長させることを特徴としている。
Based on the results of this research, a part of the present applicant has previously filed a patent application for an invention relating to "a method for manufacturing a semiconductor crystal layer" as Japanese Patent Application No. 63-66848 (hereinafter referred to as the prior invention). . The present invention is basically based on the present invention. An amorphous semiconductor layer is formed on an insulator layer, and the amorphous semiconductor layer is annealed under a temperature condition having a steep rising temperature gradient. It is characterized in that a single-crystal semiconductor layer is grown on the insulator layer by SPE by relatively moving the annealing region.

上記の急峻な温度勾配をκとすると、κは次式を満足
するような温度条件を設定してアニールを行うものであ
る。
Assuming that the above-mentioned steep temperature gradient is κ, κ sets annealing conditions to satisfy the following equation and performs annealing.

ここに、Tiは初期温度、Tepは固相エピタキシャル設
定温度、Eaはインダクションタイムの活性化エネルギ
ー、kはボルツマン定数、Tは温度、Vは非晶質半導体
層の移動速度、τは定数であって無限大温度における
結晶核発生までのインダクションタイムである。
Here, T i is the initial temperature, T ep is the solid phase epitaxial set temperature, E a is the activation energy of the induction time, k is the Boltzmann constant, T is the temperature, V is the moving speed of the amorphous semiconductor layer, τ o Is a constant and is an induction time until the generation of a crystal nucleus at an infinite temperature.

また、絶縁体層上または非晶質半導体層上の一部にシ
ーディング用の金属層を設け、互いに隣接する金属層と
非晶質半導体層との間で形成される共晶領域から短結晶
半導体層をSPE成長させるようにするものである。
Further, a metal layer for seeding is provided on the insulator layer or a part of the amorphous semiconductor layer, and a short crystal is formed from a eutectic region formed between the adjacent metal layer and the amorphous semiconductor layer. The semiconductor layer is grown by SPE.

ここで以下により具体的に敷行して説明する。このア
ニール法はラテラルアニール法と呼ばれるもので、前述
のインダクションタイム(tdとして先の発明で使用した
もの)と結晶成長速度とのかねあいを利用してa−Siを
横方向に単結晶化させる改良形のSPE成長法すなわちLSP
E成長法である。
Here, a more detailed description will be given below. This annealing method is called a lateral annealing method, and a-Si is monocrystallized in the lateral direction by utilizing the balance between the above-mentioned induction time (used as t d in the above invention) and the crystal growth rate. Improved SPE growth method, LSP.
E growth method.

第7図(a),(b)はラテラルアニールの原理を示
す模式説明図である。図において、説明をしやすくする
ために、SOI用材料13の模式図を示す第7図(b)の上
部にSOI用材料13の横方向の距離に対応する温度分布曲
線を第7図(a)として図示している。
FIGS. 7A and 7B are schematic explanatory views showing the principle of lateral annealing. In FIG. 7, for ease of explanation, a temperature distribution curve corresponding to the lateral distance of the SOI material 13 is shown in the upper part of FIG. ).

第7図(b)において、SOI用材料13は石英ガラス基
板1上にa−Si膜2を形成し、石英ガラス基板1の右端
にAu(金)を蒸着して形成されたAu−Si共晶層4aを形成
して作成したものを用いている。SOI用材料13がその支
持を兼ねて冷却用ステージとして用いられている銅ブロ
ック製の冷却ステージ6に設置された場合、冷却ステー
ジ6は温度Tiの初期温度であるとする。
In FIG. 7 (b), the SOI material 13 is formed by forming an a-Si film 2 on a quartz glass substrate 1 and depositing Au (gold) on the right end of the quartz glass substrate 1 to form an Au-Si film. The one formed by forming the crystal layer 4a is used. If SOI material 13 is installed in the cooling stage 6 made of copper blocks which are used as cooling stage also serves as the support, and the cooling stage 6 is the initial temperature of the temperature T i.

この場合、冷却ステージ6の端の近傍でSOI用材料13
の温度が実行的にTiの位置からLの距離の所をSPE成長
の設定温度Tep(第7図(b)参照)に保つため、なん
らかの方法で線状(又は点状)に加熱する。実際には図
示しない線状ランプなどから集光された加熱光線24で、
加熱線部37を照射し温度T2に加熱する。この状態ではSO
I用材料13は第7図(a)に示した曲線のようにある程
度急峻な温度勾配をもつと考えることができる。
In this case, the SOI material 13 near the end of the cooling stage 6 is used.
Heating the at the position of the temperature of the run to T i of the distance L to keep the set temperature T ep of SPE growth (Figure 7 (b) refer), linearized with some way (or point-like) . Actually, the heating light beam 24 collected from a linear lamp (not shown),
Irradiating the heated line part 37 is heated to a temperature T 2. In this state, SO
The material 13 for I can be considered to have a somewhat steep temperature gradient as shown by the curve shown in FIG. 7 (a).

このような系において、結晶成長端38が設定温度Tep
にあり、それ以後もその状態を保つためにはSOI用材料1
3を設定温度Tepでの結晶成長速度vspe=Vで動かせばよ
いことになる。すなわち、設定温度TepでのSPE速度がv
speであればSOI用材料13を速度Vで右方に移動させる
と、SOI用材料13のある点が、初期温度Tiから設定温度T
epに達するまでの時間はt=L/Vである。この時間t内
にa−Si膜2がランダムな核生成を起さなければ、多結
晶化に妨げられることなくSPE成長によってa−Si膜2
を単結晶化してc−Si膜3を形成できることになる。す
なわち、SOI用材料13が温度勾配中を通過する際の実効
的なインダクションタイムがt=L/Vより小さいことが
必要であり、この条件を表現したのが(1)式である。
以上がラテラルアニールの原理である。
In such a system, the crystal growth end 38 reaches the set temperature T ep
In order to maintain the state after that, material for SOI 1
3 can be moved at the crystal growth rate v spe = V at the set temperature T ep . That is, the SPE speed at the set temperature T ep is v
In the case of spe , when the SOI material 13 is moved rightward at the speed V, a point of the SOI material 13 is changed from the initial temperature Ti to the set temperature T.
The time to reach ep is t = L / V. If the a-Si film 2 does not generate random nucleation within this time t, the a-Si film 2 is grown by SPE without being hindered by polycrystallization.
Can be single-crystallized to form the c-Si film 3. That is, it is necessary that the effective induction time when the SOI material 13 passes through the temperature gradient is smaller than t = L / V, and this condition is expressed by Expression (1).
The above is the principle of lateral annealing.

つまりこの原理は、電気炉アニールなどの均一加熱に
よってa−Siを単純にアニールするとランダムな核生成
によって微結晶化してしまうので、試料に温度勾配を与
えて核生成を防ぎ、SPE成長させてしまおうというもの
である。
In other words, this principle is based on simple annealing of a-Si by uniform heating such as electric furnace annealing, which results in microcrystallization due to random nucleation.Therefore, a temperature gradient is applied to the sample to prevent nucleation and SPE growth. That's what I mean.

先の発明では、このラテラルアニールの原理にもとづ
いて実際にラテラルアニール炉を開発し、このラテラル
アニール装置を用いて、絶縁体層上のa−Siを横方向SP
E成長させる方法により比較的大面積のc−Si層を形成
することができている。
In the above invention, a lateral annealing furnace was actually developed based on the principle of the lateral annealing, and a-Si on the insulator layer was transferred in the lateral direction SP using the lateral annealing apparatus.
A relatively large area c-Si layer can be formed by the E growth method.

[発明が解決しようとする課題] 上記の先の発明に示されているこれまでのSPE成長に
よる半導体結晶層の製造方法においては、絶縁体層上に
形成された半導体結晶層は横方向のSPE成長距離は約2mm
であり、この大きさは従来の均一アニール法による44〜
100μmという値に比べれば約2桁大きな値であり、画
期的な技術向上を示すものであった。しかし約2mmとい
う値はSPE成長によるSOI構造をデバイスに実用化するに
は程遠いものであり、より一層の大面積化が要望されて
いる。しかし、先の出願に示されているように、ラテラ
ルアニール炉の温度制御などの改良によりcmのオーダま
で伸ばし得ると予想されていたが、その後の研究の結果
でも、この方法のままでは最良の場合においても約4mm
程度の結晶層(この層が黄色の透明領域として観察され
ている)が得られているにすぎない。また、このサイズ
の結晶層が得られる場合でもその再現性に乏しいという
問題があった。したがって、今後はとくにこの再現性の
問題を解消することが、単結晶又は大粒界系の結晶膜を
有するc−SiのSPE成長につながる課題となっている。
[Problems to be Solved by the Invention] In the above-described method of manufacturing a semiconductor crystal layer by SPE growth shown in the above invention, the semiconductor crystal layer formed on the insulator layer has a lateral SPE. Growth distance is about 2mm
The size is 44 to 44 by the conventional uniform annealing method.
The value is about two orders of magnitude larger than the value of 100 μm, indicating a dramatic technical improvement. However, the value of about 2 mm is far from the practical use of a SOI structure formed by SPE growth in a device, and a further increase in area is required. However, as shown in the earlier application, it was expected that improvements could be made to the order of cm by improving the temperature control of the lateral annealing furnace, etc. About 4mm
Only a modest degree of crystalline layer (this layer is observed as a yellow transparent area) is obtained. Further, even when a crystal layer of this size is obtained, there is a problem that its reproducibility is poor. Therefore, in the future, solving the problem of reproducibility in particular will be an issue leading to SPE growth of c-Si having a single crystal or large grain boundary crystal film.

この発明は上記の問題点を解消するためになされたも
ので、先の発明による製造方法に改良を加え大面積の単
結晶半導体層を再現性よくかつ安定した状態でSPE成長
させることのできる半導体結晶層の製造方法を提供する
ことを目的とするものである。
The present invention has been made in order to solve the above-mentioned problems, and is a semiconductor which can improve the manufacturing method according to the previous invention and grow a large-area single crystal semiconductor layer with good reproducibility and in a stable state by SPE. It is an object of the present invention to provide a method for manufacturing a crystal layer.

[課題を解決するための手段] この発明に係る半導体結晶層の製造方法は、絶縁体層
上に非晶質半導体層を形成し、この非晶質半導体層上の
一部にシーディング用の金属層を設けてこの金属層との
共晶領域を形成し、あるいはシーディング用に単結晶半
導体との接触部を設け、この上に不透明体からなる吸熱
膜を形成した絶縁体層上の非晶質半導体層を急峻な立ち
上り温度勾配を有する温度条件でアニールし、かつこの
アニール領域を相対的に所定の速度で一方向に移動させ
ることにより、この共晶領域あるいは接触部の半導体結
晶を種として単結晶半導体層を横方向にSPE成長させる
ものである。この場合、上記の急峻な温度勾配はSPE成
長方向(横方向)に対して直角方向に形成される線状又
は点状の幅の狭い加熱手段によるアニール領域と非晶質
半導体の冷却領域との間の領域に形成される。
[Means for Solving the Problems] According to a method for manufacturing a semiconductor crystal layer according to the present invention, an amorphous semiconductor layer is formed on an insulator layer, and a part of the amorphous semiconductor layer for seeding is formed. A metal layer is provided to form a eutectic region with this metal layer, or a contact portion with a single crystal semiconductor is provided for seeding, and a non-transmissive heat absorbing film formed of an opaque body is formed thereon. By annealing the crystalline semiconductor layer under a temperature condition having a steep rising temperature gradient and moving the annealing region relatively unidirectionally at a predetermined speed, the semiconductor crystal in the eutectic region or the contact portion is seeded. Is to grow a single crystal semiconductor layer in the lateral direction by SPE. In this case, the above-mentioned steep temperature gradient causes a linear or dotted narrow heating means formed in a direction perpendicular to the SPE growth direction (horizontal direction) to anneal with an amorphous semiconductor cooling region. It is formed in the region between.

[作用] この発明においては、急峻な立ち上がり温度勾配を有
する温度条件下で非晶質半導体層を移動させてアニール
し、単結晶半導体層をSPE成長させているので、非晶質
半導体層のある点がSPE成長設定温度に達するまでラン
ダムな核生成が起きないように設定することができる。
すなわち、急峻な立ち上がり温度勾配を有する温度条件
下で非晶質半導体層を移動させてアニールすることによ
り、ランダムな核生成のための実効的なインダクション
タイムよりも短い時間内に低温の初期温度からエピタキ
シャル設定温度まで一気に温度を上昇させることがで
き、このため非晶質半導体層にランダムな核生成が生じ
る前に、既に結晶化している領域からSPE成長によって
最も結晶化速度の速い結晶面が非晶質半導体層中に浸入
してくるので、多結晶層の生成を抑制して単結晶半導体
層を成長させることができるのである。
[Operation] In the present invention, the amorphous semiconductor layer is moved and annealed under the temperature condition having a steep rising temperature gradient, and the single-crystal semiconductor layer is grown by SPE. It can be set so that random nucleation does not occur until the point reaches the SPE growth set point.
In other words, by moving and annealing the amorphous semiconductor layer under a temperature condition having a steep rising temperature gradient, the initial temperature of the low temperature can be reduced within a time shorter than the effective induction time for random nucleation. The temperature can be raised at a stretch to the epitaxial setting temperature, and therefore, before random nucleation occurs in the amorphous semiconductor layer, the crystal plane with the highest crystallization speed is non-crystallized by SPE growth from the already crystallized region. Since it penetrates into the crystalline semiconductor layer, the formation of the polycrystalline layer can be suppressed and the single crystal semiconductor layer can be grown.

ここで、急峻な立ち上り温度勾配κは、温度変化を線
形近似した場合には、次式 (ここに、Lは初期温度Tiから固相エピタキシャル設定
温度Tepまで変化している領域の端から端までの距離で
ある。) で表されるものであり、これをSOI用材料の移動速度V
との関係で前記の(1)式を満足するように設定するこ
とにより、温度勾配中を通過する非晶質半導体層の実効
的なインダクションタイムよりも短い時間内で固相エピ
タキシャル設定温度に到達させることができる。したが
って、(1)式により必要な立ち上がり温度勾配の下限
を定量化することができる。
Here, the steep rising temperature gradient κ is expressed by the following equation when the temperature change is linearly approximated. (Where L is the distance from end to end of the region changing from the initial temperature T i to the solid-phase epitaxial set temperature T ep ). Speed V
Is set so as to satisfy the above equation (1), the solid phase epitaxial set temperature is reached within a time shorter than the effective induction time of the amorphous semiconductor layer passing through the temperature gradient. Can be done. Therefore, the lower limit of the required rising temperature gradient can be quantified by equation (1).

以上はこの発明の基本をなすものであり、先の発明に
おいても記載された通りである。これに加えてこの発明
においては、絶縁体膜上に単結晶化しようとする非晶質
半導体膜の上に不透明物体からなる吸熱膜をコーティン
グしたものをSOI用材料として用いているので、上記の
アニールにおいて加熱効率を向上させるのに役立つもの
である。すなわち、吸熱膜コーティングのない場合は一
旦非晶質半導体膜が結晶化されるとこの部分は前記のよ
うに透明膜となり、加熱光線がほとんど透過してしま
う。このため膜は、加熱されにくくなり実際には初期の
温度に達しなくなり設定温度Tepを得るためには不必要
な過熱を行っているという不都合が生じると考えられ
る。また、このような状態においてはSPE成長のプロセ
スは経時的にも放熱・吸熱が非平衡なものとなるため安
定したSPE成長が実行されにくくなると考えられる。し
たがって、この吸熱膜の存在は、上記のようなトラブル
を解消して、加熱効率を向上させるばかりでなく、SPE
成長時におけ温度分布の安定化に寄与するものである。
このことは製造条件上の重要な因子となる。
The above is the basis of the present invention and is as described in the previous invention. In addition to this, in the present invention, an amorphous semiconductor film to be monocrystallized on an insulator film coated with a heat absorbing film made of an opaque object is used as a material for SOI. This is useful for improving the heating efficiency in annealing. That is, when there is no endothermic film coating, once the amorphous semiconductor film is crystallized, this portion becomes a transparent film as described above, and the heating light beam is almost transmitted. For this reason, it is considered that the film is difficult to be heated, and does not actually reach the initial temperature, causing an inconvenience that unnecessary heating is performed in order to obtain the set temperature T ep . Further, in such a state, it is considered that the SPE growth process becomes non-equilibrium in heat dissipation and heat absorption even with the elapse of time, so that stable SPE growth is hardly performed. Therefore, the presence of this endothermic film not only solves the above-mentioned problems and improves the heating efficiency, but also improves the SPE.
It contributes to stabilization of the temperature distribution during growth.
This is an important factor in manufacturing conditions.

このほか、同一材料の単結晶半導体との接触部を設け
ることや絶縁体層の上にシーディング用の金属層を形成
することによって、種付け部となる共晶領域を形成して
安定したSPE成長を実現できる。
In addition, by providing a contact portion with a single-crystal semiconductor of the same material and by forming a seeding metal layer on the insulator layer, a eutectic region serving as a seeding portion is formed to achieve stable SPE growth. Can be realized.

[実施例] 以下、この発明の一実施例を添付図に基づき、SOI用
材料の作製、ラテラルアニール炉の構成及び製造手順と
結果について順次説明する。
[Example] Hereinafter, an example of the present invention will be sequentially described with reference to the accompanying drawings in terms of the production of SOI materials, the configuration of a lateral annealing furnace, the manufacturing procedure, and the results.

1) SOI用材料の作製 第1図はこの発明による半導体結晶層を形成しようと
するSOI用材料の一実施例を示す模式断面図である。図
において、13はSOI用材料を示し、まず、石英ガラス基
板1(絶縁体層)の表面にプラズマCVD法によってa−S
i膜2(非晶質半導体層)を形成する。つまり、a−Si
膜2はSPE成長によって結晶化されc−Si膜を形成する
材料層として形成されたものである。
1) Production of SOI Material FIG. 1 is a schematic sectional view showing one embodiment of an SOI material for forming a semiconductor crystal layer according to the present invention. In the figure, reference numeral 13 denotes an SOI material. First, a-S is formed on the surface of a quartz glass substrate 1 (insulator layer) by plasma CVD.
An i film 2 (amorphous semiconductor layer) is formed. That is, a-Si
The film 2 is formed as a material layer that is crystallized by SPE growth to form a c-Si film.

さらに、a−Si層2の一端のシーディング用の薄い金
(Au)膜4(金属層)が蒸着により設けられる。すなわ
ち、a−Si膜2と隣接して金属4を形成したものであ
り、この金膜4の形成により377℃という低い温度でa
−Siとの隣接領域にSi−Au共晶領域を形成することがで
きるものであり、Siの種結晶の存在を確実にすることが
できる。なお、この金属4の金属材料としては金(Au)
に限らず、例えばアルミニウム(Al)を用いてもよい。
Further, a thin gold (Au) film 4 (metal layer) for seeding at one end of the a-Si layer 2 is provided by vapor deposition. That is, the metal 4 is formed adjacent to the a-Si film 2, and the formation of the gold film 4 enables the formation of the metal 4 at a low temperature of 377 ° C.
A Si-Au eutectic region can be formed in a region adjacent to -Si, and the existence of a Si seed crystal can be ensured. The metal material of the metal 4 is gold (Au).
The present invention is not limited to this, and for example, aluminum (Al) may be used.

ついで、この金属4を設けたa−Si膜2の上に煤(不
透明性の物質すす)をほぼ均一に塗布し吸熱膜30を形成
し、SOI用材料13を作製した。この実施例では吸熱膜30
の材料として煤(すす)を用いたが、この材料は光又は
熱線を吸収する不透明性の物質であり、SPE処理後に生
成された結晶半導体層と分離除去が容易な吸熱物質であ
ればよく、煤に限定されるものではない。
Then, soot (opaque soot) was applied almost uniformly on the a-Si film 2 on which the metal 4 was provided to form a heat absorbing film 30, thereby producing a material 13 for SOI. In this embodiment, the heat absorbing film 30 is used.
Although soot was used as a material for the material, this material is an opaque material that absorbs light or heat rays, and may be any heat absorbing material that can be easily separated and removed from the crystalline semiconductor layer generated after the SPE process. It is not limited to soot.

2) ラテラルアニール炉の構造 第2図は、横方向固相エピタキシャル成長(以下LSPE
成長という)を行わせるためのラテラルアニール炉の模
式要部断面図である。このラテラルアニール炉5は、SO
I用材料13の冷却ステージ6、SOI用材料13の支持ステー
ジ7、SOI用材料13の微動送り装置8、スポット状局部
加熱装置9及び線状局部加熱装置10等からなっている。
また、第3図は第2図のラテラルアニール炉5、スポッ
ト状局部加熱装置9及び線状局部加熱装置10の部分の要
部模式説明図である。
2) Structure of lateral annealing furnace Fig. 2 shows lateral solid phase epitaxial growth (hereinafter referred to as LSPE).
FIG. 5 is a schematic cross-sectional view of a principal part of a lateral annealing furnace for performing growth). This lateral annealing furnace 5 has a SO
It comprises a cooling stage 6 for the I material 13, a support stage 7 for the SOI material 13, a fine movement feeder 8 for the SOI material 13, a spot-shaped local heating device 9, a linear local heating device 10, and the like.
FIG. 3 is a schematic illustration of the essential parts of the lateral annealing furnace 5, the spot-shaped local heating device 9 and the linear local heating device 10 shown in FIG.

上記の冷却ステージ6と支持ステージ7は、SOI用材
料13を水平に支持して滑らかに移動させるものであり、
いずれも熱伝導率の高い材質の板、例えば銅板などを用
い、その上面を平滑に仕上げている。また、冷却ステー
ジ6及び支持ステージ7は各々支柱11及び12によって水
平に支持されており、上面が同じ高さで面一となるよう
にして互いに先端部を近接して対向させられており、冷
却ステージ6及び支持ステージ7間にはほぼ全幅にわた
って小間隙14が形成されている。更に、冷却ステージ6
は内部ないし下面に水を循環させるための構造(図示せ
ず)を備えていて水冷方式で冷却されている。
The cooling stage 6 and the support stage 7 support the SOI material 13 horizontally and move it smoothly.
In each case, a plate made of a material having high thermal conductivity, for example, a copper plate or the like is used, and the upper surface thereof is finished smoothly. Further, the cooling stage 6 and the supporting stage 7 are horizontally supported by columns 11 and 12, respectively, and the front ends thereof are opposed to each other such that the upper surfaces are flush with each other at the same height. A small gap 14 is formed between the stage 6 and the support stage 7 over almost the entire width. Further, the cooling stage 6
Is provided with a structure (not shown) for circulating water inside or below, and is cooled by a water cooling method.

微動送り装置8は、SOI用材料13の後端を押してSOI用
材料13を移動させるためのプッシュロッド15とプッシュ
ロッド15を水平に且つ極く精密に一定速度で移動させる
ための送り装置本体16とからなっており、冷却ステージ
6側に設置されている。そして、冷却ステージ6及び支
持ステージ7の上に載置されたSOI用材料13は、微動送
り装置8によって冷却ステージ6から支持ステージ7側
へと所定速度Vで移動させられるようになっている。
The fine movement feeder 8 includes a push rod 15 for pushing the rear end of the SOI material 13 to move the SOI material 13 and a feeder body 16 for moving the push rod 15 horizontally and very precisely at a constant speed. And is provided on the cooling stage 6 side. The SOI material 13 placed on the cooling stage 6 and the supporting stage 7 is moved at a predetermined speed V from the cooling stage 6 to the supporting stage 7 by the fine movement feeding device 8.

スポット状局部加熱装置9は、冷却ステージ6及び支
持ステージ7の上方に配設されており、第3図に示すよ
うに、レーザ発振器17と集光用の光学系18とを備えてい
る。そして、第2図及び第3図に示すように、レーザ発
振器17から射出されたレーザ光19は光学系18で細く絞ら
れ、小間隙14の位置において冷却ステージ6及び支持ス
テージ7の上に載置されたSOI用材料13の上面のほぼ中
央に点状に焦点を結ぶように調整されている。ここで用
いたレーザ発振器17は、波長800nm,出力100mWの半導体
レーザである。実施例では、スポット状局部加熱装置9
として、半導体レーザを用いたが、この他のレーザでも
よく、またイオンビームや電子ビーム、あるいは光学系
によりランプの光を細く絞ったものを用いることも考え
られる。なお、このレーザ光19の位置はこの場合パワー
の関係から固定であって、SOI用材料13の幅方向には走
査させていないが大出力レーザを用いる場合には幅方向
に走査させることも考えられる。
The spot-shaped local heating device 9 is disposed above the cooling stage 6 and the support stage 7, and includes a laser oscillator 17 and an optical system 18 for condensing light, as shown in FIG. Then, as shown in FIGS. 2 and 3, the laser beam 19 emitted from the laser oscillator 17 is narrowed down by the optical system 18 and mounted on the cooling stage 6 and the support stage 7 at the position of the small gap 14. It is adjusted so as to focus on a point at approximately the center of the upper surface of the placed SOI material 13. The laser oscillator 17 used here is a semiconductor laser having a wavelength of 800 nm and an output of 100 mW. In the embodiment, the spot-shaped local heating device 9 is used.
Although a semiconductor laser is used as the above, other lasers may be used, or an ion beam, an electron beam, or a laser whose light from a lamp is narrowed down by an optical system may be used. In this case, the position of the laser beam 19 is fixed in view of the power, and the laser beam 19 is not scanned in the width direction of the SOI material 13. However, when a high-power laser is used, it may be scanned in the width direction. Can be

線状局部加熱装置10は、楕円反射面22をもつ楕円反射
炉20内に線状熱源21を配置したものである。この楕円反
射炉20は、楕円反射面22を金メッキにより鏡面処理した
ものであり、楕円反射面22は断面が楕円を描くように形
成されており(したがって、3次元的には楕円状の筒体
を横にした形態となっている。)、この楕円反射面22の
下側の焦点に線状熱源21が配置されている。また、この
楕円反射面22は上部を欠いて開口されており、この上部
開口に冷却ステージ6及び支持ステージ7が位置するよ
うにして楕円反射炉20が据付られている。さらに、楕円
反射炉20の中央には冷却ステージ6と支持ステージ7間
の小間隙14が位置しており、楕円反射面22の上側の焦点
は冷却ステージ6及び支持ステージ7の上に載置された
SOI用材料13のa−Si膜2と同じ高さになるように調整
されている(但し、線状熱源21からの光線が石英ガラス
基板1を通過してa−Si膜2に当たるようにSOI用材料1
3を設置したときは、石英ガラス基板1による光の屈折
を考慮してある。)。従って、線状熱源21から出た熱線
24は楕円反射面22で反射して試料13のa−Si膜2の面位
置で集熱される。また、線状熱源21としては、ハロゲン
ランプや赤外線ランプ、カンタルリボンヒータなどを用
いることができるが、特にハロゲンランプが良好であっ
た、なお、線状局部加熱装置10としては、冷却ステージ
6及び支持ステージ7に近接してカンタルリボンヒータ
等を配置しただけのものも可能であるが、上記のように
楕円反射炉20を用いることにより単結晶成長の再現性を
向上させることができる。
The linear local heating apparatus 10 has a linear heat source 21 disposed in an elliptical reflection furnace 20 having an elliptical reflection surface 22. The elliptical reflecting furnace 20 is obtained by mirror-finishing an elliptical reflecting surface 22 by gold plating, and the elliptical reflecting surface 22 is formed so as to have an elliptical cross section (thus, a three-dimensionally elliptical cylindrical body). The linear heat source 21 is arranged at a focal point below the elliptical reflection surface 22. The elliptical reflecting surface 22 is opened without an upper portion, and the elliptical reflecting furnace 20 is installed so that the cooling stage 6 and the supporting stage 7 are located in the upper opening. Further, a small gap 14 between the cooling stage 6 and the supporting stage 7 is located at the center of the elliptical reflecting furnace 20, and the focal point above the elliptical reflecting surface 22 is placed on the cooling stage 6 and the supporting stage 7. Was
The SOI material 13 is adjusted so as to have the same height as the a-Si film 2 (however, the SOI is so set that the light from the linear heat source 21 passes through the quartz glass substrate 1 and hits the a-Si film 2). Materials 1
When 3 is installed, the refraction of light by the quartz glass substrate 1 is taken into consideration. ). Therefore, the heat rays emitted from the linear heat source 21
24 is reflected by the elliptical reflection surface 22 and heat is collected at the surface position of the a-Si film 2 of the sample 13. As the linear heat source 21, a halogen lamp, an infrared lamp, a Kanthal ribbon heater, or the like can be used. In particular, a halogen lamp is preferable. As the linear local heating device 10, the cooling stage 6 and the Although it is possible to simply provide a Kanthal ribbon heater or the like in the vicinity of the support stage 7, the reproducibility of single crystal growth can be improved by using the elliptical reflection furnace 20 as described above.

3) 製造手順とその結果 第4図は第2図のラテラルアニール炉によって第1図
の実施例に示すSOI用材料13上のa−Si膜2がLSPE成長
により結晶化してc−Si膜3が形成される状態を示す模
式図である。以下、第2図〜第4図によりこの発明によ
る半導体結晶層の形成方法を説明する。
3) Manufacturing procedure and its results FIG. 4 shows that the a-Si film 2 on the SOI material 13 shown in the embodiment of FIG. 1 is crystallized by LSPE growth by the lateral annealing furnace of FIG. FIG. 3 is a schematic view showing a state in which is formed. Hereinafter, a method for forming a semiconductor crystal layer according to the present invention will be described with reference to FIGS.

まず、大気雰囲気中におおいて、冷却ステージ6及び
支持ステージ7の上にSOI用材料13を載置し、スポット
状加熱装置9及び線状加熱装置10によって金属4とa−
Si膜2とが重なっている領域を加熱する。こうして、金
とシリコンの共晶領域23が形成され、この共晶領域23が
単結晶成長のため種結晶となる。次いで、スポット状局
部加熱装置9及び線状局部加熱装置10によってSOI用材
料13の表面を加熱しながら微動送り装置8によりSOI用
材料13を押して一定速度Vで水平に移動させる。このよ
うにして、SOI用材料13の移動に伴ってSOI用材料13のア
ニール領域が移ってゆき、SOI用材料13表面ではc−Si
膜3(単結晶半導体層)が共晶領域23から次第に固相エ
ピタキシャル成長してゆくのである。
First, the SOI material 13 is placed on the cooling stage 6 and the supporting stage 7 in the air atmosphere, and the metal 4 and the a-
The region where the Si film 2 overlaps is heated. Thus, a eutectic region 23 of gold and silicon is formed, and this eutectic region 23 becomes a seed crystal for single crystal growth. Next, the SOI material 13 is pushed by the fine movement feeder 8 and moved horizontally at a constant speed V while the surface of the SOI material 13 is heated by the spot-shaped local heating device 9 and the linear local heating device 10. In this manner, the annealing region of the SOI material 13 moves along with the movement of the SOI material 13, and the c-Si
The film 3 (single crystal semiconductor layer) gradually grows from the eutectic region 23 by solid phase epitaxial growth.

これをSOI用材料13のある断面に着目して見ると、ま
ず冷却ステージ6の上ではSOI用材料13は初期温度Ti
冷却されており、冷却ステージ6の端を越えて小間隙14
の上に出ると下方から線状局部加熱装置10により急加熱
される。したがって、SOI用材料13は急峻な立ち上がり
温度勾配のもとで固相エピタキシャル設定温度Tepまで
急速に加熱されることになる。更に、中央部では上から
スポット状局部加熱装置9により加熱されているので、
一層急峻な立ち上がり温度勾配のもとでアニールされ
る。
Looking at this by paying attention to a certain cross section of the SOI material 13, first, the SOI material 13 is cooled to the initial temperature Ti on the cooling stage 6, and the small gap 14 extends beyond the end of the cooling stage 6.
When it comes out above, it is rapidly heated by the linear local heating device 10 from below. Therefore, the SOI material 13 is rapidly heated to the solid-phase epitaxial set temperature Tep under a steep rising temperature gradient. Furthermore, since the central portion is heated by the spot-shaped local heating device 9 from above,
Annealed under a steeper rising temperature gradient.

第5図は、SOI用材料13の長さ方向に沿う温度変化を
示した線図である。図において、横軸はSOI用材料13に
沿って測った横方向距離、縦軸は温度であり、横軸上の
イが冷却ステージ6の端に対応している。この線図で、
実線のロ部分は冷却ステージ6により冷却されている状
態を表しており、破線ニは線状局部加熱装置10による加
熱状態を表しており、二点鎖線ホはスポット状局部加熱
装置9による加熱状態を表しており、実線のヘ部分は試
料支持ステージ7側での徐冷状態を表している。線状局
部加熱装置10による加熱曲線には、急峻な立ち上がり特
性を有しているが、スポット状局部加熱装置9による加
熱領域に比べれば比較的ブロードに立ち上がっている。
このため、線状局部加熱装置10による加熱にスポット状
局部加熱装置9による加熱が重畳されると、第5図の実
線のハ部分のように一層急峻な立ち上がり温度勾配が得
られるようになる。こうして、急峻な立ち上がり温度勾
配の温度条件下で試料13を移動させて表面の非晶質シリ
コン膜2をアニールすることにより、温度を速やかにSP
E成長設定温度Tepまで上昇させることが可能になる。そ
して、a−Si膜2の温度を核生成のためのインダクショ
ンタイムよりも短い時間内にSPE成長設定温度Tepまで上
昇させると、未だ実効的なインダクションタイムを経過
していないためにランダムな核生成が起きておらず、一
方SPE成長設定温度Tepに達したa−Si膜2は共晶領域23
からのSPE成長によりc−Si膜3が生成される。この結
果、多結晶相のシリコンを含まない大面積のc−Si膜3
が得られるのである。
FIG. 5 is a diagram showing a temperature change along the length direction of the SOI material 13. In the figure, the horizontal axis is the horizontal distance measured along the SOI material 13, the vertical axis is the temperature, and “a” on the horizontal axis corresponds to the end of the cooling stage 6. In this diagram,
The solid line B indicates the state of being cooled by the cooling stage 6, the broken line D indicates the state of heating by the linear local heating device 10, and the two-dot chain line E indicates the state of heating by the spot-like local heating device 9. The solid line F indicates the slow cooling state on the sample support stage 7 side. Although the heating curve by the linear local heating device 10 has a steep rising characteristic, it rises relatively broadly compared to the heating area by the spot local heating device 9.
For this reason, when heating by the spot-shaped local heating device 9 is superimposed on heating by the linear local heating device 10, a steeper rising temperature gradient can be obtained as indicated by a solid line C in FIG. In this manner, the sample 13 is moved under the temperature condition of the steep rising temperature gradient to anneal the amorphous silicon film 2 on the surface, thereby quickly increasing the temperature to SP.
It becomes possible to raise the temperature to the E growth set temperature T ep . Then, random nucleus for Raising the temperature of the a-Si film 2 to SPE growth set temperature T ep in less time than induction time for nucleation, has not passed yet effective induction time The a-Si film 2 in which no generation has occurred and the SPE growth set temperature T ep has been reached is formed in the eutectic region 23.
The c-Si film 3 is generated by SPE growth from. As a result, a large-area c-Si film 3 containing no polycrystalline silicon
Is obtained.

第6図はこのようにSPE成長されて得られたSOI用材料
13を示す模式平面図である。図において、右端の部分が
蒸着された金層4であり、この部分は最初に加熱されて
377℃で共晶が形成されている。また、左端の部分はア
ニールされていないa−Si膜2の部分であり、この上に
形成された黒色媒体からなる吸熱膜30のまま変化してい
ない。中央の部分が単結晶化したc−Si膜3であり、こ
の部分は非晶質相よりも可視光での吸収係数が小さいた
めに薄い黄色透明となっている。この部分の長さsがLS
PE成長距離であり、実験の結果ではsは約10mm以上のも
のが得られた。
Fig. 6 shows the material for SOI obtained by growing SPE in this way.
13 is a schematic plan view showing 13. FIG. In the figure, the right end is the deposited gold layer 4, which is first heated and
A eutectic is formed at 377 ° C. The left end is the unannealed portion of the a-Si film 2, and the heat absorbing film 30 made of a black medium formed thereon remains unchanged. The central portion is a single crystallized c-Si film 3, which is light yellow and transparent because it has a smaller visible light absorption coefficient than the amorphous phase. The length s of this part is LS
It is the PE growth distance. According to the results of the experiment, s was about 10 mm or more.

このLSPE成長距離sが10mmという値は、先の発明の結
果の値2mmに比較すると約4倍以上の向上を示したもの
であるが、この実施例におけるように煤が形成する吸熱
膜30をa−Si膜2上に設けたことにより達成されたもの
である。すなわち、上記のようにc−Si膜3が形成され
ると先の発明の説明にもみられるように、吸熱層30を設
けない場合は、c−Siの部分は薄い黄色の透明な膜とな
っているため熱線24やレーザ光19は透過しやすくなり、
このためこの部分からの放熱により吸熱効率が低下する
ことにより局部加熱と冷却とによる温度勾配をつけた加
熱(アニール)が、実際のSPE設定温度を下げるなどの
理由から、非平衡となるためと考えられる。この発明に
よる製造方法では、吸熱層30をa−Si膜2上に形成する
ことにより吸熱効率を増大させ、常に吸熱放熱の平衡状
態が安定して保たれるようになり、SPE成長の再現性を
向上させることができたもので、このため、結晶化領域
は安定した状態で大きく成長してSPE成長膜を形成する
ことができるようになったものである。なお、吸熱層30
は炭素の微粉であるからSPE成長による単結晶化時の温
度により大気中の酸素と化合してCO2となって極めて好
都合に気化されてc−Si膜3上から除去される利点があ
る。なおこの吸熱層30の材料は煤などの炭素粉に限定さ
れず、同様の効果を有する物質であれば差支えないこと
はいうまでもない。
The value of the LSPE growth distance s of 10 mm shows an improvement of about 4 times or more compared to the value of 2 mm of the result of the previous invention. This is achieved by providing on the a-Si film 2. That is, when the c-Si film 3 is formed as described above, the c-Si portion becomes a pale yellow transparent film when the heat-absorbing layer 30 is not provided, as described in the description of the invention above. Heat rays 24 and laser light 19 are easily transmitted,
For this reason, heat absorption (annealing) with a temperature gradient due to local heating and cooling due to the decrease in heat absorption efficiency due to heat radiation from this part becomes non-equilibrium because the actual SPE set temperature is lowered. Conceivable. In the manufacturing method according to the present invention, the heat absorbing efficiency is increased by forming the heat absorbing layer 30 on the a-Si film 2, the equilibrium state of the heat absorbing and radiating is constantly maintained, and the reproducibility of the SPE growth is improved. Therefore, the crystallized region can be grown largely in a stable state to form an SPE grown film. The heat absorbing layer 30
Since is a fine powder of carbon, it has an advantage that it is combined with oxygen in the atmosphere at the time of single crystallization by SPE growth, becomes CO 2 , is very conveniently vaporized, and is removed from the c-Si film 3. The material of the heat absorbing layer 30 is not limited to carbon powder such as soot, and it goes without saying that any substance having the same effect may be used.

また、この実施例にみられるLSPE過程においては、ス
ポット状局部加熱装置9で照射されていないa−Si膜2
の両側部分でも、第5図の破線ニで示すような急峻な立
ち上がり温度勾配を有する温度条件下でアニールされて
いるが、更にこの両側部分ではLSPE速度の大きな中央の
部分に引きずられてSPEが進行している。つまり、中央
部分はスポット状局部加熱装置9により加熱されていて
両側よりも大きな温度になるので、大きなLSPE成長速度
を有しており、この中央部分が種結晶となって第4図に
示したように両側部分を引きずるようにして成長してお
り、このため第6図にみられるようにc−Si膜3の左縁
がくの字型に見えているのである。したがって、SOI用
材料13のの移動速度Vを変化させれば、このくの字型の
角度も変化すると推測される。
In the LSPE process shown in this embodiment, the a-Si film 2 not irradiated with the spot-shaped local heating device 9 was used.
Are also annealed under the temperature condition having a steep rising temperature gradient as shown by the broken line d in FIG. 5, but on both sides, the SPE is dragged by the central part where the LSPE speed is large and the SPE is Progressing. That is, since the central portion is heated by the spot-shaped local heating device 9 and has a higher temperature than both sides, it has a large LSPE growth rate, and this central portion becomes a seed crystal as shown in FIG. As shown in FIG. 6, the left edge of the c-Si film 3 looks like a V-shape as shown in FIG. Therefore, if the moving speed V of the SOI material 13 is changed, it is presumed that the angle of the V-shape also changes.

また、上記のSOI用材料13に形成してSPE成長により単
結晶化しようとするa−Si膜2はどのような方法による
a−Siを形成してもよいが、実際に試みた結果ではH
(水素)1%以下のa−Siが比較的良い結果を得てい
る。
The a-Si film 2 to be formed on the SOI material 13 and to be single-crystallized by SPE growth may be formed by any method.
(Hydrogen) a-Si of 1% or less has obtained relatively good results.

さらに、上記の製造工程における実際のアニール条件
については、アニール温度はシリコンの融点以下であ
り、700℃〜900℃のTep温度が適当と考えられるが、上
記の実施例では約780℃でアニールされたと推定され
る。SPE成長速度V(=vSPE)としては、約1000μm/hの
値が達成されている。
Furthermore, for the actual annealing conditions in the above production process, the annealing temperature is less than the melting point of silicon, but T ep temperature of 700 ° C. to 900 ° C. is considered appropriate, annealed at about 780 ° C. In the above example It is estimated that this was done. As the SPE growth rate V (= v SPE ), a value of about 1000 μm / h has been achieved.

なお、上記の実施例では非晶質半導体層の一部に形成
した金属層との共晶領域をシーデング用の種結晶とする
場合について説明したが単結晶半導体例えば単結晶Siと
非晶質半導体との接触部を設け、この接触部を種とする
SOI材料を形成してこの発明の製造方法を適用しても同
様な効果が得られる。
In the above embodiment, the case where the eutectic region with the metal layer formed in a part of the amorphous semiconductor layer is used as a seed crystal for seeding is described. With the contact part, and use this contact part as a seed
Similar effects can be obtained by forming the SOI material and applying the manufacturing method of the present invention.

[発明の効果] 以上のようにこの発明によれば、絶縁体層の上の一部
にシーディング用の金属層または単結晶半導体との接触
部を設け、全部にSPE成長させようとする非晶質半導体
層を形成し、この非晶質半導体層上に吸熱層を設けたSO
I用材料を作製しこのSOI用材料の非晶質半導体層を急峻
な温度勾配をもつ温度条件下でアニールし、かつこのア
ニール領域を所定の速度で移動させることにより、横方
向SPE成長させて絶縁体層上に半導体結晶層を形成する
から、アニール時における吸熱効果を増大させることに
より加熱効率が著るしく向上し、SPE成長による大面積
の半導体結晶層が安定に再現性よく形成できる。
[Effects of the Invention] As described above, according to the present invention, a contact portion with a metal layer for seeding or a single crystal semiconductor is provided on a part of an insulator layer, and SPE is grown on the whole. SO having a crystalline semiconductor layer formed thereon and an endothermic layer provided on this amorphous semiconductor layer
A material for I is manufactured, and the amorphous semiconductor layer of the material for SOI is annealed under a temperature condition having a steep temperature gradient, and the annealing region is moved at a predetermined speed to grow the lateral SPE. Since the semiconductor crystal layer is formed on the insulator layer, the heating efficiency is remarkably improved by increasing the endothermic effect at the time of annealing, and a large-area semiconductor crystal layer formed by SPE growth can be formed stably with good reproducibility.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示すSOI用材料の形成方
法を説明する模式断面図、第2図はLSPE成長を行わせる
ために用いたラテラルアニール炉(装置)の要部模式断
面図、第3図はラテラルアニール炉の加熱部分を中心と
する要部模式説明図、第4図はラテラルアニール炉によ
ってSOI用材料がLSPE成長が進行される状態を示す模式
図、第5図はアニール時にSOI用材料の長さ方向に沿う
温度変化を説明する線図、第6図は、LSPE成長により得
られたSOI用材料の形態を示す模式平面図、第7図はラ
テラルアニールの原理を説明する模式説明図、第7図
(a)は加熱時のa−Si層の横方向の距離に対応する温
度分布を示す線図、第7図(b)はSOI用材料と加熱手
段との関係説明図である。 図において、1は石英ガラス基板、2はa−Si膜、3は
c−Si膜、4は金属、4aはAu−Si共晶領域、5はラテラ
ルアニール炉、6は冷却ステージ、7は支持ステージ、
8は微動送り装置、9はスポット状局部加熱装置、10は
線状局部加熱装置、11,12は支柱、13はSOI用材料、14は
小間隙、15はプッシュロッド、16は送り装置本体、17は
レーザ発振器、18は光学系、19はレーザ光、20は楕円反
射炉、21は線状熱源、22は楕円反射面、23はAu−Siの共
晶領域、24は熱線、30は吸熱膜(煤の膜)である。
FIG. 1 is a schematic cross-sectional view illustrating a method for forming an SOI material according to an embodiment of the present invention, and FIG. 2 is a schematic cross-sectional view of a main part of a lateral annealing furnace (apparatus) used for performing LSPE growth. FIG. 3 is a schematic explanatory view of a main part of the lateral anneal furnace centering on a heated portion, FIG. 4 is a schematic view showing a state in which LSPE growth of a material for SOI is progressed by the lateral anneal furnace, and FIG. A diagram explaining the temperature change along the length direction of the SOI material sometimes, FIG. 6 is a schematic plan view showing the form of the SOI material obtained by LSPE growth, and FIG. 7 explains the principle of lateral annealing FIG. 7 (a) is a diagram showing a temperature distribution corresponding to a lateral distance of the a-Si layer during heating, and FIG. 7 (b) is a relationship between SOI material and heating means. FIG. In the figure, 1 is a quartz glass substrate, 2 is an a-Si film, 3 is a c-Si film, 4 is a metal, 4a is an Au-Si eutectic region, 5 is a lateral annealing furnace, 6 is a cooling stage, and 7 is a support. stage,
8 is a fine movement feeder, 9 is a spot-shaped local heating device, 10 is a linear local heating device, 11 and 12 are columns, 13 is a material for SOI, 14 is a small gap, 15 is a push rod, 16 is a feeder body, 17 is a laser oscillator, 18 is an optical system, 19 is a laser beam, 20 is an elliptical reflection furnace, 21 is a linear heat source, 22 is an elliptical reflection surface, 23 is a eutectic region of Au-Si, 24 is a hot wire, and 30 is endothermic It is a film (soot film).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中川 恵一 東京都千代田区丸の内1丁目1番2号 日本鋼管株式会社内 (56)参考文献 特開 昭61−44785(JP,A) 特開 昭61−44786(JP,A) 特開 昭60−240118(JP,A) 特開 昭62−92427(JP,A) 特開 昭59−50515(JP,A) 特公 平7−34431(JP,B2) (58)調査した分野(Int.Cl.6,DB名) H01L 21/20────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Keiichi Nakagawa 1-1-2 Marunouchi, Chiyoda-ku, Tokyo Nippon Kokan Co., Ltd. (56) References JP-A-61-44785 (JP, A) JP-A-61 JP-A-44786 (JP, A) JP-A-60-240118 (JP, A) JP-A-62-292427 (JP, A) JP-A-59-50515 (JP, A) JP-B-7-34431 (JP, B2) (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/20

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁体層の上に非晶質半導体層を形成し、
この非晶質半導体層上の一部にシーディング用の金属層
を設け、この金属層と上記非晶質半導体層とによる共晶
領域を形成し、上記非晶質半導体層を急峻な立ち上がり
温度勾配を有する温度条件下でアニールし、且つ、この
アニール領域を相対的な移動速度で移動させて上記共晶
領域から単結晶半導体層を移動方向に固相エピタキシャ
ル成長させる半導体結晶層の製造方法において、 前記移動速度Vが固相エピタキシャル成長の測定温度Te
pにおける単結晶成長速度Vspeと同じ速度であり、且
つ、前記非晶質半導体層上に光又は熱線を吸収する不透
明の吸熱膜を予め形成せしめたことを特徴とする半導体
結晶層の製造方法。
An amorphous semiconductor layer is formed on an insulator layer,
A metal layer for seeding is provided on a part of the amorphous semiconductor layer, a eutectic region is formed by the metal layer and the amorphous semiconductor layer, and the amorphous semiconductor layer has a sharp rising temperature. Annealing under a temperature condition having a gradient, and a method of manufacturing a semiconductor crystal layer in which a single crystal semiconductor layer is solid-phase epitaxially grown in a moving direction from the eutectic region by moving the annealing region at a relative moving speed, The moving speed V is the measurement temperature Te of the solid phase epitaxial growth.
A method for manufacturing a semiconductor crystal layer, wherein an opaque endothermic film having the same speed as the single crystal growth speed Vspe at p and absorbing light or heat rays is formed in advance on the amorphous semiconductor layer.
【請求項2】前記不透明の吸熱膜は炭素の微粉により構
成されていることを特徴とする請求項1に記載の半導体
結晶層の製造方法。
2. The method according to claim 1, wherein the opaque endothermic film is made of fine carbon powder.
JP63264197A 1988-10-21 1988-10-21 Method for manufacturing semiconductor crystal layer Expired - Lifetime JP2797104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63264197A JP2797104B2 (en) 1988-10-21 1988-10-21 Method for manufacturing semiconductor crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63264197A JP2797104B2 (en) 1988-10-21 1988-10-21 Method for manufacturing semiconductor crystal layer

Publications (2)

Publication Number Publication Date
JPH02112227A JPH02112227A (en) 1990-04-24
JP2797104B2 true JP2797104B2 (en) 1998-09-17

Family

ID=17399832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63264197A Expired - Lifetime JP2797104B2 (en) 1988-10-21 1988-10-21 Method for manufacturing semiconductor crystal layer

Country Status (1)

Country Link
JP (1) JP2797104B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830616B1 (en) 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
US6423585B1 (en) 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP2004140399A (en) * 2003-12-24 2004-05-13 Semiconductor Energy Lab Co Ltd Method of forming thin-film transistor
JP2007335650A (en) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp Method of heating silicon carbide semiconductor substrate
JP2007335649A (en) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp Method of heating silicon carbide semiconductor substrate
JP4992695B2 (en) * 2007-12-14 2012-08-08 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114420A (en) * 1981-12-28 1983-07-07 Nec Corp Formation of single crystal silicon film
JPS5950515A (en) * 1982-09-16 1984-03-23 Toshiba Corp Manufacture of semiconductor thin film
JPS60240118A (en) * 1984-05-14 1985-11-29 Hitachi Ltd Manufacture of si semiconductor
JPS6144786A (en) * 1984-08-08 1986-03-04 Sony Corp Manufacture of thin film of semiconductor single crystal
JPS6144785A (en) * 1984-08-08 1986-03-04 Sony Corp Manufacture of thin film of semiconductor single crystal
JPS6292427A (en) * 1985-10-18 1987-04-27 Matsushita Electric Ind Co Ltd Semiconductor-manufacturing device

Also Published As

Publication number Publication date
JPH02112227A (en) 1990-04-24

Similar Documents

Publication Publication Date Title
JP3213338B2 (en) Manufacturing method of thin film semiconductor device
KR100709651B1 (en) Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus
KR100507553B1 (en) Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2006005148A (en) Method and device for manufacturing semiconductor thin film
JP2797104B2 (en) Method for manufacturing semiconductor crystal layer
JP2007317991A (en) Manufacturing method of semiconductor device and thin film transistor
US4737233A (en) Method for making semiconductor crystal films
JP2004134577A (en) Manufacturing method of semiconductor thin film, tft, semiconductor device, thin film solar cell and composite semiconductor device, photoelectric device and electronic device
JPH027415A (en) Formation of soi thin film
JP4032553B2 (en) Semiconductor manufacturing equipment
WO2006075569A1 (en) Semiconductor thin film manufacturing method and semiconductor thin film manufacturing apparatus
JP2003168646A (en) Method of manufacturing semiconductor device
JPH0692280B2 (en) Crystal thin film manufacturing method
JP2002141300A (en) Laser annealing device
JPH09162121A (en) Fabrication of semiconductor device
JP2003303771A (en) Vacuum deposition method and apparatus
JPH0955509A (en) Manufacture of semiconductor device
JP3955959B2 (en) Laser irradiation apparatus and laser irradiation method
JPH0734431B2 (en) Method for manufacturing semiconductor crystal layer
US20120273792A1 (en) Zone Melt Recrystallization of Thin Films
CN111095482A (en) Method for treating target material
JP2002299239A (en) Semiconductor film manufacturing method
KR20050000460A (en) Method of crystallization of large-area amorphous silicon film
JP5227594B2 (en) Method and apparatus for laser crystallization of amorphous silicon semiconductor film and flat panel display manufactured by the method or apparatus
JPH1174206A (en) Method and device for manufacturing polycrystalline semiconductor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080703

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090703

Year of fee payment: 11