JP2796323B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2796323B2 JP2796323B2 JP63304153A JP30415388A JP2796323B2 JP 2796323 B2 JP2796323 B2 JP 2796323B2 JP 63304153 A JP63304153 A JP 63304153A JP 30415388 A JP30415388 A JP 30415388A JP 2796323 B2 JP2796323 B2 JP 2796323B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- polycrystalline silicon
- film
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 41
- 239000010937 tungsten Substances 0.000 claims description 39
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 239000010955 niobium Substances 0.000 claims description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052727 yttrium Inorganic materials 0.000 claims description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 37
- 239000003990 capacitor Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 150000003657 tungsten Chemical class 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
本発明は高集積メモリ素子に係り、特に高容量の蓄積
容量部の構造、製造方法に関する。The present invention relates to a highly integrated memory device, and more particularly, to a structure and a manufacturing method of a high-capacity storage capacitor unit.
特開昭59−272903に記載の従来技術において、高誘電
率膜の下部電極としてタングステンを用いることが示さ
れている。In the prior art described in JP-A-59-272903, it is disclosed that tungsten is used as a lower electrode of a high dielectric constant film.
上記の従来技術においては、半導体基体上の凹部を形
成した後、凹部の内表面を含むSi表面に選択的にタング
ステンを成長させた後、キャパシタ絶縁膜を形成し、タ
ングステンを下部電極としていた。 しかし、層間絶縁層を開口して下部基体と導通をとり
ながら、開口部上にキャパシタを形成する場合には、上
記の方法を適用することはできない。CVDにより形成さ
れたタングステンはカバレージが悪く、アスペクト比の
大きい導通孔においては導通孔内に空洞ができてしま
う。なお、本願出願人の一人によって出願された特願昭
63−240795号（出願日：昭和63年９月28日）明細書（特
開平２−90518号公報参照）には、シリコン膜をタング
ステンに置換した導体層パターンに係る発明を開示して
いる。しかし、この明細書には具体的に記憶容量素子へ
の適用については全く言及されていない。 本発明の目的は、第１図に概略断面構造を示すような
ダイナミックメモリの代表的な構造である積層容量型メ
モリセルの様な素子構造において、極めて高容量のキャ
パシタを実現できる容量部の構造および製造方法を提供
することにある。In the above prior art, after forming a recess on a semiconductor substrate, tungsten is selectively grown on the Si surface including the inner surface of the recess, and then a capacitor insulating film is formed, and tungsten is used as a lower electrode. However, the above method cannot be applied to the case where a capacitor is formed on the opening while opening the interlayer insulating layer to establish electrical connection with the lower substrate. Tungsten formed by CVD has poor coverage, and a cavity is formed in a conduction hole having a large aspect ratio. A Japanese patent application filed by one of the applicants of the present application
Japanese Patent Application No. 63-240795 (filing date: September 28, 1988) discloses an invention relating to a conductor layer pattern in which a silicon film is replaced by tungsten (see JP-A-2-90518). However, this specification does not specifically mention application to a storage capacitor. An object of the present invention is to provide an element structure such as a stacked capacitance type memory cell which is a typical structure of a dynamic memory whose schematic sectional structure is shown in FIG. And a manufacturing method.
この目的を実現するため、本発明においては層間絶縁
層を開口して半導体基板上の高濃度拡散領域との接続を
とるため、多結晶シリコン層を被着し、この多結晶シリ
コン層を加工してキャパシタの下部電極構造を形成す
る。この多結晶シリコン層の表面、もしくは全部をタン
グステンに置換する。このタングステン上に高誘電率の
絶縁膜を形成することで、極めて高容量のキャパシタを
形成することができる。In order to achieve this object, in the present invention, a polycrystalline silicon layer is deposited and processed to form a connection with the high concentration diffusion region on the semiconductor substrate by opening the interlayer insulating layer. To form the lower electrode structure of the capacitor. The surface or the entire surface of the polycrystalline silicon layer is replaced with tungsten. By forming a high-dielectric-constant insulating film on this tungsten, an extremely high-capacitance capacitor can be formed.
多結晶シリコンをフッ化タングステンにより熱処理す
ることにより、下式に従って多結晶シリコンをタングス
テンに置換できる。 3Si＋2WF6→2W＋3SiF4 この結果、少なくともキャパシタの下部電極はタング
ステンに置換される。この場合、Si表面に薄いSiO2膜を
形成しておくと、１μｍのSiもＷに置換される。この
後、WF6とSiH4とH2等の反応により、SiがＷに置換され
た隙間、あるいは上部にさらにＷを形成することができ
るので、キャパシタ絶縁膜を形成するＷ表面は十分に滑
らかにすることができる。従って、このタングステン上
に例えば、高誘電率のTa2O5などを絶縁膜とするMIM型キ
ャパシタを形成することができ、ダイナミックメモリ素
子の著しい高性能化を実現することができる。By heat treating polycrystalline silicon with tungsten fluoride, polycrystalline silicon can be replaced with tungsten according to the following equation. 3Si + 2WF 6 → 2W + 3SiF 4 As a result, at least the lower electrode of the capacitor is replaced with tungsten. In this case, if a thin SiO 2 film is formed on the Si surface, 1 μm of Si is also replaced by W. Thereafter, by the reaction of WF 6 with SiH 4 with H 2, etc., W can be further formed in the gap where Si is replaced by W or on the top, so that the W surface forming the capacitor insulating film is sufficiently smooth. Can be Therefore, for example, a MIM-type capacitor using, for example, high dielectric constant Ta 2 O 5 or the like as an insulating film can be formed on this tungsten, and it is possible to realize remarkable performance enhancement of the dynamic memory element.
以下、本発明の一実施例を説明する。 （実施例１） 第１図は本発明の一実施例の半導体装置断面構造を示
している。 Ｐ型シリコン（100）基板１上に素子分離用絶縁膜
２、厚さ15nmのゲート絶縁膜３、第１層多結晶シリコン
ゲート４、ソース、ドレイン領域となる高濃度拡散層
５、６、CVDSiO2膜からなる層間絶縁膜７を設ける。そ
の後、直径0.6μｍのコンタクト孔を介して高濃度拡散
層５に接するように反応性スパッタリングにより形成さ
れたバリア金属であるTiN8とTiN8と積層して形成された
第２層多結晶シリコンをタングステンに置換したタング
ステン層９と、層間絶縁膜11を形成してコンタクト孔を
介して第２層多結晶シリコンに接して形成された第３層
多結晶シリコンをタングステンに置換したタングステン
層13を設ける。さらに、タングステン13の表面を覆う様
に形成されたTa2O5膜14とこのTa2O514上に形成されたプ
レート電極であるタングステン15が形成されている。 本実施例の半導体装置の蓄積容量は、このタングステ
ン層12、14とTa2O513によって形成される。 また、コンタクト孔を介して高濃度拡散層６に接続し
てビット線となるタングステンシリサイド層10が形成さ
れている。タングステン電極15上に層間絶縁膜16を形成
し、加工した後、アルミニウム配線層17を形成して、パ
ッシベーション膜18を被着している。 第２図に示す様に、キャパシタへ印加される電源電圧
が3.3Vで、1/2Vcc方式により絶縁膜に印加される電圧が
±1.65Vの場合、リフレッシュ不良に対して十分な信頼
性を確保できるリーク電流レベルが10+ 8A/cm2以下であ
るという条件で、下部電極を多結晶シリコンからタング
ステンとすることにより容量値は40％以上増加させるこ
とができる。ここではプレート電位を任意に設定できる
と仮定して、耐圧はキャパシタの両極性の耐圧の平均値
として定義した。従って、この平均値が1.65Vよりも大
きいことが条件となる。 第３図は本発明の半導体装置の製造方法について示
す。 Ｐ型シリコン基板１上に素子分離用絶縁膜２、ゲート
絶縁膜３、第１層多結晶シリコンゲート４、ソース、ド
レイン領域となる高濃度拡散層５、６、層間絶縁膜７を
設けた後、コンタクト孔を介して高濃度拡散層５に接す
るように形成されたTiN8と積層して形成された第２層多
結晶シリコン18を形成し加工した後、層間絶縁膜11を形
成する。 次に、高濃度拡散層６状にコンタクト孔を開口してビ
ット線となるタングステンシリサイド10を形成し、加工
し、層間絶縁膜12を形成する。 次にコンタクト孔を介して第２層多結晶シリコン19に
接して形成された300nmの第３層多結晶シリコン20を形
成する。 第１図は第３図に示す半導体基体を、WF6を用いたCVD
法により、前記多結晶シリコン19,20をタングステン膜
９、13に置換した状態を示している。 このＷへの置換に用いたCVD条件はガス流量WF6/Ar＝2
0/2000sccm,全圧力0.5torr、温度350℃、30分であっ
た。 この後、Ｗ膜の隙間、Ｗの上部表面にＷ膜を被着、形
成するためにSiH4とH2を加えたＷ−CVDをさらに行っ
た。この場合のCVD条件はWF6/SiH4/H2＝10/10/2000scc
m、全圧力0.1torr、デポジション温度は250℃、５分で
あった。この後、LPCVD法によりTa2O5膜14を形成した。
ソースは粉末状のTaCl5をH2によって昇華させて800℃の
反応管内に供給し、同時にN2Oガスを供給する。 この後、タングステンをTa2O5膜上にスパッタ法で被
着し、ドライエッチングにより加工し、プレート電極15
を形成した。さらに、タングステン15上に層間絶縁膜16
となるCVD−SiO2膜を形成し、コンタクトを加工し、次
にアルミニウム配線層17を形成して、パッシベーション
膜18を形成した。 本実施例ではSiをタングステンに置換する例について
示したが、同様にモリブデン、チタニウム、タンタル、
ハフニウム、ジルコニウム、イットリビウム、ニオブ、
またはこれらのシリサイドに置換することもできた。こ
れらの金属上に形成されたキャパシタも同様に極めて高
容量であり、メモリセルの高性能化に極めて効果があっ
た。 （実施例２） 第４図は本発明の半導体装置の一例を断面構造を用い
て示している。 Ｐ型シリコン（100）基板１上に素子分離用絶縁膜
２、厚さ15nmのゲート絶縁膜３、第１層多結晶シリコン
ゲート４、ソース、ドレイン領域となる高濃度拡散層
５、６、CVDSiO2膜からなる層間絶縁膜７を形成する。
その後、直径0.6μｍのコンタクト孔を介して高濃度拡
散層５に接するように多結晶シリコン層21、バリア金属
であるTiN23を積層して形成する。該TiN上に層間絶縁膜
24を形成してコンタクト孔を介してTiN23に接して形成
された第３層多結晶シリコンをタングステンに置換した
タングステン層25、タングステン25の表面を覆う様に形
成されたTa2O5膜14とこのTa2O514上に形成されたプレー
ト電極であるタングステン15を形成している。 本実施例の半導体装置の蓄積容量はこのタングステン
層25、15とTa2O514によって形成される。タングステン
電極15上に層間絶縁膜16を形成し、加工した後、アルミ
ニウム配線層17を形成して、パッシベーション膜18を被
着している。 本構造でも第１の実施例に示したと同様の製造方法に
より、タングステン電極ではさまれたTa2O5キャパシタ
が形成される。この場合には、第５図に示す構造を形成
した後、実施例１と同様な方法により第３層多結晶シリ
コン26をタングステンに置換する。このとき、バリア絶
縁膜23により置換反応は多結晶シリコン21まで至らな
い。従って、高濃度拡散層の周辺の接合特性が劣化する
ことはない。 本実施例ではSiをタングステンに置換する例について
示したが、同様にモリブデン、チタニウム、タンタル、
ハフニウム、ジルコニウム、イットリビウム、ニオブに
置換することもできた。これらの金属上に形成されたキ
ャパシタも同様に極めて高容量であり、メモリセルの高
性能化に極めて効果があった。Hereinafter, an embodiment of the present invention will be described. Embodiment 1 FIG. 1 shows a cross-sectional structure of a semiconductor device according to one embodiment of the present invention. On a P-type silicon (100) substrate 1, an insulating film 2 for element isolation, a gate insulating film 3 having a thickness of 15 nm, a first polycrystalline silicon gate 4, high concentration diffusion layers 5 and 6 serving as source and drain regions, CVD SiO An interlayer insulating film 7 composed of two films is provided. Thereafter, a second layer polycrystalline silicon formed by laminating TiN8 and TiN8, which are barrier metals formed by reactive sputtering so as to be in contact with the high concentration diffusion layer 5 through a contact hole having a diameter of 0.6 μm, is converted into tungsten. A substituted tungsten layer 9 and a tungsten layer 13 in which an interlayer insulating film 11 is formed and a third polycrystalline silicon formed in contact with the second polycrystalline silicon through contact holes is substituted with tungsten are provided. Further, a Ta 2 O 5 film 14 formed so as to cover the surface of the tungsten 13 and a tungsten 15 which is a plate electrode formed on the Ta 2 O 5 14 are formed. Storage capacity of the semiconductor device of this embodiment is formed by the tungsten layers 12 and 14 and the Ta 2 O 5 13. In addition, a tungsten silicide layer 10 serving as a bit line is formed by being connected to the high concentration diffusion layer 6 through the contact hole. After an interlayer insulating film 16 is formed on the tungsten electrode 15 and processed, an aluminum wiring layer 17 is formed, and a passivation film 18 is applied. As shown in Fig. 2, when the power supply voltage applied to the capacitor is 3.3 V and the voltage applied to the insulating film by the 1/2 Vcc method is ± 1.65 V, sufficient reliability against refresh failure is secured. The capacitance value can be increased by 40% or more by changing the lower electrode from polycrystalline silicon to tungsten under the condition that a possible leak current level is 10 + 8 A / cm 2 or less. Here, assuming that the plate potential can be set arbitrarily, the withstand voltage is defined as the average value of the withstand voltages of both polarities of the capacitor. Therefore, the condition is that this average value is larger than 1.65V. FIG. 3 shows a method of manufacturing a semiconductor device according to the present invention. After providing an isolation insulating film 2, a gate insulating film 3, a first-layer polycrystalline silicon gate 4, high-concentration diffusion layers 5 and 6 serving as source and drain regions, and an interlayer insulating film 7 on a P-type silicon substrate 1. After forming and processing a second layer polycrystalline silicon 18 formed by laminating TiN 8 formed so as to be in contact with the high concentration diffusion layer 5 through the contact hole, an interlayer insulating film 11 is formed. Next, a tungsten silicide 10 serving as a bit line is formed by opening a contact hole in the high-concentration diffusion layer 6 and processed to form an interlayer insulating film 12. Next, a 300 nm-thick third-layer polycrystalline silicon 20 formed in contact with the second-layer polycrystalline silicon 19 through the contact hole is formed. CVD Figure 1 is a semiconductor substrate shown in FIG. 3, using WF 6
A state in which the polycrystalline silicons 19 and 20 are replaced with tungsten films 9 and 13 by a method is shown. The CVD conditions used for this substitution with W are gas flow rates WF 6 / Ar = 2
0/2000 sccm, total pressure 0.5 torr, temperature 350 ° C., 30 minutes. Thereafter, W-CVD to which SiH 4 and H 2 were added was further performed to cover and form the W film on the gap between the W films and the upper surface of W. In this case, the CVD condition is WF 6 / SiH 4 / H 2 = 10/10 / 2000scc
m, total pressure 0.1 torr, deposition temperature 250 ° C., 5 minutes. Thereafter, a Ta 2 O 5 film 14 was formed by the LPCVD method.
As a source, powdered TaCl 5 is sublimated by H 2 and supplied into a reaction tube at 800 ° C., and simultaneously N 2 O gas is supplied. Thereafter, tungsten is deposited on the Ta 2 O 5 film by sputtering, processed by dry etching, and
Was formed. Further, an interlayer insulating film 16 is formed on the tungsten 15.
Forming a CVD-SiO 2 film serving as, by processing a contact, and then forming an aluminum wiring layer 17, to form a passivation film 18. In this embodiment, an example in which Si is replaced with tungsten is shown, but similarly, molybdenum, titanium, tantalum,
Hafnium, zirconium, yttrium, niobium,
Alternatively, these silicides could be substituted. Similarly, capacitors formed on these metals have extremely high capacities, and have been extremely effective in improving the performance of memory cells. Embodiment 2 FIG. 4 shows an example of a semiconductor device of the present invention using a sectional structure. On a P-type silicon (100) substrate 1, an insulating film 2 for element isolation, a gate insulating film 3 having a thickness of 15 nm, a first polycrystalline silicon gate 4, high concentration diffusion layers 5 and 6 serving as source and drain regions, CVD SiO An interlayer insulating film 7 composed of two films is formed.
Thereafter, a polycrystalline silicon layer 21 and a TiN 23 serving as a barrier metal are stacked and formed so as to be in contact with the high concentration diffusion layer 5 through a contact hole having a diameter of 0.6 μm. Interlayer insulating film on the TiN
A tungsten layer 25 in which the third layer polycrystalline silicon formed in contact with TiN 23 through contact holes is replaced with tungsten, a Ta 2 O 5 film 14 formed so as to cover the surface of tungsten 25; forming the Ta 2 O 5, tungsten 15 is a plate electrode formed on 14. Storage capacity of the semiconductor device of this embodiment is formed by the tungsten layer 25, 15 and Ta 2 O 5 14. After an interlayer insulating film 16 is formed on the tungsten electrode 15 and processed, an aluminum wiring layer 17 is formed, and a passivation film 18 is applied. In this structure, a Ta 2 O 5 capacitor sandwiched between tungsten electrodes is formed by the same manufacturing method as shown in the first embodiment. In this case, after the structure shown in FIG. 5 is formed, the third layer polycrystalline silicon 26 is replaced with tungsten in the same manner as in the first embodiment. At this time, the substitution reaction does not reach the polycrystalline silicon 21 due to the barrier insulating film 23. Therefore, the junction characteristics around the high concentration diffusion layer do not deteriorate. In this embodiment, an example in which Si is replaced with tungsten is shown, but similarly, molybdenum, titanium, tantalum,
Hafnium, zirconium, yttrium and niobium could be substituted. Similarly, capacitors formed on these metals have extremely high capacities, and have been extremely effective in improving the performance of memory cells.
本発明によれば、積層容量型のダイナミックメモリに
おいて従来のプロセスを大きく変更することなく、選択
的に蓄積電極の表面のみをタングステンに置換すること
ができる。このため、高誘電率の酸化タンタルなどをキ
ャパシタ絶縁膜とする高容量のキャパシタを形成できる
ので、メモリ素子の高集積化、高性能化に極めて効果が
ある。According to the present invention, it is possible to selectively replace only the surface of the storage electrode with tungsten without significantly changing the conventional process in the stacked capacitance type dynamic memory. For this reason, a high-capacity capacitor using tantalum oxide or the like having a high dielectric constant as a capacitor insulating film can be formed, which is extremely effective for high integration and high performance of a memory element.
第１図は本発明の一実施例の積層容量型メモリセルの断
面構造模式図、第２図は実施例１において示した半導体
装置の積層容量の耐圧と容量の関係を示す特性図、第３
図は第１図に示す半導体装置の製造途中の断面構造模式
図、第４図は本発明の他の実施例の積層容量型メモリセ
ルの断面構造模式図、第５図は第４図に示す半導体装置
の製造工程の他の一例を示す断面構造模式図である。 符号の説明 １……Ｐ型Si基板、２……分離絶縁膜、３……ゲート絶
縁膜、４……第１層多結晶シリコンゲート、５……高濃
度拡散層、６……高濃度拡散層、７……層間絶縁膜、８
……TiN,9……タングステン、10……ビット線、11……
層間絶縁膜、12……層間絶縁膜、13……タングステン、
14……Ta2O5、15……タングステン、16……層間絶縁
膜、17……アルミニウム、18……パッシベーション膜、
19……第２層多結晶シリコン、20……第３層多結晶シリ
コン、21……第２層多結晶シリコン、22……層間絶縁
膜、23……TiN,24……層間絶縁膜、25……タングステンFIG. 1 is a schematic sectional view of a stacked capacitor type memory cell according to one embodiment of the present invention, FIG. 2 is a characteristic diagram showing the relationship between the withstand voltage and the capacity of the stacked capacitor of the semiconductor device shown in Embodiment 1, and FIG.
FIG. 4 is a schematic cross-sectional structure diagram of the semiconductor device shown in FIG. 1 in the course of manufacturing, FIG. 4 is a schematic cross-sectional structure diagram of a stacked capacitance type memory cell according to another embodiment of the present invention, and FIG. FIG. 7 is a schematic cross-sectional view showing another example of the manufacturing process of the semiconductor device. DESCRIPTION OF SYMBOLS 1 ... P-type Si substrate, 2 ... Separation insulating film, 3 ... Gate insulating film, 4 ... First-layer polycrystalline silicon gate, 5 ... High-concentration diffusion layer, 6 ... High-concentration diffusion Layer 7, interlayer insulating film 8,
…… TiN, 9 …… Tungsten, 10 …… Bit line, 11 ……
Interlayer insulating film, 12 ... interlayer insulating film, 13 ... tungsten,
14 ... Ta 2 O 5 , 15… Tungsten, 16… Interlayer insulating film, 17… Aluminum, 18… Passivation film,
19 second layer polycrystalline silicon, 20 third layer polycrystalline silicon, 21 second layer polycrystalline silicon, 22 interlayer insulating film, 23 TiN, 24 interlayer insulating film, 25 ……tungsten
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 伸好 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 木須 輝明 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 向 喜一郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中田 昌之 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭63−250462（ＪＰ，Ａ) 特開 昭60−152049（ＪＰ，Ａ) 特開 昭61−10233（ＪＰ，Ａ) 特開 昭62−290128（ＪＰ，Ａ) 特開 昭57−120295（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/8242 H01L 27/108 H01L 27/04──────────────────────────────────────────────────続 き Continuing on the front page (72) Nobuyoshi Kobayashi, Inventor 1-280 Higashi Koikebo, Kokubunji-shi, Tokyo Inside Central Research Laboratory, Hitachi, Ltd. No. Within Hitachi Ultra-LSE Engineering Co., Ltd. 1-280, Hitachi Central Research Laboratory, Ltd. (56) References JP-A-63-250462 (JP, A) JP-A-60-152049 (JP, A) JP-A-61-10233 (JP, A) JP-A-62-290128 (JP, A) JP-A-57-120295 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/8242 H01L 27/1 08 H01L 27/04
Claims (2)
程と、 前記不純物拡散領域上に開口部を有する層間絶縁膜を形
成する工程と、 前記開口部に第１の多結晶シリコン膜を形成する工程
と、 前記第１の多結晶シリコン膜上に窒化チタン膜を形成す
る工程と、 前記窒化チタン膜上に、第２の多結晶シリコン膜を形成
する工程と、 前記第２の多結晶シリコン膜に、タングステン、モリブ
デン、チタニウム、タンタル、ハフニウム、ジルコニウ
ム、イットリビウム、ニオブの何れかのフッ化物ガスを
流し、前記第２の多結晶シリコン膜をタングステン、モ
リブデン、チタニウム、タンタル、ハフニウム、ジルコ
ニウム、イットリビウム、ニオブの何れか、もしくはこ
れら何れかの元素のシリサイドに置換して第１の電極膜
を形成する工程と、 前記第１の電極膜に、前記何れかのフッ化物ガスとモノ
シランガスと水素ガスとを流す工程と、 前記第１の電極膜上に誘電体膜を形成する工程と、 前記誘電体膜上に第２の電極膜を形成する工程とを有す
ることを特徴とする半導体装置の製造方法。A step of forming an impurity diffusion region in the semiconductor substrate; a step of forming an interlayer insulating film having an opening on the impurity diffusion region; and forming a first polycrystalline silicon film in the opening. A step of forming a titanium nitride film on the first polycrystalline silicon film; a step of forming a second polycrystalline silicon film on the titanium nitride film; and the second polycrystalline silicon film Then, a fluoride gas of tungsten, molybdenum, titanium, tantalum, hafnium, zirconium, yttrium, or niobium is flowed, and the second polycrystalline silicon film is made of tungsten, molybdenum, titanium, tantalum, hafnium, zirconium, yttrium, Forming a first electrode film by substituting any one of niobium or a silicide of any of these elements; Flowing any of the above-mentioned fluoride gas, monosilane gas, and hydrogen gas through the first electrode film; forming a dielectric film on the first electrode film; Forming a second electrode film.
置換されていることを特徴とする請求項１記載の半導体
装置の製造方法。2. The method according to claim 1, wherein only the surface of the second polycrystalline silicon film is replaced.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304153A JP2796323B2 (en) | 1988-12-02 | 1988-12-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304153A JP2796323B2 (en) | 1988-12-02 | 1988-12-02 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02151060A JPH02151060A (en) | 1990-06-11 |
| JP2796323B2 true JP2796323B2 (en) | 1998-09-10 |
Family
ID=17929694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304153A Expired - Fee Related JP2796323B2 (en) | 1988-12-02 | 1988-12-02 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796323B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2252667A (en) * | 1990-10-08 | 1992-08-12 | Gold Star Electronics | Contact in DRAM device |
| JP2601022B2 (en) * | 1990-11-30 | 1997-04-16 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| KR100215338B1 (en) * | 1991-03-06 | 1999-08-16 | 가나이 쓰도무 | Method of manufacturing semiconductor device |
| JPH04359557A (en) * | 1991-06-06 | 1992-12-11 | Nec Corp | Method of manufacturing semiconductor device |
| JPH0661445A (en) * | 1992-08-11 | 1994-03-04 | Nippon Steel Corp | Semiconductor memory device and its manufacture |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120295A (en) * | 1981-01-17 | 1982-07-27 | Mitsubishi Electric Corp | Semiconductor memory device |
| JPS60152049A (en) * | 1984-01-20 | 1985-08-10 | Hitachi Ltd | Capacitor |
| JPS6110233A (en) * | 1984-06-02 | 1986-01-17 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP2577355B2 (en) * | 1986-06-10 | 1997-01-29 | 株式会社東芝 | Method for manufacturing semiconductor device |
| JP2657488B2 (en) * | 1987-04-07 | 1997-09-24 | 日本真空技術 株式会社 | Metal thin film forming method |
-
1988
- 1988-12-02 JP JP63304153A patent/JP2796323B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02151060A (en) | 1990-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696017A (en) | Method of fabricating a semiconductor device with a capacitor structure having increased capacitance | |
| US6756262B1 (en) | Semiconductor integrated circuit device having spaced-apart electrodes and the method thereof | |
| US6420191B2 (en) | Method of manufacturing semiconductor device which includes a capacitor having a lower electrode formed of iridium or ruthenium | |
| JP4520562B2 (en) | Method for forming DRAM capacitor and capacitor produced thereby | |
| US20060001052A1 (en) | Dual-sided capacitor and method of formation | |
| US5396094A (en) | Semiconductor memory device with a capacitor having a protection layer | |
| WO2002099886A1 (en) | Semiconductor device | |
| JP3269528B2 (en) | Semiconductor device having capacitive element and method of manufacturing the same | |
| JP2982855B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3732098B2 (en) | Semiconductor device | |
| US6423593B1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| KR20000053471A (en) | A capacitor for an integrated circuit | |
| JP2796323B2 (en) | Method for manufacturing semiconductor device | |
| JP3323607B2 (en) | Method for manufacturing semiconductor memory device | |
| US6720604B1 (en) | Capacitor for an integrated circuit | |
| US20060199330A1 (en) | Method of manufacturing semiconductor memory having capacitor of high aspect ratio to prevent deterioration in insulating characteristics | |
| US20020003246A1 (en) | Semiconductor memory device and method of producing the same | |
| KR20000048092A (en) | Tungsten nitride as an oxygen diffusion barrier when used with tantalum pentoxide as part of a metal-oxide-metal capacitor | |
| JP3621162B2 (en) | Capacitor element, method for manufacturing the same, and semiconductor device | |
| JPH10173148A (en) | Semiconductor storage device | |
| CN114284216A (en) | Capacitor array structure, method of manufacturing the same, and semiconductor memory device | |
| JP3771801B2 (en) | Semiconductor device | |
| JP4812949B2 (en) | Capacitor manufacturing method | |
| US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
| JP3303788B2 (en) | Method for manufacturing electrode structure of semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |