JP2792228B2 - Magnetic disk drive - Google Patents
Magnetic disk driveInfo
- Publication number
- JP2792228B2 JP2792228B2 JP2326549A JP32654990A JP2792228B2 JP 2792228 B2 JP2792228 B2 JP 2792228B2 JP 2326549 A JP2326549 A JP 2326549A JP 32654990 A JP32654990 A JP 32654990A JP 2792228 B2 JP2792228 B2 JP 2792228B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- circuit
- sync
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気ディスク装置に係り、とくに上位機の
指令に基づいて作動する磁気ディスク装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic disk drive, and more particularly, to a magnetic disk drive that operates based on a command from a host machine.
磁気記録の信号処理では、磁気ヘッドが再生するアナ
ログ信号のピーク位置に対応したパルスを生成する信号
検出と、記録すべき情報ビット列を実際の記録媒体上に
記録するコードに変換する符号化方式の技術が重要であ
る。In magnetic recording signal processing, a signal detection for generating a pulse corresponding to a peak position of an analog signal reproduced by a magnetic head and an encoding method for converting an information bit sequence to be recorded into a code to be recorded on an actual recording medium are used. Technology is important.
ディジタル磁気記録では、再生信号から情報ビット列
のほかに、忠実な再生のために同期用のクロック信号が
生成できなければならない。NRZ符号は情報が「1」の
時にのみ磁化反転を行う基本的な符号化方式であるが、
情報が「0」の連続に対しては、磁化の反転がないた
め、同期信号が得られない。最近の高密度記録では、ピ
ークシフトの低減のため磁化反転の密度が低く、データ
弁別窓を広くとれるように、1−7符号化方式による変
調が一般に用いられている。これは、第4図と第5図に
示されるように記録すべきデータを、符号化しようとし
ている現在のデータビットと次のデータビットの内容と
直前の1−7コードデータにより「1」と「1」の間の
「0」の個数が最低で1個,最大で7個となるように別
の形のデータに変換するものである。In digital magnetic recording, a clock signal for synchronization must be generated from a reproduction signal in addition to an information bit string for faithful reproduction. The NRZ code is a basic coding method that performs magnetization reversal only when information is "1",
With respect to the continuation of the information "0", no synchronization signal is obtained because there is no magnetization reversal. In recent high-density recording, modulation by the 1-7 encoding method is generally used so that the density of magnetization reversal is low to reduce the peak shift and the data discrimination window can be widened. This is because, as shown in FIGS. 4 and 5, the data to be recorded is changed to "1" by the contents of the current data bit to be encoded, the next data bit, and the immediately preceding 1-7 code data. The data is converted into another type of data so that the number of "0" between "1" is at least one and at the maximum is seven.
従来例を第6図に示す。第6図の従来例は、1−7コ
ードビット102に変換するためのコード変換回路20と、
復号化開始信号101をトリガとしてコード変換回路20か
らの1−7コードビット102をデコードするためのデゴ
ーダ回路40と、デコーダ回路40からのクロック補正信号
104により読み出し用基本クロック106を補正し復号化ク
ロック105を作り出すためのクロック補正回路30と、デ
コーダ回路40からのRAW NRZデータ112とデコード正常信
号113との論理積をとりNRZデータ111を出力するための
論理積ゲート50とから構成されている。FIG. 6 shows a conventional example. The conventional example shown in FIG. 6 includes a code conversion circuit 20 for converting into 1-7 code bits 102,
Degoder circuit 40 for decoding 1-7 code bits 102 from code conversion circuit 20 using decoding start signal 101 as a trigger, and a clock correction signal from decoder circuit 40
A clock correction circuit 30 for correcting the basic clock 106 for reading by the 104 to generate the decoding clock 105, and a logical product of the RAW NRZ data 112 from the decoder circuit 40 and the decoding normal signal 113 to output NRZ data 111 And an AND gate 50.
復号化開始信号101がアクティブになると、コード変
換回路20からの1−7コード102はデコーダ回路40にて
復号化が開始される。ここで、デコーダ回路40からクロ
ック補正回路30にクロック補正信号104が出力される
と、クロック補正回路30から復号化クロック105が送ら
れてくる。この復号化クロック105にタイミングを合わ
せてデコーダ回路40にて復号化が行われる。クロック補
正が正常に行われ「0000……」への復号化が確認できた
時、デコード正常信号113がアクティブとなり、RAW NR
Zデータ112はNRZデータ111として上位回路に伝達され
る。When the decoding start signal 101 becomes active, decoding of the 1-7 code 102 from the code conversion circuit 20 is started by the decoder circuit 40. Here, when the clock correction signal 104 is output from the decoder circuit 40 to the clock correction circuit 30, the decoding clock 105 is transmitted from the clock correction circuit 30. Decoding is performed by the decoder circuit 40 in synchronization with the timing of the decoding clock 105. When the clock correction is performed normally and the decoding to “0000 ……” is confirmed, the decoding normal signal 113 becomes active and the RAW NR
The Z data 112 is transmitted to an upper circuit as NRZ data 111.
しかしながら、上記従来例においては、読み出した1
−7コードビットデータ102を復号化した時、第3図に
示されるように復号化のタイミングによりRAW NRZデー
タ112として「0000」,「0101」,「1111」の繰り返し
となる。本来ここで復号化が期待されているのは「000
0」パターンである。「0000」パターンに復号化できる
ようにクロック補正信号104によりクロック補正回路30
を作動させる。しかしながら、この時、クロック補正回
路30に不都合が生じたり、基本クロック106にゆらぎが
生じた場合には、正常に復号化が実行されず、デコード
正常信号113がアクティブにならずNRZデータ111には、
常に「0000」のデータしか伝達されない。このため、正
常にデータが読み出せないだけでなく、この領域にデー
タが存在しないと上位装置が判断し、本領域に対する書
き込み動作が行われ、データ破壊を起こすような問題点
があった。However, in the above conventional example, the read 1
When the -7 code bit data 102 is decoded, "0000", "0101", and "1111" are repeated as RAW NRZ data 112 depending on the decoding timing, as shown in FIG. Originally the decryption is expected here is "000
0 "pattern. The clock correction circuit 30 uses the clock correction signal 104 so that it can be decoded into a "0000" pattern.
Activate However, at this time, if a problem occurs in the clock correction circuit 30 or a fluctuation occurs in the basic clock 106, the decoding is not normally performed, the decoding normal signal 113 does not become active, and the NRZ data 111 ,
Only "0000" data is always transmitted. For this reason, there is a problem that not only data cannot be read out normally, but also the host device determines that there is no data in this area, a write operation is performed on this area, and data destruction occurs.
本発明の目的は、かかる従来例の有する不都合を改善
し、とくにクロック補正回路やデコード回路の不都合に
より正しく復号化できなかった場合でも当該領域への再
書き込みによるデータ破壊を未然に妨げる磁気ディスク
装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to improve the disadvantages of the prior art, and in particular to a magnetic disk drive which prevents data destruction due to rewriting to the area even if decoding could not be performed correctly due to the inconvenience of a clock correction circuit or a decoding circuit. Is to provide.
本発明では、ヘッドによって読み出されたアナログ信
号を1−7コードデータに変換するためのコード変換回
路と、この1−7コードデータをNRZ(Non Return to Z
ero)信号に復号化するためのデコーダ回路と、この復
号化されたNRZ信号のフレームを補正するためのクロッ
ク補正回路とを有する磁気ディスク装置において、コー
ド変換回路からの1−7コードデータと書き込みNRZ信
号により書き込みデータの始まりを示すSYNCパターンが
検出されたかどうかを知るためのSYNCパターン検出手段
と、このSYNCパターン検出手段の出力に基づいてデコー
ダ回路に入力される1−7コード信号にSYNCデータが含
まれているか否かを判断するとともにその結果を上位機
へ送出するSYNCパターン判別回路とを備えている。しか
も、SYNCパターン検出手段が、連続する1−7コードデ
ータに「100」パターンが少なくとも2個以上続いたこ
とを検出するためのGAPパターン検出回路と、書き込みN
RZデータを符号化するための符号化回路と、符号化回路
で符号化された書き込みデータの始まりを示すSYNCバイ
トの内容がNRZデータで「0101」か「0111」の時に論理
「1」、それ以外の時に論理「0」となるようなパター
ン信号を出力するためのSYNCパターン検出回路と、この
SYNCパターン検出回路の出力であるパターン信号の値に
よりイネーブルになる2つのパターン検出回路と、これ
ら2つのパターン検出回路の出力の論理和をとるための
論理和ゲートとを備えるという構成を採っている。更に
詳しくは、第一のパターン検出回路は、前記コード変換
回路から出力された1−7コードデータ、前記GAPパタ
ーン検出回路で検出された前記GAPパターン及び前記SYN
Cパターン検出回路から出力されたパターン信号に基づ
き、当該パターン信号が「0」ときにイネーブルになる
とともに、当該GAPパターンに続く当該1−7コードデ
ータが当該パターン信号「0」に対応するSYNCバイトに
一致すれば「SYNCパターンを検出した信号」を出力する
ものである。第二のパターン検出回路は、前記コード変
換回路から出力された1−7コードデータ、前記GAPパ
ターン検出回路で検出された前記GAPパターン及び前記S
YNCパターン検出回路から出力されたパターン信号に基
づき、当該パターン信号が「1」ときにイネーブルにな
るとともに、当該GAPパターンに続く当該1−7コード
データが当該パターン信号「1」に対応するSYNCバイト
に一致すれば「SYNCパターンを検出した信号」を出力す
るものである。これによって前述した目的を達成しよう
とするものである。According to the present invention, a code conversion circuit for converting an analog signal read by a head into 1-7 code data, and converting the 1-7 code data into an NRZ (Non Return to Z
ero) In a magnetic disk drive having a decoder circuit for decoding into a signal and a clock correction circuit for correcting a frame of the decoded NRZ signal, writing and writing 1-7 code data from a code conversion circuit SYNC pattern detection means for knowing whether or not a SYNC pattern indicating the start of write data has been detected by the NRZ signal; and a 1-7 code signal input to a decoder circuit based on the output of the SYNC pattern detection means. And a SYNC pattern discriminating circuit for judging whether or not it is included and transmitting the result to the host machine. In addition, the SYNC pattern detecting means detects a GAP pattern detecting circuit for detecting that at least two "100" patterns have continued in the continuous 1-7 code data, and a write N
An encoding circuit for encoding the RZ data, and a logic "1" when the content of the SYNC byte indicating the beginning of the write data encoded by the encoding circuit is "0101" or "0111" in the NRZ data, A SYNC pattern detection circuit for outputting a pattern signal which becomes a logic "0" at times other than
The configuration includes two pattern detection circuits that are enabled by the value of the pattern signal output from the SYNC pattern detection circuit, and a logical sum gate for calculating the logical sum of the outputs of the two pattern detection circuits. . More specifically, the first pattern detection circuit includes 1-7 code data output from the code conversion circuit, the GAP pattern detected by the GAP pattern detection circuit, and the SYN
Based on the pattern signal output from the C pattern detection circuit, it is enabled when the pattern signal is "0", and the 1-7 code data following the GAP pattern is a SYNC byte corresponding to the pattern signal "0". Is output, a signal indicating that a SYNC pattern has been detected is output. The second pattern detection circuit includes 1-7 code data output from the code conversion circuit, the GAP pattern detected by the GAP pattern detection circuit, and the S
Based on the pattern signal output from the YNC pattern detection circuit, it is enabled when the pattern signal is "1", and the 1-7 code data following the GAP pattern is a SYNC byte corresponding to the pattern signal "1". Is output, a signal indicating that a SYNC pattern has been detected is output. This aims to achieve the above-mentioned object.
まず、ヘッドによって読み出されたアナログ信号がコ
ード変換回路にて1−7コードデータに変換される。次
に、コード変換回路からの1−7コードデータと書き込
みNRZ信号により読み出されたデータにSYNCデータが含
まれているかどうかがSYNCパターン検出手段にて判断さ
れる。SYNCパターンが検出されるとSYNCパターン検出手
段からのSYNC検出信号がアクティブとなる。上記の1−
7コード変換回路を具備する磁気ディスク装置では、直
ちにSYNCパターン判別回路が作動し、SYNCパターン検出
手段からのSYNC検出信号がアクティブであれば当該領域
に書き込まれたデータが存在すると判断する。一方、SY
NC検出信号がノンアクティブであれば当該領域に書き込
まれたデータが存在しないと判断し、上位装置に伝達す
る。First, an analog signal read by the head is converted into 1-7 code data by a code conversion circuit. Next, it is determined by the SYNC pattern detecting means whether or not SYNC data is included in the 1-7 code data from the code conversion circuit and the data read by the write NRZ signal. When the SYNC pattern is detected, the SYNC detection signal from the SYNC pattern detection means becomes active. 1-
In the magnetic disk device having the 7-code conversion circuit, the SYNC pattern discriminating circuit is immediately activated, and if the SYNC detection signal from the SYNC pattern detecting means is active, it is determined that the data written in the area exists. Meanwhile, SY
If the NC detection signal is non-active, it is determined that there is no data written in the area, and is transmitted to the host device.
以下、本発明の一実施例を第1図ないし第2図に基づ
いて説明する。Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
第1図の実施例は1−7コードビット102に変換する
ためのコード変換回路20と、復号化開始信号101をトリ
ガとしてコード変換回路20からの1−7コードビット10
2をデコードするためのデコーダ回路40と、デコーダ回
路40からのクロック補正信号104により読み出し用基本
クロック106を補正し復合化クロック105を取り出すため
のクロック補正回路30と、デコーダ回路40からのRAW N
RZデータ112とデコード正常信号113との論理積をとりNR
Zデータ111を出力すための論理積ゲート50と、コード変
換回路20からの1−7コードビット102と書き込みNRZ信
号108により書き込みデータの始まりを示すSYNCパター
ンが検出されたかどうかを知るためのSYNCパターン検出
手段1とから構成されている。符号2はSYNCパターン判
別回路を示す。In the embodiment shown in FIG. 1, a code conversion circuit 20 for converting to a 1-7 code bit 102 and a 1-7 code bit 10 from the code conversion circuit 20 triggered by a decoding start signal 101 are used as a trigger.
2, a clock correction circuit 30 for correcting the basic clock 106 for reading by the clock correction signal 104 from the decoder circuit 40 and extracting the decoded clock 105, and a RAW N from the decoder circuit 40.
Logical product of RZ data 112 and decode normal signal 113
AND gate 50 for outputting Z data 111, SYNC for knowing whether or not a SYNC pattern indicating the start of write data is detected by 1-7 code bits 102 from code conversion circuit 20 and write NRZ signal 108 And a pattern detecting means 1. Reference numeral 2 denotes a SYNC pattern determination circuit.
ここで、SYNCパターン検出手段1は、書き込みNRZ信
号108を符号化開始信号107をトリガとして符号化するた
めの符号化回路17と、書き込み1−7データ114の始ま
りを示すSYNCバイトの内容がNRZデータで「0101」か「0
110」の時に論理「1」、それ以外の時に論理「0」と
なるようなパターン信号を出力するためのSYNCパターン
検出回路16と、復合化開始信号101をトリガとしてコー
ド変換回路20からの連続する1−7コードビット102に
「100」パターンが少なくとも2個以上続いたかどうか
を検出するためのGAPパターン検出回路11と、SYNCパタ
ーン検出回路16からの第1のパターン信号109とGAPパタ
ーン検出回路11からのGAPパターン検出信号103とコード
変換回路20からの1−7コードビット102とからパター
ンの検出を行うための第1のパターン検出回路12と、SY
NCパターン検出回路からの第1のパターン信号109の論
理否定をとるためのインバータゲート15と、インバータ
ゲート15からの第2のパターン信号110とGAPパターン検
出回路11からのGAPパターン検出信号103とコード変換回
路20からの1−7コードビット102とからパターンの検
出を行うための第2のパターン検出回路13と、第1のパ
ターン検出回路12の出力と第2のパターン検出回路13の
出力との論理和をとりSYNC検出信号115を出力するため
の論理和ゲート14から構成されている。Here, the SYNC pattern detecting means 1 includes an encoding circuit 17 for encoding the write NRZ signal 108 using the encoding start signal 107 as a trigger, and a SYNC byte indicating the beginning of the write 1-7 data 114. "0101" or "0"
A SYNC pattern detection circuit 16 for outputting a pattern signal which becomes a logic "1" at the time of "110" and a logic "0" at other times, and a continuation from the code conversion circuit 20 triggered by the decoding start signal 101. A GAP pattern detection circuit 11 for detecting whether at least two "100" patterns have continued to the 1-7 code bits 102, a first pattern signal 109 from the SYNC pattern detection circuit 16, and a GAP pattern detection circuit A first pattern detection circuit 12 for detecting a pattern from the GAP pattern detection signal 103 from the code conversion circuit 11 and the 1-7 code bits 102 from the code conversion circuit 20;
An inverter gate 15 for performing logical negation of the first pattern signal 109 from the NC pattern detection circuit; a second pattern signal 110 from the inverter gate 15; a GAP pattern detection signal 103 from the GAP pattern detection circuit 11; A second pattern detection circuit 13 for detecting a pattern from the 1-7 code bits 102 from the conversion circuit 20, and an output of the first pattern detection circuit 12 and an output of the second pattern detection circuit 13 It comprises a logical sum gate 14 for taking a logical sum and outputting a SYNC detection signal 115.
さらに、上記1−7コード変換回路を具備する磁気デ
ィスク装置は、論理和ゲート14の出力を利用し、読み出
した1−7コードビットにSYNCデータが含まれているか
どうかを判断し、その判断結果を上位装置に送出するた
めの手段を併設するという構成を採っている。Further, the magnetic disk device having the above-mentioned 1-7 code conversion circuit uses the output of the OR gate 14 to judge whether or not the read 1-7 code bit contains SYNC data, and judges the judgment result. Is transmitted to the host device.
次に本実施例の動作について説明する。 Next, the operation of this embodiment will be described.
(A)符号化開始信号107がアクティブになると書き込
みNRZ信号108は符号化回路17にて書き込み1−7データ
114に符号化される。そして、この書き込み1−7デー
タ114はSYNCパターン検出回路16に伝達される。(A) When the coding start signal 107 becomes active, the write NRZ signal 108 is written by the coding circuit 17 to write 1-7 data.
Encoded to 114. Then, the write 1-7 data 114 is transmitted to the SYNC pattern detection circuit 16.
(B)第2図に示されるようにSYNCバイトの上位4ビッ
トのNRZ信号を1−7コードデータに変換すると3グル
ープに分けられる。つまり「001010」か「010101」か
「010010」か「010100」の時はグループA、「001000」
の時はグループB、「001001」の時はグループとする。
但し、グループCは次に続く上位4ビットの内容により
必ずAかBのグループに統合される。(B) As shown in FIG. 2, when the NRZ signal of the upper 4 bits of the SYNC byte is converted into 1-7 code data, it is divided into three groups. In other words, when it is “001010”, “010101”, “010010”, or “010100”, the group A is “001000”
Is a group B, and "001001" is a group.
However, the group C is always integrated into the group A or B according to the contents of the following upper 4 bits.
(C)SYNCパターン検出回路16では、書き込み1−7デ
ータ114がグループAの時には第1のパターン信号109を
アクティブにし、グループBの時にはインアクティブに
する。(C) The SYNC pattern detection circuit 16 activates the first pattern signal 109 when the write 1-7 data 114 is in group A, and inactivates it when it is in group B.
(D)第1のパターン信号109がアクティブの時には第
1のパターン検出回路12がイネーブルにされ、インアク
ティブの時には第2のパターン検出回路13がイネーブル
にされる。(D) When the first pattern signal 109 is active, the first pattern detection circuit 12 is enabled, and when it is inactive, the second pattern detection circuit 13 is enabled.
(E)復号化開始信号101がアクティブになると、コー
ド変換回路20からの1−7コード102はデコーダ回路40
にて復号化が開始される。ここで、デコーダ回路40から
クロック補正回路30にクロック補正信号104が出力され
ると、クロック補正回路30から復合化クロック105が送
られてくる。この復合化クロック105にタイミングを合
わせてデコーダ回路40にて復合化が行われる。(E) When the decoding start signal 101 becomes active, the 1-7 code 102 from the code conversion circuit 20 is
Starts decoding. Here, when the clock correction signal 104 is output from the decoder circuit 40 to the clock correction circuit 30, the decoded clock 105 is sent from the clock correction circuit 30. The decoding is performed by the decoder circuit 40 in synchronization with the timing of the decoding clock 105.
(F)クロック補正が正常に行われ「0000……」への復
号化が確認できた時、デコード正常信号113がアクティ
ブとなり、RAW NRZデータ112はNRZデータ111として上
位回路に伝達される。(F) When clock correction is normally performed and decoding to “0000...” Can be confirmed, the decode normal signal 113 becomes active, and the RAW NRZ data 112 is transmitted to the higher-level circuit as NRZ data 111.
(G)また、復号化開始信号101がアクティブになるとG
APパターン検出回路11に1−7コード102が伝達され
る。(G) When the decoding start signal 101 becomes active, G
The 1-7 code 102 is transmitted to the AP pattern detection circuit 11.
(H)GAPパターン検出回路11では「100100……」と連
続するGAPパターンを検出するとGAPパターン検出信号10
3がアクティブになる。(H) When the GAP pattern detection circuit 11 detects a GAP pattern that is continuous with "100100 ...", the GAP pattern detection signal 10
3 becomes active.
(I)GAPパターンの後に続くSYNCパターンがAグルー
プの時は、第1のパターン検出回路12で、Bグループの
時は第2のパターン検出回路13で検出される。(I) When the SYNC pattern following the GAP pattern is the A group, it is detected by the first pattern detection circuit 12, and when it is the B group, it is detected by the second pattern detection circuit 13.
(J)SYNCパターンが検出されるとSYNC検出信号115が
アクティブとなる。(J) When the SYNC pattern is detected, the SYNC detection signal 115 becomes active.
(K)第1図の回路を具備する磁気ディスク装置は、SY
NC検出信号115がアクティブであれば当該領域に書き込
まれたデータが存在するとみなし、一方SYNC検出信号11
5がアクティブであれば当該領域に書き込まれたデータ
が存在しないとみなし、上位装置に伝達する。(K) A magnetic disk drive having the circuit of FIG.
If the NC detection signal 115 is active, it is considered that there is data written in the area.
If 5 is active, it is considered that there is no data written in the area, and the data is transmitted to the host device.
以上のように本発明によると、SYNCパターン検出手段
を具備し、さらに読み出した1−7コードビットにSYNC
データが含まれているかどうかを判断し、その判断結果
を上位装置に送出するための、SYNCパターン判別回路を
併設するという構成を採用したので、書き込み時のSYNC
パターンをラッチすることにより、読み出した1−7コ
ードビットを復号化することなしに当該領域に書き込ま
れたデータが存在するか否かを認識することができる。
これがため、クロック補正回路やデコード回路の不具合
により正しく復号化できなかった場合でも当該領域への
再書き込みによるデータ破壊を未然に妨げるという従来
にない優れた磁気ディスク装置を提供することができ
る。As described above, according to the present invention, the SYNC pattern detecting means is provided,
Since a configuration is adopted in which a SYNC pattern determining circuit for judging whether or not data is included and transmitting the judgment result to a higher-level device is provided, the SYNC at the time of writing is
By latching the pattern, it is possible to recognize whether or not the data written in the area exists without decoding the read 1-7 code bits.
For this reason, it is possible to provide an unprecedented excellent magnetic disk device that prevents data destruction due to rewriting in the area even when decoding cannot be performed correctly due to a malfunction of the clock correction circuit or the decoding circuit.
第1図は本発明の一実施例を示す構成図、第2図はNRZ
信号00〜0Fを1−7コードに符号化した場合を示す説明
図、第3図はGAPパターンを復号化した場合を示す説明
図、第4図と第5図は1−7コード変換の説明図、第6
図は従来例を示す構成図である。 1……SYNCパターン検出手段、2……SYNCパターン判別
回路、20……コード変換回路、30……クロック補正回
路、40……デコーダ回路。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
FIG. 3 is an explanatory diagram showing a case where signals 00-0F are encoded into a 1-7 code, FIG. 3 is an explanatory diagram showing a case where a GAP pattern is decoded, and FIG. 4 and FIG. Fig. 6
FIG. 1 is a configuration diagram showing a conventional example. 1 SYNC pattern detecting means 2 SYNC pattern discriminating circuit 20 Code conversion circuit 30 Clock correction circuit 40 Decoder circuit
Claims (1)
を1−7コードデータに変換するためのコード変換回路
と、この1−7コードデータをNRZ(Non Return to Zer
o)信号に復号化するためのデコーダ回路と、この復号
化されたNRZ信号のフレームを補正するためのクロック
補正回路とを有する磁気ディスク装置において、 前記コード変換回路からの1−7コードデータと書き込
みNRZ信号により書き込みデータの始まりを示すSYNCパ
ターンが検出されたかどうかを知るためのSYNCパターン
検出手段と、このSYNCパターン検出手段の出力に基づい
て前記デコーダ回路に入力される1−7コード信号にSY
NCデータが含まれているか否かを判断するとともにその
結果を上位機へ送出するSYNCパターン判別回路とを備
え、 前記SYNCパターン検出手段が、 前記コード変換回路から出力された1−7コードデータ
の中から、「100100」からなるGAPパターンを検出する
ためのGAPパターン検出回路と、 書き込みNRZデータを符号化するための符号化回路と、 この符号化回路で符号化された書き込みデータの始まり
を示すSYNCバイトの内容がNRZデータで「0101」か「011
0」の時に論理「1」、それ以外の時に論理「0」とな
るようなパターン信号を出力するためのSYNCパターン検
出回路と、 前記コード変換回路から出力された1−7コードデー
タ、前記GAPパターン検出回路で検出された前記GAPパタ
ーン及び前記SYNCパターン検出回路から出力されたパタ
ーン信号に基づき、当該パターン信号が「0」ときにイ
ネーブルになるとともに、当該GAPパターンに続く当該
1−7コードデータが当該パターン信号「0」に対応す
るSYNCバイトに一致すれば「SYNCパターンを検出した信
号」を出力する第一のパターン検出回路と、 前記コード変換回路から出力された1−7コードデー
タ、前記GAPパターン検出回路で検出された前記GAPパタ
ーン及び前記SYNCパターン検出回路から出力されたパタ
ーン信号に基づき、当該パターン信号が「1」ときにイ
ネーブルになるとともに、当該GAPパターンに続く当該
1−7コードデータが当該パターン信号「1」に対応す
るSYNCバイトに一致すれば「SYNCパターンを検出した信
号」を出力する第二のパターン検出回路と、 これら2つのパターン検出回路の出力の論理和をとるた
めの論理和ゲートと、 を備えていることを特徴とした磁気ディスク装置。1. A code conversion circuit for converting an analog signal read by a head into 1-7 code data, and converting the 1-7 code data into an NRZ (Non Return to Zero)
o) In a magnetic disk drive having a decoder circuit for decoding into a signal and a clock correction circuit for correcting a frame of the decoded NRZ signal, 1-7 code data from the code conversion circuit SYNC pattern detection means for knowing whether or not a SYNC pattern indicating the start of write data is detected by the write NRZ signal; and a 1-7 code signal input to the decoder circuit based on the output of the SYNC pattern detection means. SY
A SYNC pattern discriminating circuit for judging whether or not NC data is included and transmitting the result to a higher-level device, wherein the SYNC pattern detecting means detects 1-7 code data output from the code conversion circuit. From the inside, a GAP pattern detection circuit for detecting a GAP pattern consisting of “100100”, an encoding circuit for encoding the write NRZ data, and a start of the write data encoded by the encoding circuit The content of the SYNC byte is NRZ data and is "0101" or "011".
A SYNC pattern detection circuit for outputting a pattern signal which becomes a logic "1" when it is "0" and a logic "0" otherwise, and 1-7 code data outputted from the code conversion circuit, Based on the GAP pattern detected by the pattern detection circuit and the pattern signal output from the SYNC pattern detection circuit, the pattern signal is enabled when the pattern signal is "0" and the 1-7 code data following the GAP pattern If a SYNC byte corresponding to the pattern signal “0” is matched, a first pattern detection circuit that outputs a “signal that detected a SYNC pattern”, and 1-7 code data output from the code conversion circuit, Based on the GAP pattern detected by the GAP pattern detection circuit and the pattern signal output from the SYNC pattern detection circuit, the pattern signal Is enabled when is "1", and outputs a "signal detected a SYNC pattern" if the 1-7 code data following the GAP pattern matches the SYNC byte corresponding to the pattern signal "1". A magnetic disk drive comprising: two pattern detection circuits; and a logical sum gate for obtaining a logical sum of outputs of the two pattern detection circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326549A JP2792228B2 (en) | 1990-11-28 | 1990-11-28 | Magnetic disk drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2326549A JP2792228B2 (en) | 1990-11-28 | 1990-11-28 | Magnetic disk drive |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04195973A JPH04195973A (en) | 1992-07-15 |
JP2792228B2 true JP2792228B2 (en) | 1998-09-03 |
Family
ID=18189070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2326549A Expired - Lifetime JP2792228B2 (en) | 1990-11-28 | 1990-11-28 | Magnetic disk drive |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2792228B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57162106A (en) * | 1981-03-31 | 1982-10-05 | Casio Comput Co Ltd | Information processing controlling circuit |
JP2805780B2 (en) * | 1988-12-21 | 1998-09-30 | 日本電気株式会社 | Magnetic disk drive |
-
1990
- 1990-11-28 JP JP2326549A patent/JP2792228B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04195973A (en) | 1992-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4000513A (en) | Apparatus and method for data recording with peak shift compensation | |
US5537422A (en) | Synchronization signal detector, synchronization signal detecting method and demodulator | |
CA1211570A (en) | Method of coding a sequence of blocks of binary data bits into a sequence of blocks of binary channel bits, arrangement for demodulating the data bits coded in accordance with the method, and recording medium having an information structure containing | |
US4183066A (en) | Technique for recording data on magnetic disks at plural densities | |
US3827078A (en) | Digital data retrieval system with dynamic window skew | |
US5572496A (en) | Apparatus for reproducing an encoded digital signal based on a frame synchronization signal | |
US4860324A (en) | Information data recovering apparatus | |
JP2592054B2 (en) | Data recording method | |
US3562726A (en) | Dual track encoder and decoder | |
JP2900507B2 (en) | Digital data playback device | |
US5175655A (en) | Method and apparatus for verifying a signal recorded in an encoded form on a medium | |
US5920440A (en) | Gray code decoding circuit of a hard disk drive | |
JP2792228B2 (en) | Magnetic disk drive | |
GB2154399A (en) | Method of encoding a stream of data bits arrangement for performing the method and arrangement for decoding the stream of channel bits obtained in accordance with this method | |
US5101394A (en) | Data reproducing apparatus | |
KR100535292B1 (en) | Data transmission device and data transmission method | |
JP2805780B2 (en) | Magnetic disk drive | |
JP3697809B2 (en) | Signal detection circuit | |
US3774178A (en) | Conversion of nrz data to self-clocking data | |
EP0920008A2 (en) | Magnetic recording encoder system for A(1,7) channel having a 2/3 coding rate | |
US5222001A (en) | Signal processing circuit of digital audio tape recorder | |
JP2658741B2 (en) | Optical recording / reproducing method | |
JP3276700B2 (en) | Disc data recording method and disc data recording / reproducing method | |
JPH0568790B2 (en) | ||
KR0152771B1 (en) | Error detecting device for digital magnetic recording/reproducing player |