JP2780829B2 - Method for manufacturing optical semiconductor integrated device - Google Patents

Method for manufacturing optical semiconductor integrated device

Info

Publication number
JP2780829B2
JP2780829B2 JP34096289A JP34096289A JP2780829B2 JP 2780829 B2 JP2780829 B2 JP 2780829B2 JP 34096289 A JP34096289 A JP 34096289A JP 34096289 A JP34096289 A JP 34096289A JP 2780829 B2 JP2780829 B2 JP 2780829B2
Authority
JP
Japan
Prior art keywords
mask
waveguide
layer
optical semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34096289A
Other languages
Japanese (ja)
Other versions
JPH03198392A (en
Inventor
晴久 雙田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34096289A priority Critical patent/JP2780829B2/en
Publication of JPH03198392A publication Critical patent/JPH03198392A/en
Application granted granted Critical
Publication of JP2780829B2 publication Critical patent/JP2780829B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 [概要] 2つ以上の光半導体素子の導波路を互いに突き合わせ
て整合した直接結合(バットジョイント)型の光半導体
集積装置の製造方法に関し、 直接結合型の光半導体集積装置を製造する方法におい
て、複数の光半導体素子の光導波路層の所望の厚さを確
保しつつ、結合部における厚さの変化を低減することの
できる光半導体装置の製造方法を提供することを目的と
し、 同一半導体基板上に第1および第2の光半導体素子を
その導波路部分を直接結合型に配置して、集積する光半
導体集積装置の製造方法であって、第1の導波路を形成
すべき第1の半導体層を選択的に形成し、その上に第1
の導波路を覆う第1のマスクの領域と、第1の導波路を
形成すべき領域から所定距離以上離され、第2の導波路
を形成すべき領域に沿って形成された第2のマスクの領
域とを形成し、これら第1、第2のマスクの領域を用い
て第2の導波路を形成すべき第2の半導体層を選択的に
成長する工程とを含むように構成する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a direct coupling (bat joint) type optical semiconductor integrated device in which waveguides of two or more optical semiconductor elements are abutted and matched with each other, and relates to a direct coupling type optical semiconductor integrated device. In a method of manufacturing a device, there is provided a method of manufacturing an optical semiconductor device capable of reducing a change in thickness at a coupling portion while securing a desired thickness of an optical waveguide layer of a plurality of optical semiconductor elements. A method of manufacturing an optical semiconductor integrated device in which first and second optical semiconductor elements are integrated on a same semiconductor substrate by directly arranging waveguide portions thereof, wherein the first waveguide is A first semiconductor layer to be formed is selectively formed, and a first semiconductor layer is formed thereon.
And a second mask formed along the region where the second waveguide is to be formed, separated from the region where the first waveguide is to be formed by a predetermined distance or more, and the region where the first waveguide is to be formed. And selectively growing a second semiconductor layer on which a second waveguide is to be formed using the regions of the first and second masks.

[産業上の利用分野] 本発明は、光半導体集積装置の製造方法に関し、特に
2つ以上の光半導体素子の導波路を互いに突き合わせて
整合した直接結合(バットジョイント)型の光半導体集
積装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an optical semiconductor integrated device, and more particularly to a direct coupling (butt joint) type optical semiconductor integrated device in which waveguides of two or more optical semiconductor elements are aligned by abutting each other. It relates to a manufacturing method.

[従来の技術] 従来、2つ以上の光半導体素子をそれぞれの導波路を
突き合わせて直接結合型で作成する際には、一方の光半
導体素子をある程度まで作成し、マスクで覆い、他方の
光半導体素子を形成すべき領域上の不要物をエッチング
で除去し、他方の光半導体素子を一方の光半導体素子に
隣接して形成することによって作成していた。この模様
を第2図を参照して説明する。
[Prior Art] Conventionally, when two or more optical semiconductor elements are directly coupled with each other by abutting respective waveguides, one optical semiconductor element is formed to some extent, covered with a mask, and the other optical semiconductor element is covered with a mask. Unnecessary substances on a region where a semiconductor element is to be formed are removed by etching, and the other optical semiconductor element is formed adjacent to one optical semiconductor element. This pattern will be described with reference to FIG.

第2図(A)において、下地結晶50上に、一方の光半
導体素子を形成すべき第1導波路層54およびその上に保
護層55aを形成した後、たとえばSiO2等からなるマスク5
1を形成し、このマスク51を用いて露出部分の保護層55
a、第1導波路層54をエッチングして除去し、露出した
下地結晶51上に今度は第2光半導体素子を形成すべき第
2導波路層56と保護層55bを形成していた。
In FIG. 2A, after forming a first waveguide layer 54 on which one optical semiconductor element is to be formed and a protective layer 55a thereon on a base crystal 50, a mask 5 made of, for example, SiO 2 or the like is formed.
1 is formed, and the protective layer 55 in the exposed portion is
a, The first waveguide layer 54 was removed by etching, and the second waveguide layer 56 for forming the second optical semiconductor element and the protective layer 55b were formed on the exposed base crystal 51 this time.

ところが、第2光半導体素子を第1光半導体素子に隣
接して形成する際、マスク51の近傍で第2導波路層56の
成長膜厚が厚くなり、成長層の膜厚が不均一になる現象
が生じる。すなわち、図に示すように、結合部からごく
近傍で成長膜厚が急に厚くなり、やがて徐々に減少して
盛り上がり部を形成し、ある程度以上離れたところにお
いてはほぼ均一な厚さになる。第2導波路層56の上の保
護層55bにおいては、不均一な厚さ分布は緩和する方向
に向かうが、厚さの変化は直ちには解消しない。このた
め、マスク51を除去した後、再びクラッド層を成長し、
平坦な平面を得るようにしている。
However, when the second optical semiconductor device is formed adjacent to the first optical semiconductor device, the growth thickness of the second waveguide layer 56 becomes large near the mask 51, and the thickness of the growth layer becomes uneven. A phenomenon occurs. In other words, as shown in the figure, the growth film thickness suddenly increases in the immediate vicinity of the joint portion, gradually decreases and forms a bulge portion, and becomes almost uniform at a position separated by a certain degree or more. In the protective layer 55b on the second waveguide layer 56, the non-uniform thickness distribution tends to relax, but the change in thickness does not immediately disappear. For this reason, after removing the mask 51, the cladding layer is grown again,
I try to get a flat plane.

第2図(A)においては、第1光半導体素子の導波路
層54と第2光半導体素子の第2導波路層56の均一部とが
ほぼ同一な厚さを有するように成長を行った場合を示し
たが、この場合は、図示のように結合部において大きな
段差が発生してしまう。このような段差は製造工程にお
いて差し障りとなるばかりでなく、光散乱等の原因とも
なり、光半導体素子の特性上好ましくない。
In FIG. 2A, the growth was performed so that the waveguide layer 54 of the first optical semiconductor element and the uniform portion of the second waveguide layer 56 of the second optical semiconductor element had substantially the same thickness. Although a case has been shown, in this case, a large step occurs at the coupling portion as illustrated. Such a step not only hinders the manufacturing process but also causes light scattering and the like, which is not preferable in terms of the characteristics of the optical semiconductor element.

結合部において、2つの光半導体素子の導波路層がほ
ぼ同じ厚さになるように制御することはできる。これを
第2図(B)に示す。第2光半導体素子の第2導波路層
56の厚さを小さめに制御して、第1導波路層54との結合
部においてほぼ同じ厚さを持つようにした場合、第2導
波路層56は全体の厚さが薄くなる。このため、結合部か
ら離れるに従って第2導波路層56の厚さは薄くなり、均
一部においては薄くなり過ぎて所望の特性を示すことが
できなくなる。このため、薄い均一部において光が逃散
する現象等が生じ、光半導体素子の所期の特性を実現す
ることができなくなる。
At the coupling portion, it is possible to control so that the waveguide layers of the two optical semiconductor elements have substantially the same thickness. This is shown in FIG. 2 (B). Second waveguide layer of second optical semiconductor device
When the thickness of the second waveguide layer 56 is controlled to be small to have substantially the same thickness at the joint with the first waveguide layer 54, the overall thickness of the second waveguide layer 56 is reduced. For this reason, the thickness of the second waveguide layer 56 becomes thinner as the distance from the coupling portion increases, and it becomes too thin in a uniform portion, so that desired characteristics cannot be exhibited. For this reason, a phenomenon in which light escapes in the thin uniform portion occurs, and the desired characteristics of the optical semiconductor element cannot be realized.

このように、結合部において厚さの差を無くすように
することは可能であるが、この場合には光半導体素子の
特性そのものが保障されされなくなってしまう。
As described above, it is possible to eliminate the difference in thickness at the joint, but in this case, the characteristics of the optical semiconductor element itself cannot be guaranteed.

マスクに近接した層厚の厚い部分とマスクから離れた
均一な厚さを有する均一部の厚さとは、たとえば3〜4
倍も異なる。そこで、均一部で所望の厚さを得ようとし
た場合、結合部からその近傍約20〜30μm程度に亘っ
て、所望の厚さよりも3〜4倍も厚い部分が発生し、結
合部には大きな段差が発生してしまう。
The thickness of the thick part close to the mask and the uniform part having a uniform thickness away from the mask are, for example, 3 to 4
Times different. Therefore, when trying to obtain a desired thickness in a uniform portion, a portion 3 to 4 times thicker than the desired thickness is generated from the joining portion to about 20 to 30 μm in the vicinity thereof, and the joining portion has A large step occurs.

[発明が解決しようとする課題] 以上説明したように、従来の技術によって直接結合型
の光半導体集積装置を製造しようとすると、2つの光半
導体素子の結合部において、光導波路層の厚さに大きな
段差が生じてしまう。
[Problems to be Solved by the Invention] As described above, when an optical semiconductor integrated device of a direct coupling type is to be manufactured by the conventional technique, the thickness of the optical waveguide layer is reduced at the coupling portion between two optical semiconductor elements. A large step occurs.

本発明の目的は、直接結合型の光半導体集積装置を製
造する方法において、複数の光半導体素子の光導波路層
の所望の厚さを確保しつつ、結合部における厚さの変化
を低減することのできる光半導体装置の製造方法を提供
することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for manufacturing a direct-coupling type optical semiconductor integrated device, in which a desired thickness of an optical waveguide layer of a plurality of optical semiconductor elements is secured while reducing a change in thickness at a coupling portion. It is an object of the present invention to provide a method for manufacturing an optical semiconductor device which can be performed.

[課題を解決するための手段] 第1図は本発明の原理説明図である。[Means for Solving the Problems] FIG. 1 is an explanatory view of the principle of the present invention.

第1図(A)は、製造すべき光半導体集積装置の構造
を概略的に示す。半導体基板1の上に第1の導波路2aと
第2の導波路3aとが直線上に当接し、直接結合を構成し
ている。第1の導波路2a内の光は、第1の導波路に沿っ
て進み、第2の導波路3aに進入する。これらの導波路2
a、3aは、半平面に形成した第1の半導体層2と残り半
平面に形成した第2の半導体層からストライプ状領域以
外の不要部分を除去することによって形成できる。
FIG. 1A schematically shows the structure of an optical semiconductor integrated device to be manufactured. The first waveguide 2a and the second waveguide 3a abut on the semiconductor substrate 1 in a straight line to form a direct coupling. Light in the first waveguide 2a travels along the first waveguide and enters the second waveguide 3a. These waveguides 2
a and 3a can be formed by removing unnecessary portions other than the striped region from the first semiconductor layer 2 formed on the half plane and the second semiconductor layer formed on the remaining half plane.

第1図(A)に示すような、光半導体集積装置の製造
方法を第1図(B)〜(E)を参照して説明する。
A method for manufacturing an optical semiconductor integrated device as shown in FIG. 1 (A) will be described with reference to FIGS. 1 (B) to 1 (E).

第1図(B)において、半導体基板1上に第1の導波
路2aを形成すべき第1の半導体層2が選択的に形成さ
れ、その上に結晶成長を抑制する機能を有する第1のマ
スク4が準備されている。さらに、第2の導波路3aを形
成すべき領域に沿って第2のマスク5を準備する。第1
の導波路2aとなる領域の近傍では、第2のマスク5は切
り欠かれている。
In FIG. 1B, a first semiconductor layer 2 on which a first waveguide 2a is to be formed is selectively formed on a semiconductor substrate 1, and a first semiconductor layer 2 having a function of suppressing crystal growth thereon is formed. A mask 4 is prepared. Further, a second mask 5 is prepared along the region where the second waveguide 3a is to be formed. First
The second mask 5 is cut off in the vicinity of the region to be the waveguide 2a.

これら第1および第2のマスク4、5を用いて、半導
体基板1上に結晶成長を行って第2の半導体層3を成長
させる。
Using the first and second masks 4 and 5, crystal growth is performed on the semiconductor substrate 1 to grow the second semiconductor layer 3.

第1図(C)は、第1および第2のマスク4、5の配
置を説明するための平面図である。第1のマスク4の下
には既に第1の導波路2aを形成すべき第1の半導体層2
が形成されており、その上に第1のマスク4が作成され
ている。第1の導波路の延長上に第2の導波路3aを作成
することが予定されている。第2のマスク5は第2の導
波路3aを形成すべき領域に沿って作成され、第1のマス
ク4の近傍では第2の導波路3a(第1の導波路2a)を形
成すべき領域から所定距離以上離されている。
FIG. 1C is a plan view for explaining the arrangement of the first and second masks 4 and 5. Under the first mask 4, the first semiconductor layer 2 on which the first waveguide 2a is to be formed has already been formed.
Are formed, and the first mask 4 is formed thereon. It is planned to create a second waveguide 3a on the extension of the first waveguide. The second mask 5 is formed along the region where the second waveguide 3a is to be formed, and the region where the second waveguide 3a (the first waveguide 2a) is to be formed near the first mask 4. From a predetermined distance or more.

このようなマスク4、5を用いて、第1図(D)に示
すような半導体基板1上に第2の導波路層3の結晶成長
を行う。第2の半導体層3の厚さは第1の半導体層2の
厚さとほぼ同等とする。
By using such masks 4 and 5, crystal growth of the second waveguide layer 3 is performed on the semiconductor substrate 1 as shown in FIG. The thickness of the second semiconductor layer 3 is substantially equal to the thickness of the first semiconductor layer 2.

[作用] 従来の技術においては、第1のマスク4に相当するマ
スクのみを用いて結晶成長を行っていた。その時には結
合部近傍で成長した半導体層の厚さが増大し、全体とし
て厚さに不均一が生じてしまった。
[Operation] In the conventional technology, crystal growth is performed using only a mask corresponding to the first mask 4. At that time, the thickness of the semiconductor layer grown near the joint increased, and the thickness became uneven as a whole.

上述の方法によって、結晶成長を行うと、第1図
(D)に示すようにほぼ均一な厚さを有する第2の半導
体層3が成長できる。この原因は以下のように考えられ
る。
When the crystal is grown by the above method, the second semiconductor layer 3 having a substantially uniform thickness can be grown as shown in FIG. 1 (D). The cause is considered as follows.

第1図(E)は、第1および第2のマスクの作用を概
念的に示す。第1のマスク4と第2のマスク5は結晶成
長を抑制する機能を有するので、ソース材料がマスク面
に到達してもその上で結晶成長は生じない。一方、半導
体基板1が露出している部分6では、表面に到達したソ
ース材料が結晶となって固化する。従って、半導体基板
1の露出部分6に対しては、上方からソース材料の輸送
が連続的に行われる。これに対して第1のマスク4およ
び第2のマスク5に向かったソース材料は、表面上で堆
積できず、横方向に拡散することになる。これを第1図
(E)の矢印で示している。すなわち、マスク4、5上
から拡散するソース材料が、半導体基板1の露出部分6
上に到達するとそこで結晶成長を起こす。従って、マス
ク4、5の端部に近い半導体基板1の露出表面では結晶
成長が盛んになる。
FIG. 1E conceptually shows the operation of the first and second masks. Since the first mask 4 and the second mask 5 have a function of suppressing crystal growth, no crystal growth occurs on the source material even when the source material reaches the mask surface. On the other hand, in the portion 6 where the semiconductor substrate 1 is exposed, the source material reaching the surface is crystallized and solidified. Therefore, the source material is continuously transported to the exposed portion 6 of the semiconductor substrate 1 from above. On the other hand, the source material directed to the first mask 4 and the second mask 5 cannot be deposited on the surface and diffuses in the lateral direction. This is indicated by the arrow in FIG. That is, the source material diffused from above the masks 4 and 5 is
When it reaches the top, crystal growth occurs there. Therefore, crystal growth becomes active on the exposed surface of the semiconductor substrate 1 near the ends of the masks 4 and 5.

従来は第1のマスク4のみが存在したので、マスク4
近傍のみで成長層が厚くなった。第1のマスク4から離
れた所では成長層は相対的に薄くなってしまう。そこ
で、この薄くなる領域において、第2の導波路3aを形成
すべき領域に沿って、第2のマスク5を作成することに
よって、第2の導波路3aを形成すべき領域全長に両マス
ク4、5から均等にソース材料が供給されるようにして
やれば、第2の導波路3aを形成すべき領域上の結晶成長
は均等となる。
Conventionally, only the first mask 4 exists, so the mask 4
The growth layer became thick only in the vicinity. At a location away from the first mask 4, the growth layer becomes relatively thin. Therefore, in this thinned region, by forming the second mask 5 along the region where the second waveguide 3a is to be formed, both masks 4 are formed over the entire length of the region where the second waveguide 3a is to be formed. If the source material is supplied uniformly from 5 and above, the crystal growth on the region where the second waveguide 3a is to be formed becomes uniform.

図中、第2のマスク5からより下方に離れた部分で
は、第2のマスク5の影響はなくなり、膜厚分布が出現
するが、そのような部分は光半導体集積装置として使用
しないので影響はない。
In the figure, in a portion further away from the second mask 5, the influence of the second mask 5 disappears, and a film thickness distribution appears. However, since such a portion is not used as an optical semiconductor integrated device, the influence is small. Absent.

このようにして、第1のマスク4および第2のマスク
5を用いて第2の半導体層3を形成した後、第1の導波
路2aおよび第2の導波路3aの部分上にマスクを形成し、
ストライプ状にエッチングを行うことにより、直接結合
型で結合部の段差を低減した第1図(A)に示すような
光半導体集積装置構造を得ることができる。
After the second semiconductor layer 3 is formed using the first mask 4 and the second mask 5 in this manner, a mask is formed on the first waveguide 2a and the second waveguide 3a. And
By performing etching in a stripe shape, it is possible to obtain an optical semiconductor integrated device structure as shown in FIG.

[実施例] 第3図(A)、(B)は、本発明に従って製造すべき
光半導体集積装置の一例を示す。第3図(A)は縦断面
図を示し、第3図(B)は斜視図を示す。
Example FIGS. 3A and 3B show an example of an optical semiconductor integrated device to be manufactured according to the present invention. FIG. 3 (A) shows a longitudinal sectional view, and FIG. 3 (B) shows a perspective view.

図において、n型InP基板11上にDFBレーザ20と光変調
器21を集積化して製造する。n型InP基板11の左側部分
の表面には、回折格子12が作成されている。基板11の上
に、たとえばInGaAsPから成る導波層(ガイド層)13が
作成され、その上に選択エッチングをストップさせるた
めのたとえばInPからなるエッチングストップ層17が作
成される。このエッチングストップ層17の上に、たとえ
ば組成の異なるInGaAsPからなる活性層14、吸収層16が
形成されている。これらの活性層、吸収層は、まず活性
層を全面に成長した後、不要部分をエッチング除去し、
残り部分に吸収層を選択的に成長させることによって作
成される。図の場合は、ホトルミネッセンス(PL)発光
波長の相対的に長いDFBレーザ20の活性層14が先に形成
され、エッチングによって右側部分が除去された後、PL
波長が相対的に短い光変調器21の吸収層16が形成されて
いる。活性層上、吸収層上には、たとえばp型InPから
なるクラッド層15が形成され、その一部はたとえばFeを
ドープした高抵抗分離層18に変換されている。クラッド
層15の上には、p+型InGaAsPからなるコンタクト層22が
形成され、その上にp側電極23a、23bが形成されてい
る。なお、InP基板11上にはn側基板24が形成されてい
る。また、光変調器21の端面上には、たとえば窒化シリ
コン(SiN)からなる反射防止(AR)膜25が形成されて
いる。
In the figure, a DFB laser 20 and an optical modulator 21 are integrated and manufactured on an n-type InP substrate 11. A diffraction grating 12 is formed on the left surface of the n-type InP substrate 11. A waveguide layer (guide layer) 13 made of, for example, InGaAsP is formed on a substrate 11, and an etching stop layer 17 made of, for example, InP for stopping selective etching is formed thereon. On this etching stop layer 17, an active layer 14 and an absorption layer 16 made of, for example, InGaAsP having different compositions are formed. For these active layers and absorption layers, first, after growing the active layer over the entire surface, unnecessary portions are removed by etching,
It is created by selectively growing an absorbing layer on the rest. In the case of the figure, the active layer 14 of the DFB laser 20 having a relatively long photoluminescence (PL) emission wavelength is formed first, and after the right portion is removed by etching, the PL is removed.
The absorption layer 16 of the optical modulator 21 having a relatively short wavelength is formed. On the active layer and the absorption layer, a cladding layer 15 made of, for example, p-type InP is formed, and a part thereof is converted into, for example, a high-resistance separation layer 18 doped with Fe. A contact layer 22 made of p + -type InGaAsP is formed on the cladding layer 15, and p-side electrodes 23a and 23b are formed thereon. Note that an n-side substrate 24 is formed on the InP substrate 11. On the end face of the optical modulator 21, an antireflection (AR) film 25 made of, for example, silicon nitride (SiN) is formed.

第3図(A)において、第1の活性層14と第2の吸収
層16の厚さが異なると、その結合部において、段差が発
生してしまう。段差はその後の製造工程において差し障
りとなるばかりでなく、光学的にも光散乱の原因を作る
等好ましくない効果を及ぼす。従って段差なるべく小さ
い方がよい。
In FIG. 3 (A), if the thicknesses of the first active layer 14 and the second absorption layer 16 are different, a step will occur at the joint. The steps not only hinder the subsequent manufacturing process, but also have undesirable effects such as optically causing light scattering. Therefore, it is better that the step is as small as possible.

第4図(A)〜(H)は、第3図(A)、(B)に示
すような、光半導体集積装置を製造する製造方法を説明
するための図である。
4 (A) to 4 (H) are views for explaining a method of manufacturing an optical semiconductor integrated device as shown in FIGS. 3 (A) and 3 (B).

第4図(A)において、n型InP基板11の表面には光
干渉法により選択的に回折格子12が形成され、その上に
PL波長1.1μmのInGaAsPからなる厚さ約0.15μmのガイ
ド層13が液相成長法で成長されている。この上に厚さ約
200〜300ÅのInP層からなるエッチングストップ層17が
成長され、その上にPL波長1.55μmのノンドープInGaAs
Pからなる厚さ約0.15μmの発光層となる第1の活性層1
4、P型InPの保護層15aが形成されている。保護層15a
は、第1の活性層14の保護の役割を果たすと共に、後に
クラッド層15の一部を構成する。保護層15aの上に、SiO
2からなるマスク31がCVDで厚さ約2500Å作成される。マ
スク31はDFBレーザ部分を覆ってエッチングさせない役
目を有する。さらにこのマスク31は、後に説明するよう
に光変調器部分の光導波路部分を挾むように延在してい
る。
In FIG. 4 (A), a diffraction grating 12 is selectively formed on the surface of an n-type InP substrate 11 by an optical interference method.
A guide layer 13 made of InGaAsP having a PL wavelength of 1.1 μm and having a thickness of about 0.15 μm is grown by a liquid phase growth method. Thickness on this
An etching stop layer 17 composed of an InP layer of 200 to 300 ° is grown, and a non-doped InGaAs having a PL wavelength of 1.55 μm is formed thereon.
First active layer 1 to be a light emitting layer of about 0.15 μm in thickness composed of P
4. A protective layer 15a of P-type InP is formed. Protective layer 15a
Plays a role of protecting the first active layer 14 and constitutes a part of the cladding layer 15 later. On the protective layer 15a, SiO
A mask 31 made of 2 is formed to a thickness of about 2500 mm by CVD. The mask 31 has a function of covering the DFB laser portion and preventing it from being etched. Further, the mask 31 extends so as to sandwich the optical waveguide portion of the optical modulator as described later.

第4図(B)は、選択エッチング工程を示す。マスク
31を用いて、その下の保護層15aおよび第1の活性層14
を選択的にエッチングする。エッチングはその下のエッ
チングストップ層17に当たって停止する。
FIG. 4B shows a selective etching step. mask
31 and the underlying protective layer 15a and the first active layer 14
Is selectively etched. Etching stops on the underlying etching stop layer 17.

その後、第4図(C)に示すように、このマスク31を
そのまま結晶成長用マスクとして用い、露出したInPエ
ッチングストップ層17の上に選択的に結晶成長を行う。
結晶成長はたとえば液晶成長で行う。エッチングストッ
プ層17の上に、PL波長1.40μmのノンドープInGaAsPか
らなる光吸収層となる吸収層16が第1の活性層14と同等
の厚さまで成長され、その上にp型InPの保護層15bが厚
さ0.3μm以上成長される。
Thereafter, as shown in FIG. 4C, using this mask 31 as it is as a crystal growth mask, crystal growth is selectively performed on the exposed InP etching stop layer 17.
Crystal growth is performed by, for example, liquid crystal growth. On the etching stop layer 17, an absorption layer 16 serving as a light absorption layer made of non-doped InGaAsP having a PL wavelength of 1.40 μm is grown to a thickness equivalent to that of the first active layer 14, and a p-type InP protective layer 15b is formed thereon. Is grown to a thickness of 0.3 μm or more.

吸収層16およびその上の保護層15bが均一な厚さで成
長できるのは、マスク31の形状に原因がある。
The reason why the absorption layer 16 and the protective layer 15b thereon can be grown with a uniform thickness is due to the shape of the mask 31.

第4図(D)は、SiO2のマスク31の平面形状の例を示
す。図中マスク31は、第1の導波路3a側の第1のマスク
4のみでなく、第2の導波路3bの部分の両側にも延びて
第2のマスク5を形成している。すなわち、先端を平ら
にしたしゃもじ型開口部を形成するように第2導波路3b
を挾む形状となっている。また、第2の導波路3bから所
定距離以上離れた部分32ではマスクが除去されている。
FIG. 4D shows an example of a planar shape of the SiO 2 mask 31. In the figure, the mask 31 extends not only on the first mask 4 on the first waveguide 3a side but also on both sides of the portion of the second waveguide 3b to form the second mask 5. That is, the second waveguide 3b is formed so as to form a rice scoop-shaped opening having a flattened tip.
It has a shape sandwiching. In addition, the mask is removed in a portion 32 that is more than a predetermined distance from the second waveguide 3b.

たとえば、液晶成長の場合で説明すると、メルト中を
下方に移動したソース材料は、結晶表面に到達するとそ
こで結晶成長を行うが、マスク上に到達した場合は、結
晶成長をすることができないので、過飽和度を維持した
まま周辺に移動することになる。そこで過飽和度が第
1、第2のマスク4、5上からその周辺に移動すること
になる。この過飽和度の流れが第2の導波路3b上で均一
になるようにしてやれば、最終的に得る第2の導波路3b
の厚さは均一にすることができる。そこで、第1の導波
路3aとある程度以上離れた部分には、第2の導波路3bに
沿って第2のマスク5を配置してやればよいことにな
る。第1の導波路3aに近い部分では、第1のマスク4か
ら供給される過飽和度があるので、さらに過飽和度を相
乗すると、過飽和度が高くなり過ぎてやはり膜厚の不均
一を招いてしまう。そこで、第1の導波路3a上の第1の
マスク4の近傍では、第2の導波路3b側の第2のマスク
5はある程度以上導波路部分から離すように配置され
る。たとえば、マスク上から供給される過飽和度の流れ
は、幅20μm程度まで及び、特に幅10μm程度までその
影響が高い。30μm以上離れるとほとんど影響はない。
そこで、たとえば第2の導波路3bを形成すべき領域の幅
をたとえば約10μmとし、その両側に幅20μm以上の第
2のマスク5を配置する。また、第1の導波路3a上の第
1のマスク4から幅約20μm程度までは導波路に第2の
マスク5を近付かせず、たとえば、図中最も幅の広いと
ころの幅は約100μmにする。なお、第2の導波路3bの
部分でマスク間の幅を約10μmとしたのは、最終的にた
とえば幅約1.5μmの均一な厚さを有する導波路を得る
ためである。この幅を余り狭くすると端部において盛り
上がった形状となることがある。
For example, in the case of liquid crystal growth, the source material that has moved downward in the melt grows there when it reaches the crystal surface, but cannot grow when it reaches the mask. It moves to the surroundings while maintaining the degree of supersaturation. Then, the degree of supersaturation moves from above the first and second masks 4 and 5 to the periphery thereof. If this supersaturated flow is made uniform on the second waveguide 3b, the finally obtained second waveguide 3b
Can have a uniform thickness. Therefore, the second mask 5 may be disposed along the second waveguide 3b at a portion separated from the first waveguide 3a by a certain distance or more. Since there is a degree of supersaturation supplied from the first mask 4 in a portion near the first waveguide 3a, if the degree of supersaturation is further multiplied, the degree of supersaturation becomes too high, which also causes nonuniform film thickness. . Therefore, in the vicinity of the first mask 4 on the first waveguide 3a, the second mask 5 on the second waveguide 3b side is arranged so as to be separated from the waveguide portion by a certain degree or more. For example, the flow of supersaturation supplied from above the mask extends up to a width of about 20 μm, and particularly has an effect up to a width of about 10 μm. There is almost no effect if the distance is 30 μm or more.
Thus, for example, the width of the region where the second waveguide 3b is to be formed is set to, for example, about 10 μm, and the second mask 5 having a width of 20 μm or more is disposed on both sides thereof. Also, the second mask 5 is kept away from the first mask 4 on the first waveguide 3a up to about 20 μm in width, for example, the width of the widest part in the drawing is about 100 μm. I do. The width between the masks in the portion of the second waveguide 3b is set to about 10 μm in order to finally obtain a waveguide having a uniform thickness of about 1.5 μm, for example. If the width is too small, the shape may be raised at the end.

このように、マスク部分から供給される過飽和度を調
節した結晶成長を行った時の膜厚分布の例を第4図
(E)に示す。第1の導波路を形成する第1の半導体層
14と第2の導波路を形成する第2の半導体層16とはほぼ
均一な厚さ分布を有する。
FIG. 4E shows an example of the film thickness distribution when the crystal growth with the degree of supersaturation supplied from the mask portion being adjusted as described above. First semiconductor layer forming first waveguide
14 and the second semiconductor layer 16 forming the second waveguide have a substantially uniform thickness distribution.

その後、マスク31を除去し、第4図(F)に示すよう
に、その上にp型InPを成長してクラッド層15を形成す
る。この上に、コンタクトを形成するためP+型InGaAsP
からなるキャップ層22を成長する。このように積層成長
を行った後、第4図(G)に示すように、縦方向にスト
ライプ状の幅約3μm、厚さ約2500ÅのSiO2層からなる
マスク35を形成し、メサエッチングを行う。メサエッチ
ングは基板11に到達するまで行われている。
Thereafter, the mask 31 is removed, and as shown in FIG. 4 (F), p-type InP is grown thereon to form the cladding layer 15. On top of this, a P + type InGaAsP
A cap layer 22 made of is grown. After stacking is performed in this manner, as shown in FIG. 4 (G), a mask 35 composed of a SiO 2 layer having a width of about 3 μm and a thickness of about 2500 ° is formed in a vertical direction, and mesa etching is performed. Do. The mesa etching is performed until the substrate 11 is reached.

次に、第4図(H)に示すように、メサ部分を取り囲
んで高抵抗InP(Feドープ)層19をMOCVDで成長する。さ
らにTi/Pt積層からなるp側電極、Au−Ge合金からなる
n側電極を作成し、SiNからなるAR膜を出射面上に作成
することによって、第3図(A)、(B)に示すような
光半導体集積装置を作成する。
Next, as shown in FIG. 4H, a high-resistance InP (Fe-doped) layer 19 is grown around the mesa portion by MOCVD. Further, by forming a p-side electrode made of a Ti / Pt stack and an n-side electrode made of an Au-Ge alloy, and forming an AR film made of SiN on the emission surface, the structure shown in FIGS. An optical semiconductor integrated device as shown is prepared.

以上実施例に沿って、光半導体集積装置の製造方法を
説明したが、ここで結晶成長の際に用いるマスクについ
てさらに説明する。
The method for manufacturing an optical semiconductor integrated device has been described in accordance with the above embodiments. Here, a mask used for crystal growth will be further described.

第5図(A)〜(E)は、種々のマスクの形状を示
す。第5図(A)は、ほぼT字型の開口部分を有するマ
スク31aを示す。T字型の上の部分が第1のマスク4を
構成し、それよりも図中右側の部分が第2のマスク5を
構成する。Tの字の縦棒に沿う部分は、作成すべき導波
路に沿って配置される。また、第1のマスク4の近傍で
は第2のマスク5側からの過飽和度の供給がほぼ0にな
るまで第2のマスク5間は十分な距離離されている。T
の字の上棒と縦棒の接続部においては、第2のマスク5
が供給する過飽和度と第1のマスク4が供給する過飽和
度の和がほぼ一定なるようにその開口周縁形状が設計さ
れている。
FIGS. 5A to 5E show various mask shapes. FIG. 5A shows a mask 31a having a substantially T-shaped opening. The upper part of the T-shape constitutes the first mask 4, and the part on the right side in the figure constitutes the second mask 5. The portion along the T-shaped vertical bar is arranged along the waveguide to be created. In the vicinity of the first mask 4, the second masks 5 are separated from each other by a sufficient distance until the supply of the degree of supersaturation from the second mask 5 side becomes substantially zero. T
At the connection between the upper bar and the vertical bar, the second mask 5
Is designed so that the sum of the supersaturation supplied by the first mask 4 and the supersaturation supplied by the first mask 4 becomes substantially constant.

第5図(B)は、マスクの別の形状31bを示す。第1
の導波路上に配置される第1のマスク4はほぼ半平面状
の形状を有し、第2の導波路を挾んで形成される第2の
マスク5は、第1のマスク4から所定距離離され、第2
の導波路に平行にその両側に配置されている。第2のマ
スク5が在る幅に作成されているのは、結晶成長する面
積を余り小さくし過ぎると、結晶成長の制御が難しくな
ることがあるのを考慮したものである。たとえば、下地
結晶の面積が100ある場合にマスクで99の部分を覆って
しまうと残り1の部分に行われる結晶成長を精密に制御
することは難しくなることがある。
FIG. 5B shows another shape 31b of the mask. First
The first mask 4 disposed on the waveguide has a substantially semi-planar shape, and the second mask 5 formed across the second waveguide is separated from the first mask 4 by a predetermined distance. Released, second
Are arranged on both sides in parallel with the waveguide. The reason why the second mask 5 is formed to have a width in consideration of the fact that it is difficult to control the crystal growth when the area for crystal growth is too small may be considered. For example, if the area of the base crystal is 100 and the portion 99 is covered with the mask, it may be difficult to precisely control the crystal growth performed on the remaining portion.

第5図(C)は、さらに他の形態を示す。第5図
(C)においては、第1のマスク4もその幅を制限され
ている。最終的に利用するのは、短い幅の第1の導波路
部のみであるので、それよりも外側の結晶はあってもな
くても余り意味がない。その一方、結晶成長すべき面積
が狭くなり過ぎると結晶成長の制御が困難になることが
あるので、第1のマスク4もその幅を制限し、その両側
には結晶成長が行われるようにしたものである。
FIG. 5 (C) shows still another embodiment. In FIG. 5C, the width of the first mask 4 is also limited. Since only the first waveguide portion having a short width is ultimately used, it is meaningless if crystals outside the first waveguide portion are present or not. On the other hand, if the area for crystal growth is too small, it may be difficult to control the crystal growth. Therefore, the width of the first mask 4 is also limited, and crystal growth is performed on both sides. Things.

第5図(D)はさらに第1のマスク4と第2のマスク
5が与える影響が相加される部分での第2のマスク形状
を修正したものである。第1のマスク4から供給される
過飽和度は第1のマスク4からの距離が大きくなるに従
って減少する。これに合せて徐々に第2のマスク5から
供給される過飽和度が大きくなるように、一対の第1の
マスク5間の距離を次第に狭め、やがて平行に延びるよ
うに配置した。
FIG. 5 (D) shows a further modification of the shape of the second mask at a portion where the effects of the first mask 4 and the second mask 5 are added. The degree of supersaturation supplied from the first mask 4 decreases as the distance from the first mask 4 increases. In accordance with this, the distance between the pair of first masks 5 is gradually reduced so that the supersaturation degree supplied from the second mask 5 gradually increases, and the first masks 5 are arranged so as to extend in parallel.

結晶成長を抑制する過飽和度の流れは、マスク上から
マスクのない露出表面へと向かうが、マスクの微細な形
状にはさほど敏感ではない。第5図(E)に示すよう
に、第2のマスク5に切り欠き状の部分41が存在して
も、一対の第2のマスク5に挾まれた領域においてほぼ
均一な過飽和度を供給することは可能である。また、第
2のマスク5の先端部42のように、マスク自体の幅を制
御することによって供給される過飽和度を制御すること
も可能である。
The supersaturated flow, which suppresses crystal growth, goes from above the mask to the exposed surface without the mask, but is not very sensitive to the fine features of the mask. As shown in FIG. 5 (E), even if a notch-shaped portion 41 exists in the second mask 5, a substantially uniform degree of supersaturation is supplied in a region sandwiched between the pair of second masks 5. It is possible. It is also possible to control the degree of supersaturation supplied by controlling the width of the mask itself, like the tip 42 of the second mask 5.

以上実施例に沿って本発明を説明したが、本発明はこ
れらに制限されるものではない。たとえば、種々の変
更、改良、組み合わせ等が可能なことは当業者に自明で
あろう。
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

[発明の効果] 以上説明したように、本発明によれば、第1の半導体
層を選択的に形成した後、その上にマスクを準備し、残
りの部分に第2の半導体層を選択的に成長させる際、結
合部における段差を減少させることができる。
[Effects of the Invention] As described above, according to the present invention, after a first semiconductor layer is selectively formed, a mask is prepared thereon, and a second semiconductor layer is selectively formed on the remaining portion. In the case of the growth, the step at the joint portion can be reduced.

結合部における段差を減少させ、かつ第2の半導体層
から作成される第2の導波路の厚さ分布をほぼ均一にす
ることができる。
The step at the coupling portion can be reduced, and the thickness distribution of the second waveguide formed from the second semiconductor layer can be made substantially uniform.

このため、光結合効率の優れた光半導体集積装置を製
造することができる。
Therefore, an optical semiconductor integrated device having excellent optical coupling efficiency can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(E)は本発明の原理説明図であり、第
1図(A)は光半導体集積装置の概略斜視図、第1図
(B)はマスクを形成した構造の斜視図、第1図(C)
はマスクの平面図、第1図(D)は結晶成長を行った構
造の概略断面図、第1図(E)はマスクの作用を説明す
るための概念図、 第2図(A)、(B)は従来の技術を示し、第2図
(A)は第2の半導体層の成長量が大きい場合、第2図
(B)は第2の半導体層の成長量が小さい場合を示す断
面図、 第3図(A)、(B)は本発明の実施例に従って製造す
る光半導体集積装置の例を示す断面図と斜視図、 第4図(A)〜(H)は本発明の実施例による光半導体
集積装置の製造方法を説明する図であり、第4図(A)
〜(C)は種々の製造工程を説明するための断面図、第
4図(D)はマスクの平面図、第4図(E)は選択成長
を行った成長層の膜厚分布を概略的に示す断面図、第4
図(F)はエピタキシャル成長を終わった基板の断面
図、第4図(G)はメサエッチ工程を示す断面図、第4
図(H)は埋め込み成長工程を示す断面図、 第5図(A)〜(E)は種々のマスクの形状を示す概略
平面図である。 図において、 1……半導体基板 2……第1の半導体層 2a……第1の導波路 3……第2の半導体層 3a……第2の導波路 4、5……マスク 6……半導体基板の露出部分 11……n型InP基板 12……回折格子 13……導波層 14……活性層 15……クラッド層 16……吸収層(光吸収層) 17……エッチングストップ層 18……高抵抗分離層 19……高抵抗InP埋め込み層 20……DFBレーザ 21……光変調器 23……プラス電極 24……マイナス電極 25……AR膜 31……SiO2マスク 32……切り欠き 35……ストライプ状エッチマスク 41……切り欠き 42……先端部
1 (A) to 1 (E) are explanatory views of the principle of the present invention. FIG. 1 (A) is a schematic perspective view of an optical semiconductor integrated device, and FIG. 1 (B) is a perspective view of a structure in which a mask is formed. Fig. 1 (C)
Is a plan view of the mask, FIG. 1 (D) is a schematic cross-sectional view of the structure in which the crystal has been grown, FIG. 1 (E) is a conceptual diagram for explaining the operation of the mask, FIG. 2B shows a conventional technique, FIG. 2A is a sectional view showing a case where the growth amount of the second semiconductor layer is large, and FIG. 2B is a sectional view showing a case where the growth amount of the second semiconductor layer is small. 3A and 3B are a sectional view and a perspective view showing an example of an optical semiconductor integrated device manufactured according to the embodiment of the present invention, and FIGS. 4A to 4H are embodiments of the present invention. FIG. 4A is a view for explaining a method of manufacturing an optical semiconductor integrated device according to FIG.
4C are cross-sectional views for explaining various manufacturing steps, FIG. 4D is a plan view of a mask, and FIG. 4E is a schematic diagram showing a film thickness distribution of a growth layer that has been subjected to selective growth. Sectional view shown in FIG.
FIG. 4 (F) is a cross-sectional view of the substrate after the epitaxial growth, FIG. 4 (G) is a cross-sectional view showing a mesa etching step, and FIG.
FIG. 5H is a sectional view showing a burying growth step, and FIGS. 5A to 5E are schematic plan views showing various mask shapes. In the figure, 1 ... semiconductor substrate 2 ... first semiconductor layer 2a ... first waveguide 3 ... second semiconductor layer 3a ... second waveguide 4, 5 ... mask 6 ... semiconductor Exposed portion of substrate 11 n-type InP substrate 12 diffraction grating 13 waveguide layer 14 active layer 15 clad layer 16 absorption layer (light absorption layer) 17 etching stop layer 18 … High-resistance separation layer 19… High-resistance InP buried layer 20… DFB laser 21… Optical modulator 23… Plus electrode 24… Negative electrode 25… AR film 31… SiO 2 mask 32… Notch 35 ... Stripe-shaped etch mask 41 ... Notch 42 ... Tip

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 G02F 1/025──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 6 , DB name) H01S 3/18 G02F 1/025

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】同一半導体基板(1)上に第1および第2
の光半導体素子をその導波路部分(2a、3a)を直接結合
型に配置して、集積する光半導体集積装置の製造方法で
あって、 第1の導波路(2a)を形成すべき第1の半導体層(2)
を選択的に形成し、その上に第1の導波路(2a)を覆う
第1のマスク(4)の領域と、第1の導波路(2a)を形
成すべき領域から所定距離以上離され、第2の導波路
(3a)を形成すべき領域に沿って形成された第2のマス
ク(5)の領域とを形成し、これら第1、第2のマスク
の領域を用いて第2の導波路(3a)を形成すべき第2の
半導体層(3)を選択的に成長する工程 を含む光半導体集積装置の製造方法。
A first and a second semiconductor substrate on the same semiconductor substrate;
A method for manufacturing an optical semiconductor integrated device in which the optical semiconductor elements are integrated by directly arranging their waveguide portions (2a, 3a), wherein a first waveguide (2a) to be formed is formed. Semiconductor layer (2)
Is selectively formed, and is separated from the region of the first mask (4) covering the first waveguide (2a) by a predetermined distance or more from the region where the first waveguide (2a) is to be formed. And a region of a second mask (5) formed along a region where a second waveguide (3a) is to be formed, and a second mask is formed by using the regions of the first and second masks. A method for manufacturing an optical semiconductor integrated device, comprising a step of selectively growing a second semiconductor layer (3) on which a waveguide (3a) is to be formed.
【請求項2】前記第2のマスク(5)は、第2の導波路
(3a)を形成すべき領域の両側に形成される請求項1記
載の光半導体集積装置の製造方法。
2. The method according to claim 1, wherein the second mask is formed on both sides of a region where a second waveguide is to be formed.
【請求項3】前記第1のマスク(4)の領域と第2のマ
スク(5)の領域間には、第2のマスク(5)の領域の
開口幅より広い開口幅を有するマスク領域が設けられて
なることを特徴とする請求項2記載の光半導体集積装置
の製造方法。
3. A mask region having an opening width larger than the opening width of the region of the second mask (5) is provided between the region of the first mask (4) and the region of the second mask (5). 3. The method for manufacturing an optical semiconductor integrated device according to claim 2, wherein the method is provided.
JP34096289A 1989-12-26 1989-12-26 Method for manufacturing optical semiconductor integrated device Expired - Fee Related JP2780829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34096289A JP2780829B2 (en) 1989-12-26 1989-12-26 Method for manufacturing optical semiconductor integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34096289A JP2780829B2 (en) 1989-12-26 1989-12-26 Method for manufacturing optical semiconductor integrated device

Publications (2)

Publication Number Publication Date
JPH03198392A JPH03198392A (en) 1991-08-29
JP2780829B2 true JP2780829B2 (en) 1998-07-30

Family

ID=18341916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34096289A Expired - Fee Related JP2780829B2 (en) 1989-12-26 1989-12-26 Method for manufacturing optical semiconductor integrated device

Country Status (1)

Country Link
JP (1) JP2780829B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514868B2 (en) * 1999-12-28 2010-07-28 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
JP3654429B2 (en) * 2001-02-02 2005-06-02 日本電信電話株式会社 Manufacturing method of optical semiconductor device
JP5151532B2 (en) * 2008-02-15 2013-02-27 住友電気工業株式会社 Manufacturing method of semiconductor optical integrated device
JP2012204622A (en) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor integrated element
JP2017017112A (en) * 2015-06-29 2017-01-19 富士通株式会社 Method for manufacturing optical semiconductor element
JP6499268B2 (en) * 2017-12-26 2019-04-10 日本オクラロ株式会社 Semiconductor optical device and optical communication module

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electron,Lett,25[5](1989)P.334−335

Also Published As

Publication number Publication date
JPH03198392A (en) 1991-08-29

Similar Documents

Publication Publication Date Title
US5250462A (en) Method for fabricating an optical semiconductor device
US5889913A (en) Optical semiconductor device and method of fabricating the same
JPH08107251A (en) Manufacture of reflection digital tuning laser
US6108481A (en) Optical semiconductor device and its manufacturing method
JP2780829B2 (en) Method for manufacturing optical semiconductor integrated device
JPH04397B2 (en)
US5763287A (en) Method of fabricating semiconductor optical device
JPH0750815B2 (en) Method for manufacturing semiconductor optical integrated device
JP2894186B2 (en) Optical semiconductor device
JP3655079B2 (en) Optical semiconductor device
JP3346975B2 (en) Optical semiconductor device and method of manufacturing the same
JP3401714B2 (en) Optical semiconductor device
JP2003069134A (en) Semiconductor optical device and method of manufacturing the same
JPH05327111A (en) Semiconductor laser and its manufacture
JP3011938B2 (en) Semiconductor laser
JPH01129478A (en) Light-emitting diode
JPH07221390A (en) Optical semiconductor integrated circuit and its manufacture
JPS59229891A (en) Manufacture of semiconductor laser
JPH05327119A (en) Manufacture of multi-wavelength integrated semiconductor laser
JP2736382B2 (en) Embedded semiconductor laser and method of manufacturing the same
JPH04369269A (en) Manufacture of optical integrated circuit
JPH09181388A (en) Mask for forming buried layer of buried-type semiconductor laser and manufacture of buried-type semiconductor laser
JP3108789B2 (en) Embedded semiconductor laser and method of manufacturing the same
JP2932690B2 (en) Method for manufacturing optical semiconductor device
JP2002270946A (en) Method for manufacturing semiconductor optical integrated device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20080515

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees