JP2778790B2 - Semiconductor device mounting structure and mounting method - Google Patents
Semiconductor device mounting structure and mounting methodInfo
- Publication number
- JP2778790B2 JP2778790B2 JP2066952A JP6695290A JP2778790B2 JP 2778790 B2 JP2778790 B2 JP 2778790B2 JP 2066952 A JP2066952 A JP 2066952A JP 6695290 A JP6695290 A JP 6695290A JP 2778790 B2 JP2778790 B2 JP 2778790B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- substrate
- back surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の実装構造及び実装方法に関する
もので、特にTAB（Tape Automated Bonding）方式によ
り製造され、裏面が露出した半導体チップを有する半導
体装置に使用されるものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a mounting structure and a mounting method of a semiconductor device, and in particular, is manufactured by a TAB (Tape Automated Bonding) method and a back surface is exposed. It is used for a semiconductor device having a semiconductor chip.
（従来の技術） 従来、接地を必要とする半導体装置は、例えば第４図
に示すように、半導体チップ11の裏面が、導電性接着剤
12によりキャビティ内の接地パターン13に取り付けら
れ、かつ、接地パターン13と出力端子14とがボンディン
グワイヤ15で結ばれている。ここで、16は回路基板、17
aはAl2O3ベース、17bはAl2O3キャップ、18はシール材、
19はハンダペーストをそれぞれ示している。(Prior Art) Conventionally, in a semiconductor device requiring grounding, for example, as shown in FIG.
The ground pattern 13 is attached to the ground pattern 13 in the cavity by the ground 12, and the ground pattern 13 and the output terminal 14 are connected by a bonding wire 15. Where 16 is the circuit board, 17
a is Al 2 O 3 base, 17b is Al 2 O 3 cap, 18 is sealing material,
Reference numeral 19 denotes a solder paste.
ところで、近年、特に注目されているTAB方式により
製造された半導体装置は、例えば第５図に示すように、
半導体チップ11の裏面が露出している。ここで、20はテ
ープ、21は出力端子、22はTABリード、23は表面保護膜
をそれぞれ示している。即ち、前記第４図に示すような
サーディップ半導体装置、PGA（Pin Grid Array）半導
体装置等のキャビティやリードフレームのベッドといっ
た半導体チップ11を搭載するための部分が存在しない。
このため、半導体チップ11を接地することができないま
ま、回路基板16に実装しなければならないという欠点が
ある。By the way, in recent years, a semiconductor device manufactured by the TAB method, which has attracted special attention, is, for example, as shown in FIG.
The back surface of the semiconductor chip 11 is exposed. Here, 20 is a tape, 21 is an output terminal, 22 is a TAB lead, and 23 is a surface protective film. In other words, there is no portion for mounting the semiconductor chip 11, such as a cavity or a lead frame bed, such as a cerdip semiconductor device or a PGA (Pin Grid Array) semiconductor device as shown in FIG.
Therefore, there is a disadvantage that the semiconductor chip 11 must be mounted on the circuit board 16 without being grounded.
一方、第６図に示すように、TAB方式により製造され
た半導体装置を回路基板16に実装する際、同時に、あら
かじめ回路基板16に形成された接地パターン13と半導体
チップ11の裏面とを導電性接着剤24で接着するという方
法が考えられている。しかしながら、半導体装置の出力
端子21の回路基板16への接着自体がかなりの精度を必要
とする。このため、この方法により接地パターン13と半
導体チップ11の裏面とを接着することは、多ピンや狭ピ
ッチの半導体装置では不可能である。On the other hand, as shown in FIG. 6, when the semiconductor device manufactured by the TAB method is mounted on the circuit board 16, at the same time, the ground pattern 13 formed in advance on the circuit board 16 and the back surface of the semiconductor chip 11 are electrically conductive. A method of bonding with an adhesive 24 has been considered. However, the bonding of the output terminals 21 of the semiconductor device to the circuit board 16 itself requires considerable precision. For this reason, bonding the ground pattern 13 and the back surface of the semiconductor chip 11 by this method is impossible with a multi-pin or narrow-pitch semiconductor device.
（発明が解決しようとする課題） このように、従来においては、TAB方式により製造さ
れた半導体装置は、半導体チップの裏面が露出してお
り、回路基板への実装に際して半導体チップを接地する
ことが事実上不可能となる欠点があった。(Problems to be Solved by the Invention) As described above, conventionally, in the semiconductor device manufactured by the TAB method, the back surface of the semiconductor chip is exposed, and the semiconductor chip is grounded when mounted on a circuit board. There were drawbacks that were virtually impossible.
そこで、本発明は、TAB方式により製造された半導体
装置であっても、効率よく半導体チップが接地できると
共に、半導体チップの放熱性も上げることが可能な半導
体装置の実装構造及び実装方法を提供することを目的と
する。Therefore, the present invention provides a semiconductor device mounting structure and a mounting method capable of efficiently grounding a semiconductor chip and improving heat dissipation of the semiconductor chip even in a semiconductor device manufactured by a TAB method. The purpose is to:
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置の実
装構造は、スルーホールを有する基板と、前記スルーホ
ールの内部及びその周辺に形成される接地パターンと、
裏面が露出した半導体チップを有し、前記半導体チップ
の裏面と前記基板の一方面とが対向するように前記基板
の一方面の所定位置に実装される半導体装置と、前記半
導体チップの裏面と前記接地パターンとを接続する導電
性接着剤とからなる。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, a mounting structure of a semiconductor device according to the present invention is formed on a substrate having a through hole, and inside and around the through hole. Ground pattern,
A semiconductor device having a semiconductor chip with an exposed back surface, mounted on a predetermined position on one surface of the substrate such that the back surface of the semiconductor chip and one surface of the substrate face each other; And a conductive adhesive for connecting to the ground pattern.
また、スルーホールを有する基板と、前記スルーホー
ルの内部及びその周辺に形成される接地パターンと、裏
面が露出した半導体チップを有し、前記半導体チップの
裏面と前記基板の一方面とが対向するように前記基板の
一方面の所定位置に実装される半導体装置と、前記半導
体チップの裏面と前記接地パターンとを接続すると共
に、前記スルーホールを介して前記基板の他方面に流出
するような導電性接着剤と、前記導電性接着剤により前
記基板の他方面の所定位置に実装される放熱板とからな
る。In addition, a substrate having a through hole, a ground pattern formed inside and around the through hole, and a semiconductor chip having an exposed back surface, wherein the back surface of the semiconductor chip and one surface of the substrate face each other. A semiconductor device mounted at a predetermined position on one surface of the substrate, and a conductive material that connects the back surface of the semiconductor chip and the ground pattern and that flows out to the other surface of the substrate via the through hole. And a heat sink mounted at a predetermined position on the other surface of the substrate with the conductive adhesive.
本発明の半導体装置の実装方法は、裏面が露出した半
導体チップを有する半導体装置を、前記半導体チップの
裏面とスルーホールを有する基板の一方面とが対向する
ように前記基板の一方面の所定位置に実装した後、前記
基板の他方面から前記スルーホールを通して導電性接着
剤を流し込み、前記半導体チップの裏面と前記スルーホ
ールの内部及びその周辺に形成詠される接地パターンと
を接続するというものである。The method for mounting a semiconductor device according to the present invention may include the steps of: mounting a semiconductor device having a semiconductor chip having an exposed back surface at a predetermined position on one surface of the substrate such that the back surface of the semiconductor chip and one surface of the substrate having a through hole face each other; After mounting, a conductive adhesive is poured from the other surface of the substrate through the through hole to connect the back surface of the semiconductor chip to a ground pattern formed inside and around the through hole. is there.
また、裏面が露出した半導体チップを有する半導体装
置を、前記半導体チップの裏面とスルーホールを有する
基板の一方面とが対向するように前記基板の一方面の所
定位置に実装した後、前記基板の他方面から前記スルー
ホールを通して導電性接着剤を流し込み、前記半導体チ
ップの裏面と前記スルーホールの内部及びその周辺に形
成される接地パターンとを接続すると共に前記導電性接
着剤を前記基板の他方面に流出させ、この流出した導電
性接着剤により前記基板の他方面の所定位置に放熱板を
実装するというものである。Further, after mounting a semiconductor device having a semiconductor chip having an exposed back surface at a predetermined position on one surface of the substrate such that the back surface of the semiconductor chip and one surface of the substrate having a through hole face each other, A conductive adhesive is poured from the other surface through the through hole to connect a back surface of the semiconductor chip to a ground pattern formed inside and around the through hole and to apply the conductive adhesive to the other surface of the substrate. Then, a radiator plate is mounted at a predetermined position on the other surface of the substrate by the conductive adhesive which has flowed out.
（作 用） このような構成によりば、半導体チップの裏面と接地
パターンとは、基板の他方面からスルーホールを通して
流し入れた導電性接着剤により接続されている。このた
め、半導体チップを接地することが可能となる。(Operation) According to such a configuration, the back surface of the semiconductor chip and the ground pattern are connected by the conductive adhesive poured from the other surface of the substrate through the through hole. Therefore, the semiconductor chip can be grounded.
また、TAB方式により製造された半導体装置の接地
が、既に基板への実装が終了した後に行える。このた
め、前記半導体装置の実装に何らの影響も与えることな
く、容易かつ確実に半導体チップを接地できる。Further, the grounding of the semiconductor device manufactured by the TAB method can be performed after the mounting on the substrate has already been completed. Thus, the semiconductor chip can be easily and reliably grounded without affecting the mounting of the semiconductor device.
さらに、基板の他方面には放熱板が取り付けられてい
る。このため、半導体チップの放熱性を良くすることが
できる。Further, a heat sink is attached to the other surface of the substrate. Therefore, the heat dissipation of the semiconductor chip can be improved.
（実施例） 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。なお、全図にわたり共通の部分には共
通の参照符号を付することにする。Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. Note that common parts are denoted by common reference numerals throughout the drawings.
第１図は、本発明の第１の実施例に係わる半導体装置
の実装構造である。FIG. 1 is a mounting structure of a semiconductor device according to a first embodiment of the present invention.
即ち、TAB方式により製造された半導体装置は、半導
体チップ１と、テープ２と、TABリード３と、出力端子
４と、表面保護膜５とを有している。なお、半導体チッ
プ１の裏面は、表面保護膜５に覆われておらず、露出し
ているものである。また、前記半導体装置が実装される
回路基板６には、その一方面から他方面へ抜けるスルー
ホール７が設けられている。スルーホール７の内部及び
その周辺には、接地パターン８が形成されている。さら
に、前記半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。ま
た、半導体チップ１の裏面と接地パターン８とは、導電
性接着剤９により接続されている。That is, the semiconductor device manufactured by the TAB method has the semiconductor chip 1, the tape 2, the TAB lead 3, the output terminal 4, and the surface protection film 5. In addition, the back surface of the semiconductor chip 1 is not covered with the surface protection film 5 but is exposed. The circuit board 6 on which the semiconductor device is mounted is provided with a through hole 7 extending from one surface to the other surface. A ground pattern 8 is formed inside and around the through hole 7. Further, the semiconductor device is mounted with a solder paste 31 at a predetermined position on one surface of the circuit board 6 such that the back surface of the semiconductor chip 1 and one surface of the circuit board 6 face each other. The back surface of the semiconductor chip 1 and the ground pattern 8 are connected by a conductive adhesive 9.
このような実装構造によれば、導電性接着剤９により
半導体チップ１の裏面と接地パターン８とが接続されて
いる。このため、半導体チップ１の接地が可能となる。According to such a mounting structure, the back surface of the semiconductor chip 1 and the ground pattern 8 are connected by the conductive adhesive 9. Therefore, the semiconductor chip 1 can be grounded.
次に、同図を参照しながら前記第１の実施例に係わる
半導体装置の実装方法について詳細に説明する。Next, a method for mounting the semiconductor device according to the first embodiment will be described in detail with reference to FIG.
まず、TAB方式によって製造されると共に、裏面が露
出した半導体チップ１を有する半導体装置を用意する。
また、スルーホール７を有する回路基板６を用意する。
この後、前記半導体チップ１の裏面と回路基板６の一方
面とが対向するように回路基板６の一方面の所定位置に
前記半導体装置を実装する。また、前記半導体装置の実
装終了後、回路基板６の他方面からスルーホール７を通
して導電性接着剤９を流し込み、半導体チップ１の裏面
と接地パターン８とを接続する。First, a semiconductor device having the semiconductor chip 1 manufactured by the TAB method and having the back surface exposed is prepared.
Further, a circuit board 6 having a through hole 7 is prepared.
Thereafter, the semiconductor device is mounted at a predetermined position on one surface of the circuit board 6 such that the back surface of the semiconductor chip 1 and one surface of the circuit board 6 face each other. After the mounting of the semiconductor device is completed, a conductive adhesive 9 is poured from the other surface of the circuit board 6 through the through hole 7 to connect the back surface of the semiconductor chip 1 to the ground pattern 8.
このような実装方法によれば、TAB方式により製造さ
れた半導体装置の接地が、既にその回路基板６への実装
が終了した後に行える。このため、前記半導体装置の実
装に何らの影響も与えることなく、容易かつ確実に半導
体チップ１を接地できる。According to such a mounting method, the semiconductor device manufactured by the TAB method can be grounded after the mounting on the circuit board 6 has already been completed. Therefore, the semiconductor chip 1 can be easily and reliably grounded without affecting the mounting of the semiconductor device.
第２図は、本発明の第２の実施例に係わる半導体装置
の実装構造である。FIG. 2 is a mounting structure of a semiconductor device according to a second embodiment of the present invention.
即ち、前記第１の実施例と同様に、TAB方式により製
造された半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。さ
らに、本実施例では、前記半導体装置を実装する際の位
置決め（仮固定）用として、あらかじめスルーホール７
の周囲には接着剤10が取り付けられている。That is, similarly to the first embodiment, the semiconductor device manufactured by the TAB method is placed at a predetermined position on one surface of the circuit board 6 such that the back surface of the semiconductor chip 1 and one surface of the circuit board 6 face each other. It is mounted by the solder paste 31. Further, in this embodiment, through holes 7 are used in advance for positioning (temporary fixing) when mounting the semiconductor device.
Adhesive 10 is attached around.
このような実装構造によれば、導電性接着剤９により
半導体チップ１の裏面と接地パターン８とが接続される
と共に、位置決め用の接着剤10があらかじめスルーホー
ル７の周囲に取り付けられている。このため、半導体チ
ップ１を容易かつ迅速に接地することが可能となる。According to such a mounting structure, the back surface of the semiconductor chip 1 and the ground pattern 8 are connected by the conductive adhesive 9, and the positioning adhesive 10 is attached around the through hole 7 in advance. Therefore, the semiconductor chip 1 can be easily and quickly grounded.
なお、前記第２の実施例に係わる半導体装置の実装方
法は、前記第１の実施例に係わる半導体装置の実装方法
と同様に行うことができる。そして、前記第１の実施例
と同様の効果を得ることができる。The method for mounting the semiconductor device according to the second embodiment can be performed in the same manner as the method for mounting the semiconductor device according to the first embodiment. Then, the same effect as in the first embodiment can be obtained.
第３図は、本発明の第３の実施例に係わる半導体装置
の実装構造である。FIG. 3 shows a mounting structure of a semiconductor device according to a third embodiment of the present invention.
即ち、前記第１の実施例と同様に、TAB方式により製
造された半導体装置は、半導体チップ１の裏面と回路基
板６の一方面とが対向するように回路基板６の一方面の
所定位置にハンダペースト31により実装されている。さ
らに、本実施例では、半導体チップ１の裏面と接地パタ
ーン８とが、回路基板６の他方面からスルーホール７を
通して流し入れた熱伝導の良い導電性接着剤９により接
続されると共に、この導電性接着剤９は、回路基板６の
他方面にも流出している。また、回路基板６の他方面に
流出した導電性接着剤９により、回路基板６の他方面の
所定位置には絶縁処理されたフィン（放熱板）32が取り
付けられている。That is, similarly to the first embodiment, the semiconductor device manufactured by the TAB method is placed at a predetermined position on one surface of the circuit board 6 such that the back surface of the semiconductor chip 1 and one surface of the circuit board 6 face each other. It is mounted by the solder paste 31. Further, in the present embodiment, the back surface of the semiconductor chip 1 and the ground pattern 8 are connected by a conductive adhesive 9 having good heat conductivity poured from the other surface of the circuit board 6 through the through-hole 7. The adhesive 9 has also flowed out to the other surface of the circuit board 6. Further, a fin (heat radiating plate) 32 that is insulated is attached to a predetermined position on the other surface of the circuit board 6 by the conductive adhesive 9 flowing out to the other surface of the circuit board 6.
このような実装構造によれば、回路基板６の他方面に
は導電性接着剤９によりフィン32が取り付けられ、か
つ、このフィン32は、半導体チップ１の裏面に接続され
ている。このため、前記第１の実施例の効果に加えて、
半導体チップ１の放熱性を良くすることができる。According to such a mounting structure, the fin 32 is attached to the other surface of the circuit board 6 by the conductive adhesive 9, and the fin 32 is connected to the back surface of the semiconductor chip 1. Therefore, in addition to the effects of the first embodiment,
The heat dissipation of the semiconductor chip 1 can be improved.
次に、同図を参照しながら前記第３の実施例に係わる
半導体装置の実装方法について詳細に説明する。Next, a method of mounting the semiconductor device according to the third embodiment will be described in detail with reference to FIG.
まず、TAB方式によって製造されると共に、裏面が露
出した半導体チップ１を有する半導体装置を用意する。
また、スルーホール７を有する回路基板６を用意する。
この後、前記半導体チップ１の裏面と回路基板６の一方
面とが対向するように回路基板６の一方面の所定位置に
前記半導体装置を実装する。また、前記半導体装置の実
装終了後、回路基板６の他方面からスルーホール７を通
して導電性接着剤９を流し込み、半導体チップ１の裏面
と接地パターン８とを接続すると共に、導電性接着剤９
を回路基板６の他方面に流出させる。さらに、回路基板
６の他方面に流出した導電性接着剤10により、回路基板
６の他方面の所定位置にフィン32を取り付ける。First, a semiconductor device having the semiconductor chip 1 manufactured by the TAB method and having the back surface exposed is prepared.
Further, a circuit board 6 having a through hole 7 is prepared.
Thereafter, the semiconductor device is mounted at a predetermined position on one surface of the circuit board 6 such that the back surface of the semiconductor chip 1 and one surface of the circuit board 6 face each other. After the mounting of the semiconductor device is completed, a conductive adhesive 9 is poured from the other surface of the circuit board 6 through the through hole 7 to connect the back surface of the semiconductor chip 1 to the ground pattern 8 and to form the conductive adhesive 9.
To the other surface of the circuit board 6. Further, the fin 32 is attached to a predetermined position on the other surface of the circuit board 6 by the conductive adhesive 10 flowing out to the other surface of the circuit board 6.
［発明の効果］ 以上、説明したように、本発明の半導体装置の実装構
造及び実装方法によれば、次のような効果を奏する。[Effects of the Invention] As described above, according to the mounting structure and mounting method of the semiconductor device of the present invention, the following effects can be obtained.
半導体チップの裏面と接地パターンとは、回路基板の
他方面からスルーホールを通して流し入れた導電性接着
剤により接続されている。このため、半導体チップを接
地することが可能となる。The back surface of the semiconductor chip and the ground pattern are connected by a conductive adhesive poured from the other surface of the circuit board through the through hole. Therefore, the semiconductor chip can be grounded.
また、TAB方式により製造された半導体装置の接地
が、既にその回路基板６への実装が終了した後に行え
る。このため、前記半導体装置の実装に何らの影響も与
えることなく、容易かつ確実に半導体チップを接地でき
る。The grounding of the semiconductor device manufactured by the TAB method can be performed after the mounting of the semiconductor device on the circuit board 6 has already been completed. Thus, the semiconductor chip can be easily and reliably grounded without affecting the mounting of the semiconductor device.
さらに、回路基板の他方面には絶縁処理されたフィン
が取り付けられている。このため、半導体チップの放熱
性を良くすることができる。Further, the other surface of the circuit board is provided with an insulated fin. Therefore, the heat dissipation of the semiconductor chip can be improved.
第１図は本発明の第１の実施例に係わる半導体装置の実
装構造を示す断面図、第２図は本発明の第２の実施例に
係わる半導体装置の実装構造を示す断面図、第３図は本
発明の第３の実施例に係わる半導体装置の実装構造を示
す断面図、第４図乃至第６図はそれぞれ従来の半導体装
置の実装構造を示す断面図である。 １……半導体チップ、２……テープ、３……TABリー
ド、４……出力端子、５……表面保護膜、６……回路基
板、７……スルーホール、８……接地パターン、９……
導電性接着剤、10……接着剤、31……ハンダペースト、
32……フィン。FIG. 1 is a cross-sectional view showing a mounting structure of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view showing a mounting structure of a semiconductor device according to a second embodiment of the present invention. 4 is a sectional view showing a mounting structure of a semiconductor device according to a third embodiment of the present invention, and FIGS. 4 to 6 are sectional views showing mounting structures of a conventional semiconductor device. DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Tape, 3 ... TAB lead, 4 ... Output terminal, 5 ... Surface protective film, 6 ... Circuit board, 7 ... Through hole, 8 ... Ground pattern, 9 ... …
Conductive adhesive, 10 ... Adhesive, 31 ... Solder paste,
32 ... fins.
Claims (4)
ホールの内部及びその周辺に形成される接地パターン
と、裏面が露出した半導体チップを有し、前記半導体チ
ップの裏面と前記基板の一方面とが対向するように前記
基板の一方面の所定位置に実装される半導体装置と、前
記半導体チップの裏面と前記接地パターンとを接続する
導電性接着剤とを具備することを特徴とする半導体装置
の実装構造。1. A substrate having a through hole, a ground pattern formed inside and around the through hole, and a semiconductor chip having an exposed back surface, wherein a back surface of the semiconductor chip and one surface of the substrate are provided. A semiconductor device mounted at a predetermined position on one surface of the substrate so as to face the substrate, and a conductive adhesive for connecting a back surface of the semiconductor chip and the ground pattern. Mounting structure.
ホールの内部及びその周辺に形成される接地パターン
と、裏面が露出した半導体チップを有し、前記半導体チ
ップの裏面と前記基板の一方面とが対向するように前記
基板の一方面の所定位置に実装される半導体装置と、前
記半導体チップの裏面と前記接地パターンとを接続する
と共に、前記スルーホールを介して前記基板の他方面に
流出するような導電性接着剤と、前記導電性接着剤によ
り前記基板の他方面の所定位置に実装される放熱板とを
具備することを特徴とする半導体装置の実装構造。2. A semiconductor device comprising: a substrate having a through hole; a ground pattern formed inside and around the through hole; and a semiconductor chip having an exposed back surface, wherein a back surface of the semiconductor chip and one surface of the substrate are provided. Connects the semiconductor device mounted at a predetermined position on one surface of the substrate so as to face the back surface of the semiconductor chip and the ground pattern, and flows out to the other surface of the substrate via the through hole. A mounting structure for a semiconductor device, comprising: a conductive adhesive as described above; and a heat sink mounted at a predetermined position on the other surface of the substrate with the conductive adhesive.
体装置を、前記半導体チップの裏面とスルーホールを有
する基板の一方面とが対向するように前記基板の一方面
の所定位置に実装した後、前記基板の他方面から前記ス
ルーホールを通して導電性接着剤を流し込み、前記半導
体チップの裏面と前記スルーホールの内部及びその周辺
に形成される接地パターンとを接続することを特徴とす
る半導体装置の実装方法。3. A semiconductor device having a semiconductor chip having an exposed back surface is mounted at a predetermined position on one surface of the substrate such that the back surface of the semiconductor chip and one surface of the substrate having a through hole face each other. Mounting a conductive adhesive from the other surface of the substrate through the through-hole and connecting a back surface of the semiconductor chip to a ground pattern formed inside and around the through-hole; Method.
体装置を、前記半導体チップの裏面とスルーホールを有
する基板の一方面とが対向するように前記基板の一方面
の所定位置に実装した後、前記基板の他方面から前記ス
ルーホールを通して導電性接着剤を流し込み、前記半導
体チップの裏面と前記スルーホールの内部及びその周辺
に形成される接地パターンとを接続すると共に前記導電
性接着剤を前記基板の他方面に流出させ、この流出した
導電性接着剤により前記基板の他方面の所定位置に放熱
板を実装することを特徴とする半導体装置の実装方法。4. After mounting a semiconductor device having a semiconductor chip with an exposed back surface at a predetermined position on one surface of the substrate such that the back surface of the semiconductor chip and one surface of the substrate having a through hole face each other, A conductive adhesive is poured from the other surface of the substrate through the through hole to connect a back surface of the semiconductor chip to a ground pattern formed inside and around the through hole, and the conductive adhesive is applied to the substrate. And mounting a heat sink at a predetermined position on the other surface of the substrate with the conductive adhesive which has flowed out.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066952A JP2778790B2 (en) | 1990-03-19 | 1990-03-19 | Semiconductor device mounting structure and mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2066952A JP2778790B2 (en) | 1990-03-19 | 1990-03-19 | Semiconductor device mounting structure and mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03268439A JPH03268439A (en) | 1991-11-29 |
| JP2778790B2 true JP2778790B2 (en) | 1998-07-23 |
Family
ID=13330866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2066952A Expired - Fee Related JP2778790B2 (en) | 1990-03-19 | 1990-03-19 | Semiconductor device mounting structure and mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778790B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0602298B1 (en) * | 1992-12-15 | 1998-06-10 | STMicroelectronics S.r.l. | Support for a semiconductor package |
| JP4669492B2 (en) * | 2006-08-31 | 2011-04-13 | 山一電機株式会社 | Cable connector |
-
1990
- 1990-03-19 JP JP2066952A patent/JP2778790B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03268439A (en) | 1991-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (en) | Method for manufacturing semiconductor device | |
| US5889324A (en) | Package for a semiconductor device | |
| JPH04293259A (en) | Semiconductor device and manufacture thereof | |
| US5844779A (en) | Semiconductor package, and semiconductor device using the same | |
| JP2778790B2 (en) | Semiconductor device mounting structure and mounting method | |
| JP4667666B2 (en) | Chip array module | |
| JPH0773122B2 (en) | Sealed semiconductor device | |
| JP3258428B2 (en) | Method for manufacturing composite semiconductor device | |
| JPH0661372A (en) | Hybrid ic | |
| JPH0922970A (en) | Electronic component | |
| JPH05198696A (en) | Package structure of semiconductor chip | |
| JP3033662B2 (en) | Semiconductor element mounting film and semiconductor element mounting structure | |
| JP2612455B2 (en) | Substrate for mounting semiconductor elements | |
| JP3156630B2 (en) | Power circuit mounting unit | |
| JPH09232473A (en) | Semiconductor package and its manufacture and printed board | |
| JP3034657B2 (en) | Package for semiconductor device | |
| JP3521931B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0278265A (en) | Lead frame and compound semiconductor device provided therewith | |
| JPH0732216B2 (en) | Semiconductor device | |
| JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0358455A (en) | Semiconductor package | |
| JPH08116000A (en) | Semiconductor device | |
| JPH06140535A (en) | Tape-carrier-package type semiconductor device | |
| JP2663860B2 (en) | Resin-sealed semiconductor device | |
| JP2993480B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |