JP2774283B2

JP2774283B2 - 輪郭強調回路

Info

Publication number: JP2774283B2
Application number: JP63187771A
Authority: JP
Inventors: 克行斉藤; 政夫上原; 雅彦佐々木; 明伸内久保; 潤長谷川; 雄大中川; 正秀菅野; 克義笹川; 真司山下
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1988-07-26
Filing date: 1988-07-26
Publication date: 1998-07-09
Anticipated expiration: 2013-07-09
Also published as: JPH0236678A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は輪郭強調を行うための信号を生成するディジ
タル部と、D/A変換したアナログ信号を演算処理するア
ナログ演算処理部とを備えた輪郭強調回路に関する。

［従来の技術］一般に映像信号処理系においては、輪郭強調回路によ
って、輪郭を鮮鋭化することがしばしば行われる。

上記輪郭強調回路の従来例は第８図に示すものが広く
用いられ、その具体的な回路構成は第10図に示すように
全てアナログ回路で構成されていた。

第８図において、入力映像信号ａに対し、２つの遅延
線DL1,DL2を用いて信号ｂ（遅延量τ），信号ｃ（遅延
量２τ）を作成し、前記入力映像信号ａと遅延量２τの
信号ｃとを加算器A1で加算し得られた信号に対し係数器
C1で係数α倍して得られた信号をｄとする。この信号ｄ
と前記遅延量τの信号ｂとを減算器S1で減算し、信号ｅ
のエッジ信号を得る。（尚、信号ｂと信号ｄの振幅レベ
ルが等しくなる様に係数αを決定する。）そして得られたエッジ信号ｅと遅延量τの信号ｂとを
減算器S2で減算することにより所望とする輪郭強調映像
信号ｆを得る。

第９図は第８図の各部の信号波形を示す。

上記第８図を具体的に構成するには、第10図に示す複
雑なアナログ回路構成となる。つまり、アナログ回路に
おけるエミッタフォロワの損失分とか、抵抗値のばらつ
き又は最終出力の振幅レベルの調整等で、数個の可変抵
抗が必要となる。

このため、例えば特開昭61−71773号、つまり第11図
に示すように全てディジタル回路にて輪郭強調回路を構
成した従来例がある。

第11図に示すように、その構成はレジスタ81a,81b、
乗算器82a,82b,82c,82d、加算器83a,83b、係数設定器84
からなる。入力信号85が供給されると、レジスタ81aに
入力されると共に、乗算器82aにも入力される。レジス
タ81aはクロックにより、１段遅延した信号86を作成
し、レジスタ81b,乗算器82b,加算器83bの一方の入力に
各々供給する。レジスタ81bは、クロックにより信号86
を１段遅延した信号87を作成し、乗算器82cに入力す
る。ここで信号87は入力信号86と比較すると２段遅延し
た信号となっている。乗算器82aは係数−1,乗算器82bは
係数2,乗算器82cは係数−１を各々乗じて信号88,89,90
として加算器83aに入力する。加算器83aは各々の信号8
8,89,90を加えて輪郭強調信号91を得て、係数設定器84
と乗算器82dに出力する。係数設定器84は、例えばROMで
構成してあり、入力された輪郭強調信号91のレベルをア
ドレスとして入力し、その値に応じた係数を設定する信
号92をROMから読出して乗算器82dに出力する。

例えば、輪郭強調信号91が小さいときには雑音とみな
して強調を弱くするような係数、例えば0.8,0.6等を、
またしきい値より大きくなった場合には強調をやめるよ
うな係数を、また雑音とみなすレベルより大きくしきい
値より小さい場合には強調を強めるような係数、例えば
1.2,1.5等を各々設定するような信号92を作成して乗算
器82dに出力する。このときの特性を第12図に示す。

以上の様な非線形処理を行うことにより、低レベル部
分の雑音が少くなり最適な輪郭強調をすることができ
る。

［発明が解決しようとする問題点］しかしながら、第11図に示す従来例では第12図に示す
非線形カーブを、なるべく滑らかになる特性のものが視
覚上好ましいものであることは言うまでもないものであ
るが、この従来例では雑音とみなすレベル域と強調を行
うレベル域との入出力特性部分が滑らかに分離されてな
い。つまり、第12図において、雑音とみなすレベル近く
のレベルでは、あまり抑圧されない入出力特性であるた
め、このレベル近くではS/Nの劣化が大きいことにな
る。S/Nの劣化を防ぐことのできる滑らかな特性にする
には、第11図の係数設定器84として用いたROMのビット
数を多くすれば多い程良いが、コストがアップしてしま
う欠点がある。又、第13図に示すようにエンハンス量を
例えば３つのタイプA,B,Cに切換える場合には、３タイ
プA,B,Cのカーブを描くROMを用意する必要があり、大幅
にコストがアップしてしまう。

以上の事を考慮すると、エンハンス量を複雑に変化さ
せたい場合には複数のROMが必要になり、回路規模が大
きくなり、且つコストも上昇してしまうという問題があ
る。

本発明は上述した点にかんがみてなされたもので、調
整工数を必要とせず、回路規模もコンパクト化できると
共にエンハンス量を可変できる輪郭強調回路を提供する
ことを目的とする。

［問題点を解決する手段及び作用］本発明による輪郭強調回路は、第１図の基本的構成を
示すブロック図において、ディジタル映像信号が入力さ
れ、このディジタル映像信号について２階微分をとるこ
とによりディジタルエッジ信号を生成するディジタル部
１と、前記ディジタルエッジ信号をアナログエッジ信号
に変換するD/A変換部２と、前記アナログエッジ信号に
ついて所望する輪郭強調量に設定して輪郭強調信号とな
す演算処理部３とから構成され、演算処理部３にて容易
に所望のエンハンス量に可変設定できると共に、輪郭強
調部分をディジタル回路で構成することにより調整工数
を必要としないようにしている。

［実施例］以下、図面を参照して本発明を具体的に説明する。

第２図ないし第５図は本発明の第１実施例に係り、第
２図は第１実施例の構成を示すブロック図、第３図は非
線形処理回路の具体的構成を示す回路図、第４図は第３
図の入出力特性を示す特性図、第５図はレベル切換回路
の具体的構成を示す回路図である。

第２図に示すように第１実施例の輪郭強調回路４は、
輪郭強調を行う為のディジタル部１と、該ディジタル部
１のディジタル信号をD/A変換するD/A変換部２と、D/A
変換されたアナログ信号に対し、所望のエンハンス特性
に設定する演算処理するアナログの演算処理部３とから
構成される。

上記ディジタル部１の入力端５から入力されたディジ
タル信号は、βτ及び1Hの遅延量を有する遅延素子11,1
2に入力される。尚、ここでβは水平方向の強調周波数
を決定する為の係数であり、βτ,1H遅延する理由は後
で水平エッジ信号及び垂直エッジ信号を抽出する為の時
間補正である。

上記遅延素子11で遅延した信号は、1Hの遅延量を与え
る遅延素子13に入力されると共に加算器14に入力され
る。この遅延素子13を通した信号は、1Hの遅延量を与え
る遅延素子15に入力されると共に減算器16に入力され
る。上記加算器14で加算された信号は、1/2の係数器17
を通して減算器16に入力され、1Hの遅延素子15を通した
信号が減算され、垂直方向のディジタルエッジ信号DVE
が生成され、D/Aコンバータ18に入力され、アナログ量
の垂直方向エッジ信号VEに変換される。

尚、上記1Hの遅延素子13を通したディジタル原信号DS
は、D/Aコンバータ19に入力され、アナログ原信号Ｓに
変換される。

一方、上記1Hの遅延素子12を通した信号は、２βτ，
τの遅延量を与える遅延素子21,22を通した後、加算器2
3で加算され、1/2の係数器24を通した後、減算器25によ
って、上記1Hの遅延素子13を通した信号から減算されて
水平方向のディジタルエッジ信号DHEが生成され、D/Aコ
ンバータ26に入力され、アナログ量の水平エッジ信号HF
に変換される。

尚、上記遅延素子11,12,13,…はシフトレジスタとか
ディジタルディレイライン等で構成できる。

上記ディジタル部１は、無調整でディジタル原信号D
S,ディジタル垂直エッジ信号DVE,ディジタル水平エッジ
信号DHEを生成し、D/A変換部２によって、アナログ量の
原信号S,垂直エッジ信号VE,水平エッジ信号HEに変換
し、演算処理部３に入力される。

D/Aコンバータ19を通して得られたアナログ原信号Ｓ
は、LPF31にて帯域制限された後、加算器32に入力さ
れ、アナログ垂直エッジ信号VE,アナログ水平エッジ信
号HEに対して処理した信号と加算され、出力端から出力
される。（尚、LPE31は２つのエッジ信号VE,HEの少くと
も一方を加算器で加算した後段側に設けても良い。）上記アナログ垂直エッジ信号VE及び水平エッジ信号HE
はそれぞれ非線形処理回路33,34にてエッジ信号のノイ
ズ成分を抑圧した後、所望とする輪郭強調量に選択設定
できるレベル切換回路35,36を経て加算器32に入力され
る。

ところで、上記非線形処理回路33又は34は例えば第３
図に示す回路で構成される。

入力信号は抵抗r1を通り、エミッタフォロワ型トラン
ジスタQ1のベースに入力されると共に、コンデンサC1を
介してトランジスタQ2のベースに印加される。このトラ
ンジスタQ2のベースは抵抗r2を介して接地され、そのエ
ミッタは抵抗r3,r4を介して負の電源端−Vccに接続され
ると共に、コンデンサC2及び抵抗r5を介して対となるト
ランジスタQ3のエミッタに接続される。このトランジス
タQ3のベースは抵抗r6及びコンデンサC3の並列回路を介
して接地され、コレクタは正の電源端Vccに接続され、
エミッタは抵抗r7を介して抵抗r3,r4の接続点に接続さ
れている。尚、上記トランジスタQ2のコレクタは、正の
電源端Vccに接続され、そのエミッタは抵抗r8を介して
負の電源端−Vccに接続されると共に、出力端に接続さ
れている。

上記非線形処理回路33（又は34）は、トランジスタQ3
のオンにより、エミッタ側の抵抗r7,r4の接続点の電位
が抵抗r3を介して印加されるトランジスタQ2のエミッタ
電位がＯ電位より若干少いレベルに設定することによ
り、入力信号はこのレベル（＋トランジスタQ2のベース
・エミッタ間順方向電圧）より大きくなると、このトラ
ンジスタQ2がオンするため、トランジスタQ1のベースに
印加されるべき入力信号は抵抗r1,r3,r4、トランジスタ
Q2の等価コレクタ・エミッタ間抵抗等で分圧される。上
記トランジスタQ2がオンして流れる電流により、第４図
に示すように低レベルの信号範囲V_Lについては入力信号
の信号レベルの増加分を相殺できるようになる。

このように低レベルの入力信号範囲V_Lに対して抑圧し
た入出力特性の回路を通すことにより、低レベルとなる
ノイズの抑圧を行いS/Nが低下するのを有効に防止でき
る。尚、トランジスタQ2,Q3のエミッタ間にコンデンサC
2と抵抗r5との直列回路を介装することにより、ノイズ
のように高域信号に対し、ダンピングを大きくしてノイ
ズの抑圧効果を大きくしている。

上記非線形処理回路33は、数個のトランジスタ，抵
抗，コンデンサにて構成できる為、大変低コストで実現
できる。又、ディジタル方式で構成した場合とは異な
り、滑らかなカーブの入出力特性に設定でき、得られる
画像が不自然になることなく、自然に見えるようにでき
る。

次に、上記非線形処理回路33,34によって、ノイズ成
分を抑圧した両エッジ信号は、次段のレベル切換回路3
5,36にて所望とする強調量に切換えることができるよう
にしている。

上記レベル切換回路35,36は、例えば第５図に示す回
路で構成できる。

xp−ｐのエッジ信号はエミッタフォロワを形成するト
ランジスタQ11のベースに印加され、このトランジスタQ
11のコレクタは正の電源端Vccに接続され、エミッタは
抵抗r11を介して負の電源端−Vccに接続されると共に、
コンデンサC11を経てスイッチSWに接続される。

上記スイッチSWは、例えばON/OFFされる２回路構成
で、第１スイッチS1,第２スイッチS2にはそれぞれ直列
の抵抗r12,r13が接続されている。尚、抵抗r14はスイッ
チSWを介さないで、直接コンデンサC11と接続されてい
る。上記トランジスタQ11で低インピーダンスに変換さ
れた信号は、スイッチSWでON/OFFされる抵抗r12,r13及
びスイッチSWを通さない抵抗r14を経て、次段のベース
接地型トランジスタQ12のエミッタに導かれ、スイッチS
WのON/OFFに応じたレベルの切換が行われる。

上記トランジスタQ12のエミッタは抵抗r15を介して負
の電源端−Vccに接続され、ベースは抵抗r16を介して接
地され、コレクタは抵抗r17を介して正の電源端Vccに接
続されると共に、次段のエミッタフォロワを構成するト
ランジスタQ13のベースに接続されている。このトラン
ジスタQ13のコレクタは正の電源端Vccに接続され、エミ
ッタは抵抗r18を介して負の電源端−Vccに接続されると
共に、この回路の出力端に接続されている。

上記スイッチSWは、第1,第２スイッチS1,S2は制御信
号CON1,CON2によりON/OFFを制御できる。この制御信号C
ON1,CON2は、例えば操作パネル等に設けたスイッチによ
り生成でき、使用者が所望とするレベルに応じて生成で
きる。

この実施例では、スイッチSWとして２回路の構成を示
しているため２つの制御信号にしてあるが、３回路以上
のスイッチ及びこれに応じて制御信号の数も増すことも
できる。

上記スイッチS1,S2のON/OFFにより、ベース接地型ト
ランジスタQ12を用いた増幅器の利得が変化し、入力信
号ｘに対する出力信号Voutは表のように出力レベルが変
化する。

尚、表において、例えばr14//r12は並列接続での合成
抵抗値を表わす。

上記トランジスタQ12でレベルの切換が行われた信号
は、低インピーダンスに変換するトランジスタQ13を経
て出力される。

上記レベル切換回路35,36も数個のトランジスタ，抵
抗，コンデンサにて構成できるため、上述した非線形処
理回路33,34と同様に低コストで実現できる。

又、上記レベル切換回路35,36は、外部からの制御信
号により切換できるように説明したが、入力レベルを検
知してそのレベルに応じて切換を行うようにもできる。

又、上記レベル切換回路35,36としては、アナログ乗
算器を用いて、乗算因子の大きさを切換えることにより
構成することもできるし、電圧制御増幅器その他を用い
てアナログ的に構成することもできる。

以上述べた第１実施例によれば、無調整で輪郭強調を
行うことができると共に、強調レベルも切換えによって
所望とする強調レベルに設定することができる。さら
に、アナログ式の非線形処理回路33、34によって、低レ
ベル領域を十分に抑圧できるので、輪郭強調により一般
的には目立ってしまうノイズを抑圧することができS/N
の劣化の少い画像を得ることができる。

第６図は本発明の第２実施例の輪郭強調回路を示す。

ディジタル入力信号Viは、ディジタル部41を構成する
1Hの遅延素子42に入力されると共に加算器43に入力され
る。この1Hの遅延素子42を経た信号は、さらに1Hの遅延
素子44を経て加算器43で加算されると共に、ディジタル
原信号としてD/A変換部45を構成するD/Aコンバータ47に
入力され、アナログ原信号Ｓに変換される。

上記加算器43で原信号と2Hだけ遅延した信号とが加算
された後、1/2の係数器48を経てD/Aコンバータ49に入力
され、アナログ信号に変換される。この信号は、エッジ
部分が2H時間分だけ段差を有する信号Ｖになる。

上記D/A変換部45で変換されたアナログ原信号Ｓは演
算処理部51を構成するLPF52を通して帯域制限されて加
算器53に入力されると共に、差動アンプ54に入力され、
D/Aコンバータ49を通した信号Ｖと差分が抽出されて垂
直エッジ信号VEが生成される。この垂直エッジ信号VEに
対しては第１実施例と同様に非線形処理回路55,レベル
切換回路56を通した後加算器53でLPF52を通した原信号
と加算して出力端から輪郭強調信号Voutが出力される。

上記第２実施例は、垂直方向に対する輪郭強調を行っ
ているが、水平方向に対しても遅延素子42,44の遅延量
を変えれば同様の構成で実現できる。

又、アナログの遅延素子及びディジタルの遅延素子の
コストの関係上、垂直（又は水平）のエッジ信号のみデ
ィジタルで構成し加算部及び水平（又は垂直）方向のエ
ンハンスはアナログで構成することも可能である。

又、水平−垂直及び垂直−水平のシリーズ構成及びマ
ルチエンハンス構成により輪郭強調を行う為のディジタ
ル信号を得て、アナログで演算処理を行っても良いこと
は言うまでもない。

第７図は、例えば第１実施例を適用した電子内視鏡装
置61を示す。

第７図示す電子内視鏡装置61は、電子内視鏡（以下、
電子スコープと記す。）62と、この電子スコープ62に照
明光を供給する光源装置63と、前記電子スコープ62に対
する信号処理を行う映像信号処理回路64と、この映像信
号処理回路64から出力される所定の方式のビデオ信号を
カラー表示するカラーモニタ65とから構成される。

上記電子スコープ62は、細長の挿入部66内に照明光の
伝送手段となるライトガイド67が挿通され、このライト
ガイド67の後端（入射端）のライトガイドコネクタを光
源装置63に接続できるようにしてある。

上記光源装置63は、白色ランプ68の白色光をモータ69
で回転される回転カラーフィルタ71を通すことにより、
この回転カラーフィルタ71に取付けた図示しない赤，
緑，青の色透過フィルタにより、赤，緑，青の色光にさ
れ、コンデンサレンズ72で集光されてライトガイド67の
入射端面に照射される。このライトガイド67で伝送され
た照明光は、出射端面から被写体73に向けて照射され
る。この照明光で照明された被写体73は、結像レンズ74
により、固体撮像素子としてのCCD75に結像される。

上記CCD75は、映像信号処理回路64内のドライブ回路7
7から出力されるドライブ信号が信号ケーブルを経て印
加され、このドライブ信号の印加により光電変換され、
電荷として蓄積された信号が読み出され、A/Dコンバー
タ81に入力され、ディジタル信号に変換された後、切換
スイッチ82を経てR,G,Bメモリ83R,83G,83Bに１フレーム
分づつ書き込まれる。例えば、赤の照明光のもとで撮像
した信号は、Ｒメモリ83Rに書き込まれる。切換スイッ
チ82は、回転カラーフィルタ71の回転に同期して順次切
換えられる。

しかして、これらR,G,Bメモリ83R,83G,83Bに書き込ま
れた信号データは同時に読出され、R,G,B輪郭強調回路8
4R,84G,84Bに入力され、輪郭強調されたアナログ色信号
R,G,Bとしてポストプロセス回路85に入力され、γ補正
とか信号変換等が行われ、所定の映像信号に変換され、
カラーモニタ65でカラー表示される。

上記R,G,B輪郭強調回路84R,84G,84Bとしては第１図又
は第６図に示す輪郭強調回路を用いて構成することがで
きる。

上記装置61ではメモリ83R,83G,83Bの後にそれぞれ輪
郭強調回路84R,84G,84Bを設けているが、A/Dコンバータ
81の後に設けるようにすることもできる。

［発明の効果］以上述べたように本発明によれば、輪郭強調を行うた
めの信号をディジタル的に生成し、D/A変換してアナロ
グ的に信号処理して強調量とか強調特性を得るようにし
ているので、調整工数を必要とせず簡単な構成且つ低コ
ストでS/Nの良好な輪郭強調を行う手段を実現できる。

【図面の簡単な説明】

第１図は本発明の基本的構成を示すブロック図、第２図
ないし第５図は本発明の第１実施例に係り、第２図は第
１実施例の輪郭強調回路の構成を示すブロック図、第３
図は非線形処理回路の具体的構成を示す回路図、第４図
は第３図の入出力特性を示す特性図、第５図はレベル切
換回路の具体的構成を示す回路図、第６図は本発明の第
２実施例の構成を示すブロック図、第７図は第１実施例
が適用された電子内視鏡装置の構成図、第８図は従来例
の構成を示すブロック図、第９図は第８図の動作を説明
するための波形図、第10図は第８図をアナログ回路で具
体的に構成した回路図、第11図はディジタル回路で構成
した従来例を示すブロック図、第12図は第11図の入出力
特性を示す特性図、第13図は異る入出力特性を示す特性
図である。１…ディジタル部、２…D/A変換部３…演算処理部 11,12,13,15,21,22…遅延素子 14,23…加算器、16,25…減算器 17,24…係数器 33,34…非線形処理回路 35,36…レベル切換回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者内久保明伸東京都渋谷区幡ケ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者長谷川潤東京都渋谷区幡ケ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者中川雄大東京都渋谷区幡ケ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者菅野正秀東京都渋谷区幡ケ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者笹川克義東京都渋谷区幡ケ谷２丁目43番２号オリンパス光学工業株式会社内 (72)発明者山下真司東京都渋谷区幡ケ谷２丁目43番２号オリンパス光学工業株式会社内 (56)参考文献特開昭63−38468（ＪＰ，Ａ) 特開昭61−71773（ＪＰ，Ａ) 特開昭63−119391（ＪＰ，Ａ) 特開昭61−225979（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/14 - 5/217

Claims

(57)【特許請求の範囲】

【請求項１】ディジタル映像信号が入力され、このディ
ジタル映像信号について２階微分をとることによりディ
ジタルエッジ信号を生成するディジタル部と、前記ディジタルエッジ信号をアナログエッジ信号に変換
するD/A変換部と、前記アナログエッジ信号について所望する輪郭強調量に
設定して輪郭強調信号となす演算処理部と、を有することを特徴とする輪郭強調回路。