JP2773075B2 - 電荷領域で作動するマッチドフィルター - Google Patents
電荷領域で作動するマッチドフィルターInfo
- Publication number
- JP2773075B2 JP2773075B2 JP30128196A JP30128196A JP2773075B2 JP 2773075 B2 JP2773075 B2 JP 2773075B2 JP 30128196 A JP30128196 A JP 30128196A JP 30128196 A JP30128196 A JP 30128196A JP 2773075 B2 JP2773075 B2 JP 2773075B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- charge
- matched filter
- output
- analog shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、通信機、信号処理
装置等に使用できる電荷領域で作動するマッチドフィル
ターに関するものである。
装置等に使用できる電荷領域で作動するマッチドフィル
ターに関するものである。
【０００２】
【従来の技術】ディジタル技術の発展の結果、ＣＤＭＡ
（Code Division Multiple Access）通信などディジタ
ル変調方式が急速に普及しつつあるが、システムに要求
される機能の高度化は、システムのサイズや消費電力な
どの面で従来から利用されて来たディジタルプロセシン
グを用いた方式では次第に実現困難なレベルに達しつつ
あり、特に携帯端末など電源の制約を受ける用途では既
にこの問題が顕在化している。
（Code Division Multiple Access）通信などディジタ
ル変調方式が急速に普及しつつあるが、システムに要求
される機能の高度化は、システムのサイズや消費電力な
どの面で従来から利用されて来たディジタルプロセシン
グを用いた方式では次第に実現困難なレベルに達しつつ
あり、特に携帯端末など電源の制約を受ける用途では既
にこの問題が顕在化している。
【０００３】これらの問題を解決する手法の一つとし
て、従来からのディジタル信号処理が抱える電力消費の
非効率性から脱却してアナログ処理を導入した方式、例
えば、特開平６ー１６４３２０号などの新たな方式が開
発されている。
て、従来からのディジタル信号処理が抱える電力消費の
非効率性から脱却してアナログ処理を導入した方式、例
えば、特開平６ー１６４３２０号などの新たな方式が開
発されている。
【０００４】しかしながら、これらの方式では今後の変
調コードの大型化に対応すべき長大なアナログシフトレ
ジスターの実現や、さらなる消費電力の削減といった商
品化のための制約条件に将来にわたって対応できる技術
は現在のところ確立されているとは言い難い。
調コードの大型化に対応すべき長大なアナログシフトレ
ジスターの実現や、さらなる消費電力の削減といった商
品化のための制約条件に将来にわたって対応できる技術
は現在のところ確立されているとは言い難い。
【０００５】
【発明が解決しようとする課題】本発明は、既に、技術
的に確立されており、電力消費の少ないことで知られる
ＣＣＤなどの電荷転送素子を利用し、アナログ信号入力
とディジタルコードとの相関検出機能に特化した電荷モ
ード演算回路を構成し、更に、これを用いて得られた相
関データからパスダイバシティー受信を「ＲＡＫＥ方
式」で実現する電荷モード演算回路の構成を提案しよう
とするものである。
的に確立されており、電力消費の少ないことで知られる
ＣＣＤなどの電荷転送素子を利用し、アナログ信号入力
とディジタルコードとの相関検出機能に特化した電荷モ
ード演算回路を構成し、更に、これを用いて得られた相
関データからパスダイバシティー受信を「ＲＡＫＥ方
式」で実現する電荷モード演算回路の構成を提案しよう
とするものである。
【０００６】
【課題を解決するための手段】本発明は上記の如き観点
に鑑みてなされたものであって、その主たる発明は、電
荷信号パケットを転送する少なくも１個の電荷転送素子
を用いたアナログシフトレジスターと、該アナログシフ
トレジスターに沿って配置され、共通の入力信号によっ
て制御された略均一の電圧電荷変換特性をそれぞれ備え
た複数の電荷信号発生装置と、該複数の電荷信号発生装
置が生成する出力電荷パケットを別途供給されるディジ
タルビット信号に従って所定の方向に選択的に転送する
ルーティング機構とよりなり、該ルーティング機構から
の複数の出力経路の少なくも１個の経路が該アナログシ
フトレジスター上に形成されるポテンシャル井戸のいず
れかに接続され、このポテンシャル井戸において、該電
荷信号発生装置で生成された信号と、これに同期して転
送動作を行うアナログシフトレジスターに沿って転送さ
れた電荷信号の電荷領域での加算が実行される電荷領域
で作動するマッチドフィルターを提供しようとするもの
である。
に鑑みてなされたものであって、その主たる発明は、電
荷信号パケットを転送する少なくも１個の電荷転送素子
を用いたアナログシフトレジスターと、該アナログシフ
トレジスターに沿って配置され、共通の入力信号によっ
て制御された略均一の電圧電荷変換特性をそれぞれ備え
た複数の電荷信号発生装置と、該複数の電荷信号発生装
置が生成する出力電荷パケットを別途供給されるディジ
タルビット信号に従って所定の方向に選択的に転送する
ルーティング機構とよりなり、該ルーティング機構から
の複数の出力経路の少なくも１個の経路が該アナログシ
フトレジスター上に形成されるポテンシャル井戸のいず
れかに接続され、このポテンシャル井戸において、該電
荷信号発生装置で生成された信号と、これに同期して転
送動作を行うアナログシフトレジスターに沿って転送さ
れた電荷信号の電荷領域での加算が実行される電荷領域
で作動するマッチドフィルターを提供しようとするもの
である。
【０００７】
【発明の実施の形態】図１は入力信号ＩＮで共通に制御
された複数の電荷信号発生装置ＣＧからそれぞれ供給さ
れる電荷信号パケットを、シフトレジスターなどのディ
ジタルメモリー手段Ｍから供給され信号ラッチ装置Ｌに
ラッチされたマッチングコードのビット信号に従って、
その作動態様、即ち、転送経路が決定されるルーティン
グ機構Ｒを用いて選択的にアナログシフトレジスターＳ
Ｒに供給して、該アナログシフトレジスターＳＲ上で加
算操作を実行する形式のマッチドフィルターの構成例を
示している。
された複数の電荷信号発生装置ＣＧからそれぞれ供給さ
れる電荷信号パケットを、シフトレジスターなどのディ
ジタルメモリー手段Ｍから供給され信号ラッチ装置Ｌに
ラッチされたマッチングコードのビット信号に従って、
その作動態様、即ち、転送経路が決定されるルーティン
グ機構Ｒを用いて選択的にアナログシフトレジスターＳ
Ｒに供給して、該アナログシフトレジスターＳＲ上で加
算操作を実行する形式のマッチドフィルターの構成例を
示している。
【０００８】この例ではルーティング機構Ｒの一方の出
力だけがアナログシフトレジスターＳＲに接続されてお
り、他方の出力は特に利用されず廃棄される構成を有し
ている。
力だけがアナログシフトレジスターＳＲに接続されてお
り、他方の出力は特に利用されず廃棄される構成を有し
ている。
【０００９】図２は、図１に示す信号ラッチ装置Ｌに記
憶されたビット信号が一定である場合と等価な回路接続
を示している。この場合、個々の電荷信号発生装置ＣＧ
が発生する電荷信号の転送方向は常に一定であるため、
ルーティング機構Ｒは必要なく、又、廃棄が決まってい
る電荷信号は発生の必要がないために、一部の電荷信号
発生装置以外は設置の必要が無く、回路が単純となり、
更に、電力消費の面でも極めて有利な構成となる。
憶されたビット信号が一定である場合と等価な回路接続
を示している。この場合、個々の電荷信号発生装置ＣＧ
が発生する電荷信号の転送方向は常に一定であるため、
ルーティング機構Ｒは必要なく、又、廃棄が決まってい
る電荷信号は発生の必要がないために、一部の電荷信号
発生装置以外は設置の必要が無く、回路が単純となり、
更に、電力消費の面でも極めて有利な構成となる。
【００１０】図３は、図１の例と類似の構成で、２本の
アナログシフトレジスターＳＲ０，ＳＲ１を備え、ルー
ティング機構Ｒのそれぞれ２個の出力をすべて利用して
差動形式のマッチング出力を得るマッチドフィルターＭ
Ｆの構成を示している。
アナログシフトレジスターＳＲ０，ＳＲ１を備え、ルー
ティング機構Ｒのそれぞれ２個の出力をすべて利用して
差動形式のマッチング出力を得るマッチドフィルターＭ
Ｆの構成を示している。
【００１１】当然ながら、このような差動出力の生成は
１本のアナログシフトレジスターを用いても、必要なゲ
ート数さえ用意すれば図３と全く同様に実現できる。
１本のアナログシフトレジスターを用いても、必要なゲ
ート数さえ用意すれば図３と全く同様に実現できる。
【００１２】図４は図３に示すマッチドフィルターＭＦ
の差動出力信号をアナログシフトレジスターＳＲ０，Ｓ
Ｒ１の延長上に配置された、複数の４象限乗算型ＤＡ変
換器ＭＤＡＣに供給し、別途供給されるディジタルタッ
プ関数値（図示しない）との乗算をそれぞれに実行し差
動形式をなすそれらの結果を、２個のサミングノードＳ
Ｎ０，ＳＮ１で総合してパスダイバシティー復調を行う
ＲＡＫＥ型の復調器の例を示している。
の差動出力信号をアナログシフトレジスターＳＲ０，Ｓ
Ｒ１の延長上に配置された、複数の４象限乗算型ＤＡ変
換器ＭＤＡＣに供給し、別途供給されるディジタルタッ
プ関数値（図示しない）との乗算をそれぞれに実行し差
動形式をなすそれらの結果を、２個のサミングノードＳ
Ｎ０，ＳＮ１で総合してパスダイバシティー復調を行う
ＲＡＫＥ型の復調器の例を示している。
【００１３】尚、上記ＭＤＡＣの例としては、米国特許
第５、５３９、４０４号など、電荷領域で作動する形式
のＭＤＡＣが最も適しているが、当然ながら電荷と電圧
との間の変換を利用すれば通常のＤＡ変換器であっても
同様の作動が実現できる。
第５、５３９、４０４号など、電荷領域で作動する形式
のＭＤＡＣが最も適しているが、当然ながら電荷と電圧
との間の変換を利用すれば通常のＤＡ変換器であっても
同様の作動が実現できる。
【００１４】この例では、４象限乗算を利用してディジ
タルタップ関数値の乗算を実行する例を示しているが、
図１に示すように差動形式でないマッチング出力を供給
するマッチドフィルターを採用する場合、当然ＭＤＡＣ
は２象限乗算の機能だけを備えれば十分であるし、出力
のサミングノードも必要な精度等の条件によっては１個
で構成することも可能である。
タルタップ関数値の乗算を実行する例を示しているが、
図１に示すように差動形式でないマッチング出力を供給
するマッチドフィルターを採用する場合、当然ＭＤＡＣ
は２象限乗算の機能だけを備えれば十分であるし、出力
のサミングノードも必要な精度等の条件によっては１個
で構成することも可能である。
【００１５】図５はＲＡＫＥ型の復調装置の他の実施例
を示す構成図である。図５において、マルチプレクサー
ＭＰＸはマッチドフィルターの差動出力を時分割多重に
よって多重化し、電荷信号減衰装置ＡＴＴによる減衰処
理を実行した後、複数個の４象限乗算型ＭＤＡＣのそれ
ぞれに入力信号として供給する。
を示す構成図である。図５において、マルチプレクサー
ＭＰＸはマッチドフィルターの差動出力を時分割多重に
よって多重化し、電荷信号減衰装置ＡＴＴによる減衰処
理を実行した後、複数個の４象限乗算型ＭＤＡＣのそれ
ぞれに入力信号として供給する。
【００１６】一方、ＲＡＫＥ制御装置「ＲＡＫＥ」はそ
れぞれのＭＤＡＣにディジタル形式のタップ関数値を供
給する。このＲＡＫＥ制御装置「ＲＡＫＥ」は、一般の
ＲＡＫＥ型復調器と同様に、マッチドフィルターの出力
を基に通信路のマルチパス特性を同定し、個々のパスの
信頼性に従って上記のタップ関数値を個々に決定する機
能を果たすものである。この例の場合、例えば電荷信号
減衰装置ＡＴＴで廃棄された電荷信号Ａｏｕｔの測定を
通じて上記のタップ関数値の決定を行うことが出来る。
れぞれのＭＤＡＣにディジタル形式のタップ関数値を供
給する。このＲＡＫＥ制御装置「ＲＡＫＥ」は、一般の
ＲＡＫＥ型復調器と同様に、マッチドフィルターの出力
を基に通信路のマルチパス特性を同定し、個々のパスの
信頼性に従って上記のタップ関数値を個々に決定する機
能を果たすものである。この例の場合、例えば電荷信号
減衰装置ＡＴＴで廃棄された電荷信号Ａｏｕｔの測定を
通じて上記のタップ関数値の決定を行うことが出来る。
【００１７】また、上記タップ関数は受信信号に含まれ
るマルチパス計測用に設定された一般にサウンダーと呼
ばれる信号を別のマッチドフィルター装置によって相関
処理した出力から得られる、より正確なマルチパス測定
データなどによって図示の装置外で決定することも当然
ながら可能である。
るマルチパス計測用に設定された一般にサウンダーと呼
ばれる信号を別のマッチドフィルター装置によって相関
処理した出力から得られる、より正確なマルチパス測定
データなどによって図示の装置外で決定することも当然
ながら可能である。
【００１８】図６は、図５の構成を２組設置して直交形
式をなす２系列のベースバンド信号ＩＮＩ，ＩＮＲをそ
れぞれの入力とし、信号を復調するＲＡＫＥ型信号復調
装置の例を示している。この例では、マルチプレクサー
ＭＰＸに２個のマッチドフィルターの出力が供給され、
それぞれ多重化されたまま電荷信号減衰装置ＡＴＴで減
衰処理を受けた後、共通のサミングノードＳＮ０，ＳＮ
１で全て加算される構成となっている。
式をなす２系列のベースバンド信号ＩＮＩ，ＩＮＲをそ
れぞれの入力とし、信号を復調するＲＡＫＥ型信号復調
装置の例を示している。この例では、マルチプレクサー
ＭＰＸに２個のマッチドフィルターの出力が供給され、
それぞれ多重化されたまま電荷信号減衰装置ＡＴＴで減
衰処理を受けた後、共通のサミングノードＳＮ０，ＳＮ
１で全て加算される構成となっている。
【００１９】ここで、ＲＡＫＥ制御装置「ＲＡＫＥ」
は、パスごとの信頼性に従ったタップ係数に個々のパス
固有の位相特性を補正するための位相補償係数を乗じた
係数を各ＭＤＡＣに供給するため、入力に含まれるパス
ごとの位相のばらつきや変動の影響を軽減し、安定した
出力が確保される。
は、パスごとの信頼性に従ったタップ係数に個々のパス
固有の位相特性を補正するための位相補償係数を乗じた
係数を各ＭＤＡＣに供給するため、入力に含まれるパス
ごとの位相のばらつきや変動の影響を軽減し、安定した
出力が確保される。
【００２０】
【発明の効果】能動素子を排除し、極端に電力消費の少
ないＣＣＤなどの電荷転送素子を用いることによって、
小型で電力消費の少ないマッチドフィルターを構成し、
更に、電荷領域で作動する積和演算回路を付加すること
によって、シングルチップ型のＲＡＫＥ型復調器などを
コンパクトに構成することができる。これによって将来
の実現が望まれる長コードを用いたＣＤＭＡ方式などの
通信方式の携帯通信装置の小型化と長寿命化が可能にな
る。
ないＣＣＤなどの電荷転送素子を用いることによって、
小型で電力消費の少ないマッチドフィルターを構成し、
更に、電荷領域で作動する積和演算回路を付加すること
によって、シングルチップ型のＲＡＫＥ型復調器などを
コンパクトに構成することができる。これによって将来
の実現が望まれる長コードを用いたＣＤＭＡ方式などの
通信方式の携帯通信装置の小型化と長寿命化が可能にな
る。
【図１】本発明一実施例のマッチドフィルターを示す構
成図である。
成図である。
【図２】図１に示す信号ラッチ装置Ｌに記憶されたビッ
ト信号が一定である場合と等価な回路接続を示す構成図
である。
ト信号が一定である場合と等価な回路接続を示す構成図
である。
【図３】本発明の他の実施例のマッチドフィルターを示
す構成図である。
す構成図である。
【図４】図３に示すマッチドフィルターＭＦの差動出力
信号をアナログシフトレジスターＳＲ０，ＳＲ１の延長
上に配置された複数の４象限乗算型ＤＡ変換器ＭＤＡＣ
に供給し、別途供給されるディジタルタップ関数値との
乗算をそれぞれに実行し差動形式をなすそれらの結果を
２個のサミングノードＳＮ０，ＳＮ１で総合してパスダ
イバシティー復調を行うＲＡＫＥ型の復調器の一例を示
す構成図である。
信号をアナログシフトレジスターＳＲ０，ＳＲ１の延長
上に配置された複数の４象限乗算型ＤＡ変換器ＭＤＡＣ
に供給し、別途供給されるディジタルタップ関数値との
乗算をそれぞれに実行し差動形式をなすそれらの結果を
２個のサミングノードＳＮ０，ＳＮ１で総合してパスダ
イバシティー復調を行うＲＡＫＥ型の復調器の一例を示
す構成図である。
【図５】ＲＡＫＥ型の復調装置の他の例を示す構成図で
ある。
ある。
【図６】図５の構成を２組設置して直交形式をなす２系
列のベースバンド信号ＩＮＩ，ＩＮＲをそれぞれの入力
とし、信号を復調するＲＡＫＥ型信号復調装置の一例を
示す構成図である。
列のベースバンド信号ＩＮＩ，ＩＮＲをそれぞれの入力
とし、信号を復調するＲＡＫＥ型信号復調装置の一例を
示す構成図である。
フロントページの続き (56)参考文献 特開 昭56−153821（ＪＰ，Ａ) 特開 昭60−232714（ＪＰ，Ａ) 特開 昭59−80013（ＪＰ，Ａ) 特開 昭58−90820（ＪＰ，Ａ) 実開 昭63−24732（ＪＰ，Ｕ) 特公 平１−43487（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 13/00 H03H 15/02
Claims (8)
- 【請求項１】 電荷信号パケットを転送する少なくも１
個の電荷転送素子を用いたアナログシフトレジスター
と、 該アナログシフトレジスターに沿って配置され、共通の
入力信号によって制御された略均一の電圧電荷変換特性
をそれぞれ備えた複数の電荷信号発生装置と、該複数の
電荷信号発生装置が生成する出力電荷パケットを別途供
給されるディジタルビット信号に従って所定の方向に選
択的に転送するルーティング機構とよりなり、 該ルーティング機構からの複数の出力経路の少なくも１
個の経路が該アナログシフトレジスター上に形成される
ポテンシャル井戸のいずれかに接続され、このポテンシ
ャル井戸において、該電荷信号発生装置で生成された信
号と、これに同期して転送動作を行うアナログシフトレ
ジスターに沿って転送された電荷信号の電荷領域での加
算が実行されることを特徴とする電荷領域で作動するマ
ッチドフィルター。 - 【請求項２】 前記アナログシフトレジスターが２本で
ある請求項１記載の電荷領域で作動するマッチドフィル
ター。 - 【請求項３】 前記ディジタルビット信号が前記ルーテ
ィング機構に対応して配置された信号ラッチ装置より供
給され、この信号ラッチ装置が外部から供給されるマッ
チングコード信号を選択的にラッチすることによって該
ルーティング機構の作動態様を記憶する請求項１又は２
記載の電荷領域で作動するマッチドフィルター。 - 【請求項４】 請求項１乃至３のいずれかに記載のマッ
チドフィルターに加え、前記マッチドフィルターの時系
列をなす出力信号パケットを選択的に入力信号として取
り込み、別途供給される係数ディジタルデータとの乗算
を実行する複数の乗算型ＤＡ変換器と、 前記変換器の出力を加算処理する少なくも１個の信号加
算回路とをさらに備えたＲＡＫＥ型信号復調装置。 - 【請求項５】 前記係数ディジタルデータが前記マッチ
ドフィルター若しくは別に用意されたマッチドフィルタ
ーの出力の過去の経時変化に基づき決定されたものであ
る請求項４記載のＲＡＫＥ型信号復調装置。 - 【請求項６】 前記ラッチに記憶されたディジタルビッ
ト信号を定期的に更新し、マッチングコードの経時変化
に追従しながら相関検出を実行する請求項３記載の電荷
領域で作動するマッチドフィルター。 - 【請求項７】 前記ルーティング機構の機能をそれぞれ
にあらかじめ定められた方向への電荷転送に特化し、専
ら固定したマッチングコードとの相関を算定するよう構
成された請求項１又は２記載の電荷領域で作動するマッ
チドフィルター。 - 【請求項８】 請求項１〜３、６、７のいずれかに記載
の電荷領域で作動するマッチドフィルターを２個備え、
独立成分を含む２系列のベースバンド信号をそれぞれの
入力として相関の算定を行い、別途供給されるディジタ
ル係数値との乗算結果の出力電荷信号を共通のサミング
ノード上で加算して総合出力を得るＲＡＫＥ型信号復調
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30128196A JP2773075B2 (ja) | 1996-10-25 | 1996-10-25 | 電荷領域で作動するマッチドフィルター |
| TW087105314A TW369766B (en) | 1996-10-25 | 1998-04-08 | Matched filter acting in charge domain |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30128196A JP2773075B2 (ja) | 1996-10-25 | 1996-10-25 | 電荷領域で作動するマッチドフィルター |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135927A JPH10135927A (ja) | 1998-05-22 |
| JP2773075B2 true JP2773075B2 (ja) | 1998-07-09 |
Family
ID=17894942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30128196A Expired - Fee Related JP2773075B2 (ja) | 1996-10-25 | 1996-10-25 | 電荷領域で作動するマッチドフィルター |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2773075B2 (ja) |
| TW (1) | TW369766B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6983011B1 (en) | 1999-06-22 | 2006-01-03 | Sharp Kabushiki Kaisha | Filter circuit |
-
1996
- 1996-10-25 JP JP30128196A patent/JP2773075B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-08 TW TW087105314A patent/TW369766B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6983011B1 (en) | 1999-06-22 | 2006-01-03 | Sharp Kabushiki Kaisha | Filter circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135927A (ja) | 1998-05-22 |
| TW369766B (en) | 1999-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373746B2 (ja) | Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機 | |
| JP3441301B2 (ja) | 受信装置および同期捕捉回路 | |
| US5870378A (en) | Method and apparatus of a multi-code code division multiple access receiver having a shared accumulator circuits | |
| CA2263676C (en) | Symbol-matched filter having a low silicon and power requirement | |
| EP0690588A2 (en) | RAKE receiver combining all the useful multipath components of a spread spectrum signal | |
| US6731706B1 (en) | Square root raised cosine symmetric filter for mobile telecommunications | |
| US6650688B1 (en) | Chip rate selectable square root raised cosine filter for mobile telecommunications | |
| JPH11312952A (ja) | マッチドフィルタおよび信号受信装置 | |
| JP3283210B2 (ja) | スペクトラム拡散通信方式における信号受信装置 | |
| JP3373755B2 (ja) | 複素型逆拡散処理装置 | |
| JP2773075B2 (ja) | 電荷領域で作動するマッチドフィルター | |
| JP3296341B2 (ja) | 相関器 | |
| JP4056171B2 (ja) | ディジタルマッチトフィルタ回路 | |
| JP3663562B2 (ja) | 干渉キャンセラ及びチャネル推定方法 | |
| US5867526A (en) | Matched filter acting in charge domain | |
| US6480527B1 (en) | CDMA demodulating method and demodulator | |
| US6263012B1 (en) | Receiver apparatus for CDMA communication system | |
| EP0926822B1 (en) | Matched filter acting in charge domain | |
| US5887025A (en) | Matched filter acting in charge domain | |
| US7099376B2 (en) | Method for parallel type interference cancellation in code division multiple access receiver | |
| JP3173600B2 (ja) | 受信機 | |
| JP3278379B2 (ja) | フレーム同期検出回路 | |
| KR19990080571A (ko) | 전하영역에서 작동하는 매치드 필터 | |
| JP2893180B1 (ja) | 電荷転送素子を用いたｒａｋｅコンバイナー装置 | |
| US5936461A (en) | Charge domain signal filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |