JP2768590B2 - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JP2768590B2
JP2768590B2 JP10651092A JP10651092A JP2768590B2 JP 2768590 B2 JP2768590 B2 JP 2768590B2 JP 10651092 A JP10651092 A JP 10651092A JP 10651092 A JP10651092 A JP 10651092A JP 2768590 B2 JP2768590 B2 JP 2768590B2
Authority
JP
Japan
Prior art keywords
electrode
signal
active matrix
signal line
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10651092A
Other languages
Japanese (ja)
Other versions
JPH05303113A (en
Inventor
勝博 川合
昌也 岡本
厚志 伴
義晴 片岡
貢祥 平田
誠 宮後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10651092A priority Critical patent/JP2768590B2/en
Publication of JPH05303113A publication Critical patent/JPH05303113A/en
Application granted granted Critical
Publication of JP2768590B2 publication Critical patent/JP2768590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は絵素電極をマトリクス状
に配列してそれぞれの絵素にスイッチング素子を接続し
たアクティブマトリクス基板に関し、液晶表示素子、エ
レクトロルミネッセンス(EL)表示素子、プラズマ表
示素子等の基板として有用なるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate in which picture element electrodes are arranged in a matrix and a switching element is connected to each picture element, and relates to a liquid crystal display element, an electroluminescence (EL) display element, and a plasma display element. It is useful as a substrate for such as.

【0002】[0002]

【従来の技術】従来より、液晶表示素子、エレクトロル
ミネッセンス(EL)表示素子、プラズマ表示素子等
は、マトリクス状に絵素電極が配列された一対の基板間
に液晶、EL発光層あるいはプラズマ発光体等の表示媒
体を介在させ、前記絵素電極を選択することにより画面
上に表示パターンを形成している。
2. Description of the Related Art Conventionally, a liquid crystal display device, an electroluminescence (EL) display device, a plasma display device and the like have a liquid crystal, an EL light emitting layer or a plasma light emitting material between a pair of substrates in which picture element electrodes are arranged in a matrix. The display pattern is formed on the screen by selecting the picture element electrode with a display medium such as.

【0003】絵素電極の選択方式の1つにアクティブマ
トリクス方式がある。
An active matrix method is one of the methods for selecting a pixel electrode.

【0004】この方式の表示素子は、基板上にマトリク
ス状に配線された走査線および信号線と、該走査線およ
び信号線で囲まれた領域に配置された絵素電極と、該走
査線、該信号線および該絵素電極に接続されたスイッチ
ング素子とを備えたアクティブマトリクス基板と呼ばれ
る基板を有している。該走査線より走査信号を送って該
スイッチング素子を動作させ、これと同期して信号線よ
り表示信号を印加することにより絵素電極を選択、制御
してその間に介在する表示媒体を光学的に変調させて表
示を行うものである。このアクティブマトリクス方式に
よれば、高コントラストの表示が可能であり、液晶テレ
ビジョン、ワードプロセッサやコンピュータの端末表示
等に実用化されている。
A display element of this type comprises a scanning line and a signal line wired in a matrix on a substrate, a picture element electrode arranged in a region surrounded by the scanning line and the signal line, An active matrix substrate including the signal lines and switching elements connected to the picture element electrodes is provided. A scanning signal is sent from the scanning line to operate the switching element, and a display signal is applied from a signal line in synchronization with the switching element to select and control a pixel electrode to optically display a display medium interposed therebetween. The display is performed by modulation. According to this active matrix system, high-contrast display is possible, and it has been put to practical use in liquid crystal televisions, word processors, computer terminal displays, and the like.

【0005】絵素電極を選択駆動するスイッチング素子
としては、TFT(Thin Film Transistor)素子、MI
M(金属−絶縁膜−金属)素子、MOSトランジスタ素
子、ダイオード、バリスタ等が一般に用いられており、
表示品位の点からTFT素子を用いたものが有力視され
ている。
[0005] As a switching element for selectively driving a pixel electrode, a TFT (Thin Film Transistor) element, MI
M (metal-insulating-metal) elements, MOS transistor elements, diodes, varistors and the like are generally used,
Devices using TFT elements are considered to be promising in terms of display quality.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記ア
クティブマトリクス基板において、絵素電極に表示信号
を供給する信号線が製造途中で何らかの原因によって断
線することがある。すると断線部分より先には本来与え
られるべき表示信号が入力されなくなり、結果として表
示素子の上では線欠陥となる。これは、表示素子の品位
を著しく損なうものであり不良品となる。
However, in the active matrix substrate, a signal line for supplying a display signal to the picture element electrode may be disconnected during manufacturing due to some cause. Then, a display signal to be originally given is not inputted before the broken portion, and as a result, a line defect occurs on the display element. This significantly impairs the quality of the display element and results in a defective product.

【0007】そこで、信号線の断線を防止する技術が従
来より数々提案されているが、その一例として信号線の
多層化が上げられる。これは信号線を形成した後に、絵
素電極を形成するための導電膜を断線冗長用として信号
線の上にも形成する方法であり、信号線が断線している
場合でもその上に断線冗長用導電膜を形成する事によっ
て電気的に接続させる事が可能である。
In view of the above, various techniques for preventing disconnection of a signal line have been conventionally proposed. One example of such a technique is to increase the number of layers of the signal line. This is a method in which after forming a signal line, a conductive film for forming a pixel electrode is also formed on the signal line for disconnection redundancy. Even if the signal line is disconnected, the disconnection redundancy By forming a conductive film for use, electrical connection can be achieved.

【0008】しかし、この方法では絵素電極と絵素電極
の間にも絵素電極を形成するための導電膜が絵素電極と
同時に形成されるので、従来以上の形成精度が要求さ
れ、従来道りの手法ではしばしば絵素電極と断線冗長用
導電膜との間にリークが発生するという問題点がある。
However, in this method, a conductive film for forming a picture element electrode is formed between the picture element electrodes at the same time as the picture element electrodes. There is a problem in that the leakage method often occurs between the picture element electrode and the conductive film for disconnection redundancy.

【0009】また、信号電極を絵素電極と同じ導電膜を
用いて同時に形成した場合には断線冗長手段を別に設け
なければならない。
When the signal electrode is formed simultaneously using the same conductive film as the picture element electrode, a disconnection redundant means must be separately provided.

【0010】本発明の目的はこの考え方を更に推し進
め、特にTFTを用いたアクティブマトリクス基板にお
いて、プロセスを増やさず、従来道りの形成精度で信号
線の断線を防止することにある。
It is an object of the present invention to further promote this concept, and particularly to prevent disconnection of signal lines with an accuracy of conventional formation without increasing the number of processes in an active matrix substrate using TFTs.

【0011】[0011]

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に走査線、信号線及び絵素
電極が配置され、該走査線、該信号線および該絵素電極
にスイッチング素子が接続されてなるアクティブマトリ
クス基板において、前記信号線に積層される断線冗長用
導電膜及び前記スイッチング素子のコンタクト層を高導
電率微結晶半導体より形成してなることを特徴とするも
のである。
In the active matrix substrate of the present invention, a scanning line, a signal line and a pixel electrode are arranged on an insulating substrate, and a switching element is provided on the scanning line, the signal line and the pixel electrode. In the active matrix substrate connected to the above, the disconnection redundant conductive film laminated on the signal line and the contact layer of the switching element are formed of a high-conductivity microcrystalline semiconductor.

【0012】また、前記アクティブマトリクス基板にお
いて、前記信号電極が前記絵素電極と同じ導電膜で形成
してなることを特徴とするものである。
In the active matrix substrate, the signal electrode is formed of the same conductive film as the picture element electrode.

【0013】[0013]

【作用】上記構造によれば、信号線が何らかの原因で断
線した場合でも、表示信号は高導電率微結晶半導体を通
って断線部以降にも送られる。
According to the above structure, even when the signal line is disconnected for some reason, the display signal is transmitted through the high-conductivity microcrystalline semiconductor to the portion after the disconnection.

【0014】しかも、信号線の一方面に設けた高導電率
微結晶半導体はスイッチング素子のコンタクト層を形成
するときに同時に形成できるのでプロセスを増加させな
い。しかもこのときの断線冗長用導電膜の形成精度は信
号電極間の精度であればよいのでプロセス上の困難がな
い。
In addition, since the high-conductivity microcrystalline semiconductor provided on one surface of the signal line can be formed at the same time when the contact layer of the switching element is formed, the number of processes is not increased. In addition, since the precision of forming the disconnection redundant conductive film at this time is only required to be accurate between the signal electrodes, there is no difficulty in the process.

【0015】また、信号電極を絵素電極と同じ導電膜で
形成した場合には断線冗長手段を有しながら更にプロセ
スを簡略化することができる。
Further, when the signal electrode is formed of the same conductive film as the picture element electrode, the process can be further simplified while having the disconnection redundant means.

【0016】[0016]

【実施例】以下、図面に従って本発明の実施例を説明す
る。図1に本発明の一実施例を示すアクティブマトリク
ス基板の正面図、図2(a)に同図のA−A’断面図、
図2(b)に同図のB−B’断面図を示す。絶縁性基板
1上には走査線2a及び信号線3aがマトリクス状に配
線され、走査線2a及び信号線3aで囲まれた矩形状の
領域に絵素電極4が配置される。走査線2a及び信号線
3aには、絵素電極4に向けて突出する走査電極2b及
び信号電極3bが分岐され、該走査電極2b及び信号電
極3b交差部分にはスイッチング素子としてTFTが形
成される。該TFTはドレイン電極5によって絵素電極
4と接続されている。 スイッチング素子であるTFT
は図2(b)に示すように走査電極2b上には絶縁膜
6、半導体層7、エッチングストッパー8、高伝導率微
結晶半導体9、か順に積層され、さらに信号電極3b及
びドレイン電極5が形成され、ドレイン電極5の一端に
は絵素電極4が形成されている。高伝導率微結晶半導体
9は半導体層7と、信号電極3b及びドレイン電極5間
のオーミックコンタクトを良好にするためのコンタクト
層の役目を果たしている。。高伝導率微結晶半導体9は
また、信号線3a上にも設けられており、信号線3aの
断線冗長用導電膜として機能している。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a front view of an active matrix substrate showing one embodiment of the present invention, FIG. 2A is a sectional view taken along line AA ′ of FIG.
FIG. 2B is a cross-sectional view taken along the line BB ′ of FIG. The scanning lines 2a and the signal lines 3a are arranged in a matrix on the insulating substrate 1, and the pixel electrodes 4 are arranged in a rectangular area surrounded by the scanning lines 2a and the signal lines 3a. The scanning line 2a and the signal line 3a are branched into a scanning electrode 2b and a signal electrode 3b that protrude toward the picture element electrode 4, and a TFT is formed as a switching element at the intersection of the scanning electrode 2b and the signal electrode 3b. . The TFT is connected to the pixel electrode 4 by the drain electrode 5. TFT as a switching element
As shown in FIG. 2B, an insulating film 6, a semiconductor layer 7, an etching stopper 8, and a high-conductivity microcrystalline semiconductor 9 are sequentially stacked on the scanning electrode 2b, and further, a signal electrode 3b and a drain electrode 5 are provided. The picture element electrode 4 is formed at one end of the drain electrode 5. The high-conductivity microcrystalline semiconductor 9 functions as a contact layer for improving the ohmic contact between the semiconductor layer 7 and the signal electrode 3b and the drain electrode 5. . The high-conductivity microcrystalline semiconductor 9 is also provided on the signal line 3a, and functions as a conductive film for disconnection redundancy of the signal line 3a.

【0017】以下、このアクティブマトリクス基板をプ
ロセスに従って説明する。
Hereinafter, the active matrix substrate will be described in accordance with a process.

【0018】まず、絶縁性基板1上に走査線2a及び走
査電極2bを形成する。絶縁性基板1として本実施例で
はガラスを採用した。絶縁性基板1表面には、下地膜と
してTa25等の絶縁膜を形成してもよい。絶縁性基板
1上にAl、Mo、Ta等、をスパッタリング法を用い
て積層させ、次いでパターニングして走査線2a及び走
査電極2bを得る。
First, the scanning lines 2a and the scanning electrodes 2b are formed on the insulating substrate 1. In this embodiment, glass was employed as the insulating substrate 1. On the surface of the insulating substrate 1, an insulating film such as Ta 2 O 5 may be formed as a base film. A scanning line 2a and a scanning electrode 2b are obtained by laminating Al, Mo, Ta, or the like on the insulating substrate 1 by using a sputtering method, and then patterning it.

【0019】次にこの上に絶縁膜6を積層する。本実施
例ではプラズマCVD法を用いてSiNx膜を3000
Å積層し、絶縁膜6とした。また走査線2aを陽極酸化
により絶縁性を高め、絶縁膜6を省略しても良い。
Next, an insulating film 6 is laminated thereon. In this embodiment, the SiNx film is formed to 3000
ÅLaminated to form an insulating film 6. Further, the insulating property of the scanning line 2a may be enhanced by anodic oxidation, and the insulating film 6 may be omitted.

【0020】続いて半導体層7、エッチングストッパー
8を絶縁膜6に連続して形成する。プラズマCVD法を
用い、半導体層7として真性半導体アモルファスシリコ
ン(以下では「a−Si(i)」と称する)、エッチン
グストッパー8としては絶縁膜6と同じSiNxをそれ
ぞれ600Å、2000Åの膜厚に積層し、それぞれ所
定の形状にパターニングする。
Subsequently, a semiconductor layer 7 and an etching stopper 8 are formed continuously on the insulating film 6. Using a plasma CVD method, intrinsic semiconductor amorphous silicon (hereinafter referred to as “a-Si (i)”) as the semiconductor layer 7 and SiNx same as the insulating film 6 as the etching stopper 8 are laminated to a thickness of 600 ° and 2000 °, respectively. Then, each is patterned into a predetermined shape.

【0021】続いて、高導電率微結晶半導体9として、
リンを添加したn+型微結晶シリコン膜(以下では「a
−Si(μc−n+)」と称する)を1000Åの厚み
でプラズマCVD法で積層する。この高導電率微結晶半
導体9は信号電極3b及びドレイン電極5上と信号線3
aの上に形成してコンタクト層と信号線3aの断線冗長
用導電膜とする。このa−Si(μc−n+)は、従来
のn+層に比べて、103倍以上の導電率を有してお
り、コンタクト層となるばかりでなく、信号線3aが断
線した場合に断線冗長用導電膜として、このa−Si
(μc−n+)層を介して、信号を断線部以降にも伝え
ることが可能になる。
Subsequently, as a high-conductivity microcrystalline semiconductor 9,
N + type microcrystalline silicon film to which phosphorus is added (hereinafter referred to as “a
-Si (μc-n +) ”) with a thickness of 1000 ° by plasma CVD. This high-conductivity microcrystalline semiconductor 9 is formed on the signal electrode 3 b and the drain electrode 5 and on the signal line 3.
a and a conductive film for disconnection redundancy of the contact layer and the signal line 3a. This a-Si (μc-n +) has a conductivity of 10 3 times or more as compared with the conventional n + layer, and not only becomes a contact layer, but also becomes redundant when the signal line 3a is disconnected. This a-Si
Through the (μc-n +) layer, it is possible to transmit a signal even after the disconnection portion.

【0022】また、このときの高導電率微結晶半導体9
の形成精度は信号電極間の精度であればよいのでプロセ
ス上の困難がない。
At this time, the high conductivity microcrystalline semiconductor 9
Since there is no problem in the process because the formation accuracy of the semiconductor device need only be the accuracy between the signal electrodes.

【0023】次に、この基板上の全面に導電性膜として
Ti、Al、Cr、Mo等の金属層をスパッタリング法
によって形成し、パターニングを行って、信号線3a、
信号電極3b、ドレイン電極5を形成した。本例ではT
iを使用した。
Next, a metal layer made of Ti, Al, Cr, Mo, or the like is formed as a conductive film on the entire surface of the substrate by a sputtering method, and is patterned to form a signal line 3a,
The signal electrode 3b and the drain electrode 5 were formed. In this example, T
i was used.

【0024】次に、ITOをスパッタリング法により積
層し、これをパターニングすることにより絵素電極4を
得る。このとき、図3に示すように従来例と同様に信号
線3a上にも、ITO10を残す構造を取っても構わな
い。
Next, a pixel electrode 4 is obtained by laminating ITO by a sputtering method and patterning it. At this time, as shown in FIG. 3, a structure in which the ITO 10 is left on the signal line 3a as in the conventional example may be adopted.

【0025】さらにこの上に図示しない保護膜を積層す
る。なお、保護膜は絵素電極4の中央部を除去する窓あ
き構造にしてもかまわない。
Further, a protective film (not shown) is laminated thereon. Note that the protective film may have a windowed structure for removing the central portion of the pixel electrode 4.

【0026】図4に本発明の他の実施例の正面図を示
す。ここでは、信号線3aが走査線2aと交差している
部分を除く信号線の下層に高導電率微結晶半導体a−S
i(μc−n+)9が存在している。こうすることによ
り、走査線2aの段差を軽減することができ、信号線3
aの断線の確立が低減される。
FIG. 4 is a front view of another embodiment of the present invention. Here, the high-conductivity microcrystalline semiconductor a-S is formed under the signal line except for the portion where the signal line 3a intersects the scanning line 2a.
i (μc−n +) 9 is present. By doing so, the step of the scanning line 2a can be reduced and the signal line 3a can be reduced.
The probability of disconnection of a is reduced.

【0027】図5に本発明の他の実施例の正面図を示
す。ここでは、信号線3aが走査線2aと交差している
部分を覆うように高導電率微結晶半導体a−Si(μc
−n+)9を残している。この部分は最も断線が生じ易
いので、この構造を設けることは断線防止に有効であ
る。
FIG. 5 is a front view of another embodiment of the present invention. Here, the high-conductivity microcrystalline semiconductor a-Si (μc) is formed so as to cover a portion where the signal line 3a intersects with the scanning line 2a.
−n +) 9. Since this portion is most likely to be disconnected, providing this structure is effective in preventing disconnection.

【0028】図6及び図7に本発明の他の実施例の正面
図及び同図のC−C’断面図を示す。ここでは信号線3
a、信号電極3b及びドレイン電極5は、絵素電極4を
形成する導電性膜のITOで形成されており、金属によ
る信号線3a、信号電極3b及びドレイン電極5の形成
プロセスが更に省略されている。
FIGS. 6 and 7 are a front view and a sectional view taken along the line CC 'of another embodiment of the present invention. Here, signal line 3
a, the signal electrode 3b and the drain electrode 5 are formed of a conductive film of ITO forming the picture element electrode 4, and the process of forming the signal line 3a, the signal electrode 3b and the drain electrode 5 made of metal is further omitted. I have.

【0029】本実施例では信号線3aの下層に高導電率
微結晶半導体9を配置したが、高導電率微結半導体9を
形成する前に信号線3aを形成するようなアクティブマ
トリクス基板の構造の場合には、信号線3aの上層等に
高導電率微結晶半導体9を配置してもよい。
In this embodiment, the high-conductivity microcrystalline semiconductor 9 is arranged below the signal line 3a. However, the structure of the active matrix substrate in which the signal line 3a is formed before the high-conductivity microcrystalline semiconductor 9 is formed. In this case, the high-conductivity microcrystalline semiconductor 9 may be arranged above the signal line 3a.

【0030】[0030]

【発明の効果】本発明によれば、信号線が何らかの原因
で断線した場合でも、表示信号は断線冗長用導電膜であ
る高導電率微結晶半導体を通って断線部以降にも送られ
る。従って製品の不良率を低下させることができる。
According to the present invention, even when a signal line is disconnected for some reason, a display signal is transmitted to a portion after the disconnected portion through a high-conductivity microcrystalline semiconductor which is a conductive film for disconnection redundancy. Therefore, the defect rate of the product can be reduced.

【0031】信号線に積層した断線冗長用導電膜はコン
タクト層を形成するときに同時に形成できるので、プロ
セスを増加がなく、コスト上昇を押さえることができ
る。しかも、このときの断線冗長用導電膜の形成精度は
信号電極間の精度であればよいのでプロセス上の困難が
ない。
Since the disconnection redundant conductive film laminated on the signal line can be formed at the same time as the formation of the contact layer, the number of processes is not increased, and the cost can be suppressed. In addition, since the formation accuracy of the disconnection redundant conductive film at this time is only required to be accurate between the signal electrodes, there is no difficulty in the process.

【0032】また、信号電極を絵素電極と同じ導電膜で
形成した場合には断線冗長手段を有しながら更にプロセ
スを簡略化することができる。
When the signal electrode is formed of the same conductive film as the picture element electrode, the process can be further simplified while having the disconnection redundancy means.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すアクティブマトリクス
基板の正面図である。
FIG. 1 is a front view of an active matrix substrate showing one embodiment of the present invention.

【図2】同、A−A’断面図(a)、B−B’断面図
(b)である。
FIG. 2 is an AA ′ sectional view (a) and a BB ′ sectional view (b) of the same.

【図3】本発明の他の実施例を示すアクティブマトリク
ス基板の正面図である。
FIG. 3 is a front view of an active matrix substrate showing another embodiment of the present invention.

【図4】本発明の他の実施例を示すアクティブマトリク
ス基板の正面図である。
FIG. 4 is a front view of an active matrix substrate showing another embodiment of the present invention.

【図5】本発明の他の実施例を示すアクティブマトリク
ス基板の正面図である。
FIG. 5 is a front view of an active matrix substrate showing another embodiment of the present invention.

【図6】本発明の他の実施例を示すアクティブマトリク
ス基板の正面図である。
FIG. 6 is a front view of an active matrix substrate showing another embodiment of the present invention.

【図7】同、C−C’断面図である。FIG. 7 is a sectional view taken along the line C-C 'of FIG.

【符号の説明】[Explanation of symbols]

1 基板 2a 走査線 3a 信号線 4 絵素電極 9 高導電率微結晶半導体 DESCRIPTION OF SYMBOLS 1 Substrate 2a Scanning line 3a Signal line 4 Pixel electrode 9 High conductivity microcrystalline semiconductor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 義晴 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 平田 貢祥 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平2−47633(JP,A) 特開 平3−108767(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/136 500──────────────────────────────────────────────────続 き Continuing on the front page (72) Yoshiharu Kataoka, 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation In-company (72) Inventor Makoto Miyago 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-2-47633 (JP, A) JP-A-3-108767 (JP, A (58) Field surveyed (Int.Cl. 6 , DB name) G02F 1/136 500

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁性基板上に走査線、信号線及び絵素電
極が配置され、該走査線、該信号線および該絵素電極に
スイッチング素子が接続されてなるアクティブマトリク
ス基板において、 前記信号線に積層される断線冗長用導電膜及び前記スイ
ッチング素子のコンタクト層を高導電率微結晶半導体よ
り形成してなることを特徴とするアクティブマトリクス
基板。
An active matrix substrate having a scanning line, a signal line, and a pixel electrode disposed on an insulating substrate, and a switching element connected to the scanning line, the signal line, and the pixel electrode; An active matrix substrate comprising: a disconnection redundant conductive film laminated on a line; and a contact layer of the switching element, formed of a high-conductivity microcrystalline semiconductor.
【請求項2】前記信号電極が前記絵素電極と同じ導電膜
で形成してなることを特徴とする請求項1記載のアクテ
ィブマトリクス基板。
2. The active matrix substrate according to claim 1, wherein said signal electrode is formed of the same conductive film as said picture element electrode.
JP10651092A 1992-04-24 1992-04-24 Active matrix substrate Expired - Fee Related JP2768590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10651092A JP2768590B2 (en) 1992-04-24 1992-04-24 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10651092A JP2768590B2 (en) 1992-04-24 1992-04-24 Active matrix substrate

Publications (2)

Publication Number Publication Date
JPH05303113A JPH05303113A (en) 1993-11-16
JP2768590B2 true JP2768590B2 (en) 1998-06-25

Family

ID=14435429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10651092A Expired - Fee Related JP2768590B2 (en) 1992-04-24 1992-04-24 Active matrix substrate

Country Status (1)

Country Link
JP (1) JP2768590B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007342A (en) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP4530450B2 (en) * 1999-09-29 2010-08-25 三洋電機株式会社 EL display device

Also Published As

Publication number Publication date
JPH05303113A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
US6642071B2 (en) Process for manufacturing an active matrix LCD array
JP2963529B2 (en) Active matrix display device
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
US20060289867A1 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
JPH0828517B2 (en) Thin film transistor array
JPH061314B2 (en) Thin film transistor array
US6791652B2 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
US7521298B2 (en) Thin film transistor array panel of active liquid crystal display and fabrication method thereof
JP2800958B2 (en) Active matrix substrate
JP2768590B2 (en) Active matrix substrate
JP2669956B2 (en) Active matrix substrate
JPH09101541A (en) Array substrate for display device and its production
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
JPH10170951A (en) Production of liquid crystal display device
JPH11326941A (en) Active matrix display device
JP2677714B2 (en) Active matrix substrate and manufacturing method thereof
KR100190035B1 (en) Fabrication method of liquid crystal display device
JP2690404B2 (en) Active matrix substrate
JP2669512B2 (en) Active matrix substrate
JP3719844B2 (en) Liquid crystal display element
JPH04264527A (en) Active matrix substrate
JP2001188255A (en) Liquid crystal display element and manufacturing method therefor
JPH04106938A (en) Thin film field-effect transistor
KR20160092466A (en) Liquid crystal display and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080410

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100410

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100410

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110410

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees