JP2767247B2

JP2767247B2 - 周期検出回路

Info

Publication number: JP2767247B2
Application number: JP62290358A
Authority: JP
Inventors: 博大杉; 康文山形
Original assignee: KOKO RISAACHI KK
Current assignee: KOKO RISAACHI KK
Priority date: 1987-11-17
Filing date: 1987-11-17
Publication date: 1998-06-18
Anticipated expiration: 2013-06-18
Also published as: JPH01131463A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はベルトコンベア等の機械装置の速さを回転速
さに応じた周期のパルスに変換し、その周期を検出する
様になした周期検出回路に係わり、特に、超低速での停
止ひいては、完全停止を良好に検出する周期検出回路に
関する。〔従来の技術〕回転の速さの検出をなす場合、一般的にはその回転の
速さに応じた周期のパルスを発生するパルス発生器から
のパルスの周期を例えば電圧に変換して回転速さ計の指
示計にて指示させ、その指示を読み取るようにしてい
る。ところが、この場合、回転が低速になると、パルス発
生器よりのパルスの周期が長くなるため、回転速さ計の
指示計器の指針が振動し、指示を正確に読み取ることが
困難になる。この欠点を回避すべく大容量のコンデンサ
を接続することがなされるが、そのようにすると回転速
さ計の応答速度が低下してしまう欠点がある。そこで、このような欠点を生じない装置を出願人は先
に提供した（特公昭51−40818号公報参照）。すなわち、これは入力パルスの周期Ｔに応じて双曲線
的に変化する出力を得る1/T関数発生回路と、その出力
をサンプリングホールドする回路とを組み合わせたもの
で、入力パルスの周期Ｔが長くなったときにも振動する
ようなことなく、指針は入力パルス周期に追従して順次
振れが変化するものとなり、超低速をも良好に検出でき
るようになる。しかし、以上のような周期検出回路を停止検出回路と
しても使用するときは次のような欠点がある。すなわち、上記の装置においては速さが低下して周期
Ｔが長くなるに従って、1/T関数発生回路の出力は双曲
線的に低下するものとなり、サンプリングホールド回路
から得られる電圧もこれに対応する。速さが低下したと
きにも入力パルスが到来すれば、ほぼその時点における
周期Ｔに対応した低電圧にサンプリングホールド電圧は
保持され、指示計器の指針にそれが表示される。ところが、このように入力パルスが必ず到来するもの
であれば問題はないが、回転等が急に停止して入力パル
スが到来しなくなったときには、サンプリングホールド
電圧は、関数発生回路の出力の双曲線的低下に追従した
ものとなる。この下降する双曲線は実用上漸近線の出力
を有するため、回転等が急に停止したにもかかわらず、
指針の振れは零にならず、停止の検出は不正確になる。そこで上記のような周期検出回路において、特に停止
検出をも良好に行えるようにしたものを出願人は先に提
案した（特願昭61−125115号）。第６図はその一例を示すものである。同図において、
（１）は入力端子で、パルス発生器よりの回転速さに応
じた周期のパルスPIがこの入力端子（１）を通じて単安
定マルチバイブレータ（２）に供給され、これよりパル
スPIに同期したパルスPS（第７図Ａ）が得られる。この
パルスPSは単安定マルチバイブレータ（３）に供給され
てこれよりパルスPSが僅かに遅延されたパルスPR（第７
図Ｂ）が得られ、このパルスPRが1/T（Ｔは周期）関数
発生回路（４）にそのリセットパルスとして供給され
る。この1/T関数発生回路（４）からは、パルスPRによ
りリセットされた時点で所定電圧E_Mとされ、この時点よ
り次のリセットパルスが到来するまで電圧E_Mより入力パ
ルスPIの周期Ｔに応じて双曲線的に下がるような下向き
の鋸歯状波出力SA（第７図Ｃ）が得られる。従って、こ
の出力SAはパルスPRによりリセットされる直前の時点で
は、すなわち図の下向きの鋸歯状波の波高値は入力パル
スPIの周期に応じた電圧となっている。この関数発生回路（４）の出力SAはサンプリング用ゲ
ート回路（６）に供給される。そして、単安定マルチバ
イブレータ（２）よりのパルスPSがオアゲート（５）を
通じてこのサンプリング用ゲート回路（６）に供給され
て、出力SAがパルスPSによりサンプリングされ、そのサ
ンプリング電圧がコンデンサ（７）に記憶される。パル
スPSはリセットパルスPRの直前のパルスであるので、ゲ
ート回路（６）でサンプリングされるのは前述したよう
に入力パルスPIの周期に応じた鋸歯状波電圧SAの下向き
の波高値電圧であり、これがコンデンサ（７）に記憶さ
れることになる。このコンデンサ（７）に記憶された電
圧SH_O（第７図Ｄの実線）はバッファアンプ（８）を通
じて出力端子（19）を介して指示計器に供給される。し
たがって、指示計器の指針は電圧SH_Oに応じたものとな
る。バッファアンプ（８）の出力は、また、比較回路（1
0）に供給され、一方、関数発生回路（４）の出力SAが
この比較回路（10）に供給され、この比較回路（10）の
比較出力により電圧SH_Oよりも出力SAが低くなるような
ときハイレベルとなる比較出力SC（第７図Ｅ）が得ら
れ、これがオアゲート（５）を介してサンプリング用ゲ
ート回路（６）に供給されて、出力SCのハイレベル期
間、このゲート回路（６）が開とされ、コンデンサ
（７）の電圧SH_Oは第７図Ｄの実線で示すように出力SA
に従って双曲線的に変化する。比較回路（10）の出力SC
がハイレベルとなるのは速さが低下して入力パルスPIの
周期が長くなったときである。したがって、この回路に
よれば、指示計器の指針は速さが低下して入力パルスPI
の周期が長くなったときにも指針は速さ低下に追従して
順次振れが変化するものとなり、超低速をも良好に検出
できる。この例は以上の周期検出回路に停止検出回路部が付加
される。すなわち、この例においては、バッファアンプ（８）
の出力が抵抗（11）及び（12）により分圧される。例え
ば抵抗（12）が調整されて、これら抵抗（11）及び（1
2）の接続点に得られる電圧は、バッファアンプ（８）
の出力電圧値の1/3〜1/5に設定される。すなわち、入力
パルスPIの周期が急激に変化して、前の安定な状態の３
〜５倍に長くなったときに等しい値に設定される。この
電圧値はサンプリング用のゲート回路（13）に供給さ
れ、このゲート回路（13）においてパルスPSによってサ
ンプリングされ、そのサンプリング値がコンデンサ（1
4）に記憶される。このコンデンサ（14）の記憶出力電
圧SH_S（第７図Ｄの一点鎖線）はバッファアンプ（15）
を通じて比較回路（16）に供給される。この比較回路
（16）には、また、バッファアンプ（８）の出力が供給
される。したがって、この比較回路（16）からは、コン
デンサ（14）の記憶出力電圧SH_Sよりもコンデンサ
（７）の記憶出力電圧が低くなったときハイレベルとな
る比較出力STP（第７図Ｆ）が得られる。つまり、この
比較出力STPは入力パルスPIが被検体が急停止とみなせ
るような急に長い周期となったときハイレベルとなるも
ので、これは取りも直さず、停止検出信号である。この例では停止検出がなされたとき、指示計器の指針
が零を示すようにされ、このためバッファアンプ（８）
の出力はスイッチ回路（17）を通じてバッファアンプ
（18）に供給され、このバッファアンプ（18）より出力
端子（19）が導出され、この出力端子（19）に得られる
信号OT（第７図Ｇ）が指示計器に供給されるようになさ
れている。そして、比較回路（16）の出力STPによって
スイッチ回路（17）が制御され、停止検出されて出力ST
Pがハイレベルとなったときスイッチ回路（17）がオフ
となるようにされる。そして、停止検出出力STPがハイレベルになって停止
検出された後に被検体の速さが上昇して元の速さに復帰
したようなときは第７図で点線で示すように周期の短い
入力パルスが到来するので第６図からも明らかなよう
に、コンデンサ（７）の電圧は即座に上昇し、このため
出力STPはローレベルに下がって、スイッチ回路（17）
はオンとなり、その後は定常状態と全く同様に周期検出
がなされるものである。〔発明が解決しようとする問題点〕上述のように、第６図の従来の周期検出装置は、被検
体の速さが停止検出後に戻ったとき、これに追従できる
ようにするため、停止検出後も出力パルスOTは常に受け
付けるようにしている。ところが、このようにしておく
と、第６図回路で停止検出した後、被検体が完全停止と
なるまでに周期の長いパルスが数発出るような場合や、
停止状態から何等かの原因でちょっと動いたためにパル
スが発生したようなとき、これらのパルスの入力毎に、
指針が周期に応じた値に振れ、停止とみなしても良い状
態にもかかわらず、出力信号OTが停止状態でないことを
示す状態になってしまう。このため、例えば、この出力
信号OTを受けて、停止検出したとき、所定の動作を次に
なすような装置の場合、その所定の動作に移ることがで
きなくなる欠点がある。この発明は上記の欠点を改善するものである。〔問題点を解決するための手段〕本発明は被測定パルス（PI）が供給される、被測定パ
ルス（PI）の周期に応じた値を記憶する第１の記憶手段
（７），（44）と、この第１の記憶手段（７），（44）
からその直前の記憶内容に設定値を乗じた値を記憶する
第２の記憶手段（14）（45）と、第１の記憶手段（７）
（44）の記憶値が第２の記憶手段（14）（45）の記憶値
より大きくなったとき停止検出出力を得る第１の比較手
段（16）（52）を設けた周期検出回路に於いて、第１の
記憶手段（７）（44）の記憶値と任意設定値において出
力を遮断するための基準設定値（24）とを比較する第２
の比較手段（23）（36）（54）（63）と、第１の比較手
段（16）（52）の停止検出出力（STP）と第２の比較手
段（23）（36）（54）（63）の完全停止検出出力（IN
H）が供給される制御手段（21）（22）（25）（50）（5
3）とを具備し、制御手段（21）（22）（25）（50）（5
3）は第１の比較手段（16）（52）で停止検出出力（ST
P）検出時に受け入れられている被測定パルス（PI）入
力を第２の比較手段（23）（36）（54）（63）で完全停
止検出出力（INH）された時に第１の記憶手段の記憶値
の出力信号への出力を遮断する様に成したものである。〔作用〕第１の比較回路（16）では入力パルス周期が直前より
急に長くなったことを検出し、停止検出出力を得るが、
出力パルスは受け付ける状態にしておく。また、第２の
比較回路（23）では入力パルス周期が設定された所定値
より長くなったことを検出し、それより周期の長い入力
パルスは無視して完全停止検出とする。したがって、第１の比較回路（16）では検出される
が、第２の比較回路（23）では検出されないような周期
でパルスが到来する場合、例えば被検体の運動が復帰す
る場合には、これに良好に追従する。また、その後、完
全停止となるような周期に入力パルスがなったときは、
第２の比較回路（23）の完全停止検出出力（INH）によ
り入力パルスが無視されるので、表示部等の出力は遮断
され、完全停止の検出が良好になされる。〔実施例〕第１図はこの発明の一実施例を示し、また、第２図は
その説明のためのタイムチャートである。この例は第６
図の周期検出回路の比較回路（16）からの停止検出出力
STPはオアゲート（21）を介してフリップフロップ（2
2）のセット端子に供給される。したがって、比較回路
（16）で停止が検出されて出力STP（第２図Ｆ）が
「０」から「１」に立ち上がると、その立上がりにより
フリップフロップ（22）はセットされ、その出力FS（第
２図Ｉ）が「１」とされる。そして、この出力FSがスイ
ッチ回路（17）にスイッチング制御信号として供給さ
れ、このとき前述と同様にしてスイッチ回路（17）はオ
フとされ、目盛り及び出力は停止状態を示す。また、この例では、オペアンプ（８）の出力が比較回
路（23）の一方の入力端に供給されるとともに、可変抵
抗器（24）によって設定された電圧値REFがこの比較回
路（23）の他方の入力端に供給される。そして、この比
較回路（23）の出力INH（第２図Ｈ）はゲート回路（2
5）にゲート信号として供給される。そして、単安定マ
ルチバイブレータ（３）からのパルスPR（第２図Ｂ）が
このゲート回路（25）を通じてフリップフロップ（22）
のリセット端子に供給される。この場合、可変抵抗器（24）から得られる電圧値REF
は測定者によって、入力パルスPIの周期が完全停止とみ
なせるようなときの関数発生回路（４）の出力SA（第２
図Ｃ）の値と等しい電圧値に設定される。したがって、
比較回路（23）は入力パルス周期が、その完全停止とみ
なせるような値より長くなったか否か検出する。そし
て、オペアンプ（８）の出力が設定値より小さく完全停
止を検出するときはその出力INHは「１」となり、他の
場合は「０」となり、出力INHが「１」となるとゲート
回路（25）は閉じる。したがって、比較回路（16）の出力STPが「１」とな
って、停止検出をし、フリップフロップ（22）がセット
された後に、入力パルスPIが到来したとき、比較回路
（23）で完全停止を検出されていなければ、ゲート回路
（25）は開状態であるから、この入力パルスPIがこのゲ
ート回路（25）を介してフリップフロップ（22）に供給
されてリセットされ周期検出回路は上述の通常の周期検
出結果を出力する動作に復帰する。一方、比較回路（2
3）で完全停止を検出されたときはゲート回路（25）は
閉じられているから、入力パルスは無視され、フリップ
フロップ（22）はリセットされず、出力FSは「１」のま
まで停止検出状態を保持する。また、この例の場合、比較回路（23）の出力INHは、
オアゲート（21）を介してフリップフロップ（22）のセ
ット端子に供給される。これは、比較回路（16）の出力
STPは入力パルスPIの周期の大きな変化を検出するもの
であるため、この出力STPで停止検出されない場合に
も、入力パルスPIの周期の大きさを設定値と比較する比
較回路（23）によって停止検出とされる場合があるから
で、比較出力INHの立ち上がりによってもフリップフロ
ップ（22）はセットされ、出力端子（19）の出力は停止
状態となる。この場合、比較回路（23）で、一旦、完全停止検出し
ても、入力パルスPIの周期が第２図の最後のパルスのよ
うに可変抵抗器（24）の設定された電圧値に相当する周
期よりも短くなれば、ゲート（25）が開となって、フリ
ップフロップ回路（22）はパルスPRによってリセットさ
れ、スイッチ回路（17）がオンとなるため、オペアンプ
（８）の出力が出力OT（第２図Ｇ）として得られ、周期
検出動作は復帰する。第３図はこの発明の他の実施例で、この例は入力パル
スPIの周期変化が比較回路（16）における検出のスレッ
ショールド値よりもさらに大きくなったとき、これを完
全停止として検出する場合である。すなわち、バッファアンプ（８）の出力が抵抗（31）
及び（32）により分圧される。そして、例えば抵抗（3
2）が調整されて、これら抵抗（31）及び（32）の接続
点に得られる電圧はバッファアンプ（８）の出力電圧値
が例えば入力パルスPIの周期が比較回路（16）で検出さ
れる長周期よりもさらに長く、前の安定な状態の例えば
12〜15倍に長くなったときに等しい値に設定される。こ
の電圧値はサンプリング用のゲート回路（33）に供給さ
れ、このゲート回路（33）においてパルスPSによってサ
ンプリングされ、そのサンプリング値がコンデンサ（3
4）に記憶される。このコンデンサ（34）の記憶出力電
圧SHeはバッファアンプ（35）を通じて比較回路（36）
に供給される。この比較回路（36）には、また、バッフ
ァアンプ（８）の出力が供給される。したがって、この
比較回路（36）からは、コンデンサ（34）の記憶出力電
圧SHeよりもコンデンサ（７）の記憶出力電圧が低くな
ったときハイレベルとなる比較出力INHが得られる。つ
まり、この比較出力INHは入力パルスPIが被検体が急停
止とみなせるような急に長い周期となったときであっ
て、かつ、それが完全停止と予測できるような長いもの
であるとき、ハイレベルとなるもので、これは完全停止
検出信号である。この信号INHはゲート回路（25）に供給され、パルスP
Rのフリップフロップ（22）のリセット端子への供給が
制御される。そして、この例の場合は、フリップフロップ（22）は
比較回路（16）の出力STPによってのみセットされる。
この出力STPで停止検出される前に、比較回路（36）
で、完全停止が検出されることはないからである。したがって、この例の場合、比較回路（16）で停止検
出されて、その出力STPが「１」に立ち上がるとフリッ
プフロップ（22）がセットされて、その出力FSが「１」
となり、スイッチ回路（17）がオフとされ、出力端子
（19）には停止出力が得られ、指針は零となる。そして、この状態から次の入力パルスPIが到来したと
き、その到来パルス周期が直前のパルス周期の12〜15倍
以内であればゲート回路（25）は開であるから、このパ
ルスPIによりフリップフロップ（22）がリセットされ、
スイッチ回路（17）はオンとなって出力端子（19）には
周期検出出力SH_Oが再び得られる状態となる。一方、そ
の到来パルス周期が直前のパルス周期の12〜15倍以上で
あるとゲート回路（25）は閉であり、フリップフロップ
（22）はリセットされず、スイッチ回路（17）はオフの
ままであり、出力端子（19）の出力は停止出力のままで
ある。なお、フリップフロップ（22）のリセットパルス
として入力パルスPIを用いたときは、完全停止検出状態
からスイッチ（17）がオンとなる周期検出復帰状態にな
るのは、１パルス周期遅れる。以上の例はアナログ的に構成した例であるが、この発
明はデジタル的にも構成できる。第４図は第１図例をデジタル的に構成した場合の一例
を示すものである。同図において、（41）は周期検出用の関数発生回路と
してのカウンタで、入力パルスPIより十分高い周波数の
クロックパルスCPが端子（42）を通じてそのクロック端
子に供給される。そして、前述したように入力パルスPI
に同期し、同じ周期のパルスPRが端子（43）を通じてこ
のカウンタ（41）のリセット端子に供給される。したが
って、このカウンタ（41）のカウント値はパルスPRの周
期の長さに応じたものとなる。このカウンタ（41）のカ
ウント値出力CNTはメモリ（44）に供給され、また、パ
ルスPRの直前のパルスPSが、端子（45）によりオアゲー
ト（46）を通じてこのメモリ（44）に供給されて、この
パルスPSの時点で、従ってパルスPRによってリセットさ
れる直前の時点のそのカウント値がこのメモリ（44）に
記憶される。このメモリ（44）の記憶値M₁は比較回路
（47）に供給されて、カウンタ（41）の出力カウント値
CNTと比較され、M₁≦CNTとなったときこの比較回路（4
7）の出力によりアンドゲート（48）が開とされ、この
アンドゲート（48）を通じてクロックパルスCPが得ら
れ、これがオアゲート（46）を通じてメモリ（44）に供
給されて、パルスCPにより順次メモリ（44）の内容がカ
ウント値CNTに書き改められる。こうして得られたメモリ（44）の記憶値は第１図例の
コンデンサ（７）の出力値に相当する。このメモリ（44）の記憶値は出力制御手段（50）に供
給されるとともに掛算回路（49）に供給されて、その値
が例えば３倍にされ、その３倍値がメモリ（51）にパル
スPSにより記憶される。したがって、このメモリ（51）
の記憶値M₂は入力パルスの周期が急に３倍に長くなった
ときの値に相当する。そのメモリ（51）の記憶値M₂とメ
モリ（44）の記憶値M₁とは比較回路（52）において比較
され、M₂＜M₁（＝CNT）となったとき「１」、そうでな
いとき「０」となる停止検出信号DSTPが得られる。この停止検出信号DSTPは論理回路（53）に供給され
る。また、メモリ（44）の記憶値M₁は比較回路（54）に供
給される。一方、プリセット手段（55）が設けられ、こ
のプリセット手段（55）が測定者によって操作されるこ
とによりプリセットメモリ（56）にプリセット値が設定
される。このプリセット値は、例えば測定すべき被検体
が回転中には入力パルスPIの周期としてあり得ない、つ
まり、停止とみなせるようなときのカウンタ（41）のカ
ウント値に相当する値に設定される。そして、このプリ
セット値Ｋと記憶値M₁とが比較回路（54）において比較
され、M₁＜Ｋのとき「０」、M₁≧Ｋのとき「１」となる
出力DINHがこの比較回路（54）より得られる。この出力
DINHは論理回路（53）に供給される。そして、論理回路
（53）にはタイミング信号として、入力パルスPIが供給
され、この入力パルスPIが入力される毎に、この論理回
路（53）は出力DSTP及び出力DINHの状態から停止かある
いは動作中かの判別を行ない、その判別出力IDが出力制
御手段（50）に制御信号として供給される。論理回路（53）と出力制御手段（50）とにより第１図
例と全く同様の出力制御がなされる。すなわち、出力DSTP又は出力DINHが「１」になったと
きは、出力制御手段（50）はメモリ（44）の記憶値M₁を
出力せずに、停止出力を出力するように制御され、ま
た、出力DSTPが「１」のときに出力DINHが「１」であれ
ば停止出力を持続するようにされる。出力DSTP及びDINH
がともに「０」であれば、出力制御手段（50）は記憶値
M₁をそのまま出力するのはもちろんである。第５図は第３図例をデジタル的に構成した場合の例で
ある。すなわち、メモリ（44）の記憶値は掛算回路（61）に
供給されて、その値が例えば12倍にされ、その12倍値が
メモリ（62）にパルスPSにより記憶される。したがっ
て、このメモリ（62）の記憶値M₃は入力パルスの周期が
急に12倍に長くなったときの値に相当する。そのメモリ
（62）の記憶値M₃とメモリ（44）の記憶値M₁とは比較回
路（63）において比較され、この比較回路（63）よりM₃
＜M₁（＝CNT）となったとき「１」となる完全停止検出
信号DINHが得られる。なお、この発明は例えばマイクロコンピュータを用い
てソフト処理により以上の動作を行なうことができる。〔発明の効果〕以上のようにしてこの発明によれば、一般に速さ検出
の被検体である機械装置が通常の使用状態での速度変動
はあまり急激でなく、急激な速度低下は停止とみなすこ
とができることを利用して、入力パルスである被測定パ
ルスの周期が急に数倍に長くなったとき停止検出と判断
するようにしたものにおいて、停止検出した後に、入力
パルスが再び到来したとき、この入力パルスが到来して
いるときの状況が停止とみなせる状態かどうかを判別す
る手段を設けたので、出力信号として停止状態を示す信
号をそのまま出力するか、被検体の動作が回復したとし
て周期検出出力を出力するかを適切に定めることができ
る。このため、ほぼ停止状態において、何等かの原因で
入力パルスが発生しても出力としては停止状態を正しく
示す信号を得ることができ、従来の欠点を回避すること
ができる。

【図面の簡単な説明】第１図はこの発明の一実施例のブロック図、第２図はそ
の説明のためのタイムチャート、第３図〜第５図はこの
発明の他の実施例のブロック図、第６図は従来の周期検
出回路の一例のブロック図、第７図はその説明のための
タイムチャートである。（１）は被測定パルスの入力端子、（４）は1/T関数発
生回路、（６）及び（13）はサンプリング用ゲート回
路、（７）及び（14）は記憶手段としてのコンデンサ、
（10）（16）及び（23）は比較回路、（22）はフリップ
フロップ、（25）はゲート回路である。

フロントページの続き (56)参考文献特開昭61−269071（ＪＰ，Ａ) 特開昭56−94270（ＪＰ，Ａ) 実開昭62−3068（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】１．被測定パルスが供給され、該被測定パルスの周期に
応じた値を記憶する第１の記憶手段と、該第１の記憶手
段から、その直前の記憶内容に設定値を乗じた値を記憶
する第２の記憶手段と、該第１の記憶手段の記憶値が該
第２の記憶手段の記憶値より大きくなったとき停止検出
出力を得る第１の比較手段を設けた周期検出回路に於い
て、上記第１の記憶手段の記憶値と、任意設定値において出
力を遮断するための基準設定値とを比較する第２の比較
手段と、上記第１の比較手段の停止検出出力と、上記第２の比較
手段の完全停止検出出力が供給される制御手段とを具備
し、上記制御手段は上記第１の比較手段で上記停止検出出力
検出時に受け入れられている上記被測定パルス入力を上
記第２の比較手段で上記完全停止検出が出力された時に
上記第１の記憶手段の記憶値の出力信号への出力を遮断
する様に成したことを特徴とする周期検出回路。