JP2765476B2 - Lead frame design method - Google Patents

Lead frame design method

Info

Publication number
JP2765476B2
JP2765476B2 JP6045694A JP6045694A JP2765476B2 JP 2765476 B2 JP2765476 B2 JP 2765476B2 JP 6045694 A JP6045694 A JP 6045694A JP 6045694 A JP6045694 A JP 6045694A JP 2765476 B2 JP2765476 B2 JP 2765476B2
Authority
JP
Japan
Prior art keywords
lead frame
operation step
line
lead
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6045694A
Other languages
Japanese (ja)
Other versions
JPH07273259A (en
Inventor
洋 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6045694A priority Critical patent/JP2765476B2/en
Publication of JPH07273259A publication Critical patent/JPH07273259A/en
Application granted granted Critical
Publication of JP2765476B2 publication Critical patent/JP2765476B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はリードフレーム設計方法
に関し、特にリードフレームの幅と間隔とを一定値以上
に制約して設計する際に用いるリードフレーム設計方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for designing a lead frame, and more particularly to a method for designing a lead frame used when designing the lead frame by restricting the width and interval of the lead frame to a certain value or more.

【0002】[0002]

【従来の技術】従来のリードフレーム設計方法につい
て、図面を参照して説明する。図3は、特開平02−1
71963号公報のリード配置設計システムにおいて提
案されている、従来のリードフレーム設計方法を示すフ
ローチャートであり、図4は、この図3のフローチャー
トに示されている従来のリードフレーム設計方法を用い
て設計されたリードフレーム配置例を示す図である。以
下、図3のフローチャートおよび図4のリードフレーム
配置例を参照して、当該従来のリードフレーム設計方法
について説明する。
2. Description of the Related Art A conventional lead frame designing method will be described with reference to the drawings. FIG.
FIG. 4 is a flowchart showing a conventional lead frame designing method proposed in the lead arrangement design system of Japanese Patent Application Laid-Open No. 71963. FIG. 4 shows a design using the conventional lead frame designing method shown in the flowchart of FIG. It is a figure which shows the example of a lead frame arrangement | positioning. Hereinafter, the conventional lead frame designing method will be described with reference to the flowchart of FIG. 3 and the lead frame arrangement example of FIG.

【0003】図3に示される従来のリードフレーム設計
方法においては、次のような動作ステップによりリード
フレーム配置の設計が行われる。
In the conventional lead frame designing method shown in FIG. 3, a lead frame arrangement is designed by the following operation steps.

【0004】まず、動作ステップS31においては、チッ
プ外形22と、リードフレームのボンディングのために
必要とされるオフセット量を示すキャビティーライン2
3とを入力して、当該キャビティーライン23に対向す
るチップ外形22の一辺に平行なオフセットライン24
とパッケージ外形25、およびリードフレーム数n(正
整数)の設計条件を入力する。
[0004] First, in operation step S 31 includes a chip outline 22, cavity line 2 indicating an offset amount required for bonding of the lead frame
3 and an offset line 24 parallel to one side of the chip outer shape 22 facing the cavity line 23.
, Package outline 25, and design conditions of the number n of lead frames (positive integer).

【0005】次いで、動作ステップS32においては、キ
ャビティーライン23とオフセットライン24、および
パッケージ外形25とをリードフレーム数nに対応して
(2n−1)個に分割して(図4の本従来例において
は、n=2の場合を示す)、キャビティーライン23と
オフセットライン24上の対応する分割点を結んだ直線
26、27、28および29を作成するとともに、オフ
セットライン24とパッケージ外形25上の対応する分
割点を結んだ直線30、31、32および33を作成
し、これらの直線により区切られる部分を交互にリード
フレーム部34、35及びその隙間部36として、リー
ドフレーム部34および35を作成する。
[0005] Then, in the operation step S 32, the cavity line 23 and the offset line 24, and the package outline 25 corresponding to the number of lead frames n and (2n-1) is divided into pieces (FIG. 4 In the conventional example, n = 2 is shown), and straight lines 26, 27, 28 and 29 connecting the corresponding dividing points on the cavity line 23 and the offset line 24 are created, and the offset line 24 and the package outer shape are formed. Straight lines 30, 31, 32, and 33 connecting the corresponding division points on the line 25 are formed, and the portions delimited by these straight lines are alternately used as lead frame portions 34, 35 and gap portions 36 thereof. Create 35.

【0006】次に、動作ステップS33においては、リー
ドフレーム上の屈曲点37、38および39、40にお
けるリードフレーム部の幅と間隔とを測定し、その距離
が設計条件に適当である否かを評価して、設計条件とし
て適当でない場合には、オフセットライン24の直線上
または延長線方向に予め定められた一定値だけ離れた位
置を算出し、これに対応してリードフレーム部上の前記
屈曲点を移動する。図4における、リードフレーム部3
5においては、屈曲点39、40における最小幅は、屈
曲点40から直線32に垂線を下ろした点41との距離
により算出され、この算出された距離が設計条件として
適当でない場合には、オフセットライン24の延長線方
向へ予め定められた距離だけ離れた点42を算出して、
屈曲点の位置を屈曲点40から点41の位置に移動させ
て、リードフレーム部の幅を修正する。
[0006] Next, in operation step S 33, to measure the width and spacing of the lead frame portion in the bending points 37, 38 and 39, 40 on the lead frame, whether the distance is appropriate for the design condition Is evaluated, and if it is not appropriate as a design condition, a position separated by a predetermined constant value on a straight line or an extension line direction of the offset line 24 is calculated, and the position on the lead frame portion corresponding thereto is calculated. Move the inflection point. Lead frame part 3 in FIG.
In 5, the minimum width at the inflection points 39 and 40 is calculated by the distance from the inflection point 40 to a point 41 perpendicular to the straight line 32. If the calculated distance is not appropriate as a design condition, the offset is calculated. Calculate a point 42 separated by a predetermined distance in the direction of the extension of the line 24,
The position of the bending point is moved from the bending point 40 to the position of the point 41 to correct the width of the lead frame portion.

【0007】動作ステップS34においては、動作ステッ
プS35における設計条件として規定されるリードフレー
ム部34、35のボンディング位置を算出し、動作ステ
ップS35においては、リードフレーム部34、35が、
前記動作ステップS34において算出され規定されたボン
ディング位置設計条件に対して適当であるか否かを評価
し、適当である場合には動作ステップS36に進み、適当
でない場合には動作ステップS33に戻って動作ステップ
S33以降の動作ステップを繰返して実行する。そして動
作ステップS36においては、作成されたリードフレーム
を表示する。
[0007] In operation step S 34 calculates the bonding position of the leadframe portion 34, 35 is defined as a design condition in the operation step S 35, in the operation step S 35, the lead frame portions 34 and 35,
And evaluate whether it is appropriate to said calculated in operation step S 34 defined bonding location design conditions, where appropriate proceeds to action step S 36, if not suitable operation steps S 33 Then, the operation steps after the operation step S33 are repeatedly executed. Then, in the operation step S36 , the created lead frame is displayed.

【0008】このように、前述の特開平02−1719
63号公報のリード配置設計システムにおいて提案され
ている、従来のリードフレーム設計方法においては、試
行錯誤的に設計作業が行われている。
As described above, the above-mentioned Japanese Patent Application Laid-Open No.
In the conventional lead frame designing method proposed in the lead arrangement design system of JP-A-63, design work is performed by trial and error.

【0009】[0009]

【発明が解決しようとする課題】上述した従来のリード
フレーム設計方法においては、当該設計作業が試行錯誤
的に行われており、ボンディング位置におけるリードフ
レーム部の幅が、ボンディング設計条件により影響され
て必らずしも一定ではなくなり、これにより、半導体チ
ップと当該リードフレーム部とをボンディングする際の
安定性に欠ける面があるという欠点があり、且つまた当
該リードフレーム部の強度が劣化するという欠点があ
る。
In the above-described conventional lead frame designing method, the designing operation is performed by trial and error, and the width of the lead frame portion at the bonding position is affected by the bonding design conditions. This is not necessarily constant, and thus has a disadvantage that there is a surface lacking in stability when bonding the semiconductor chip and the lead frame portion, and a disadvantage that the strength of the lead frame portion is deteriorated. There is.

【0010】[0010]

【課題を解決するための手段】本発明のリードフレーム
設計方法は、半導体チップ上にリードフレームを配置構
成するリードフレーム設計方法において、前記半導体チ
ップの外形、前記リードフレームをボンディングするた
めのオフセット量を示すキャビティーライン、当該キャ
ビティーラインに対応するオフセットライン、パッケー
ジ外形およびリードフレーム数n(正整数)を含む設計
条件を入力する第1の動作ステップと、前記キャビティ
ーライン、前記オフセットラインおよび前記パッケージ
外形を、前記リードフレーム数nに対してそれぞれ(2
n−1)個に分割し、当該キャビティーライン上ならび
にオフセットライン上の対応する分割点を結んだ直線を
作成するとともに、前記オフセットライン上および前記
パッケージ外形上の対応する分割点を結んだ直線を作成
して、これらの各直線により区分される部分を、交互に
リードフレームと当該リードフレーム部の隙間部として
配置することによりリードフレームを暫定的に作成する
第2の動作ステップと、前記第2の動作ステップにおい
て作成された各リードフレームのボンディング位置を算
出する第3の動作ステップと、前記各リードフレームの
側面において、前記半導体チップの中心からみた最初の
屈曲点を設定し、各リードフレームの幅と間隔とを含む
設計条件ならびに各リードフレームのボンディング位置
条件を参照して、予め定めた大きさの幅と間隔とを、前
記各リードフレームが有するようになるまで、当該屈曲
点を構成する直線上または延長線方向に予め定めた一定
距離に屈曲点を移動させる操作を繰り返して行い、前記
各リードフレームの側面を修正する第4の動作ステップ
とを少なくとも有することを特徴としている。
According to a lead frame designing method of the present invention, there is provided a lead frame designing method for arranging and configuring a lead frame on a semiconductor chip, wherein an outer shape of the semiconductor chip and an offset amount for bonding the lead frame are provided. A first operation step of inputting design conditions including a cavity line indicating the following, an offset line corresponding to the cavity line, a package outer shape, and a lead frame number n (positive integer); The package outer shape is defined as (2
n-1), and a straight line connecting the corresponding dividing points on the cavity line and the offset line is created, and a straight line connecting the corresponding dividing points on the offset line and the package outer shape. A second operation step of tentatively creating a lead frame by alternately arranging portions divided by these straight lines as gaps between the lead frame and the lead frame portion; A third operation step of calculating the bonding position of each lead frame created in the second operation step; and setting a first bending point on the side surface of each lead frame as viewed from the center of the semiconductor chip. With reference to the design conditions including the width and spacing of the wires and the bonding position conditions for each lead frame, Until each of the lead frames has a predetermined width and interval, the operation of moving the bending point to a predetermined distance on a straight line or an extension line constituting the bending point is repeated. And a fourth operation step of correcting the side surface of each of the lead frames.

【0011】なお、前記第4の動作ステップとしては、
前記第2の動作ステップにおいて作成された各リードフ
レーム上の屈曲点における各リードフレームの幅と間隔
とを測定し、これらの幅と間隔とが設計条件に適当して
いるか否かを評価して、当該設計条件として適当でない
場合には、前記オフセットラインの直線上またはその延
長線方向に予め定められた一定値だけ離れた位置を算出
し、これに対応するリードフレーム上の前記屈曲点を前
記算出位置に移動して、リードフレームの屈折点におけ
る幅を修正する第5の動作ステップと、前記各リードフ
レームが、前記第3の動作ステップにおいて算出された
各ボンディング位置設計条件に対して適当であるか否か
を評価し、適当である場合には次の第7の動作ステップ
に進み、適当でない場合には前記第5の動作ステップに
戻る第6の動作ステップと、前記第6の動作ステップに
おいて、前記各リードフレームが、前記第3の動作ステ
ップにおいて算出された各ボンディング位置設計条件に
対して適当である場合に、作成された各リードフレーム
を表示する第7の動作ステップとを有することを特徴と
してもよい。
The fourth operation step includes:
Measure the width and interval of each lead frame at the bending point on each lead frame created in the second operation step, and evaluate whether these widths and intervals are suitable for the design conditions. If the design conditions are not appropriate, calculate a position separated by a predetermined constant value on a straight line of the offset line or an extension of the offset line, and calculate the bending point on the lead frame corresponding to the predetermined value. A fifth operation step of moving to the calculated position and correcting the width of the lead frame at the refraction point; and each of the lead frames is suitable for each bonding position design condition calculated in the third operation step. Evaluate whether or not there is, and if appropriate, proceed to the next seventh operation step; otherwise, return to the fifth operation step. In the sixth operation step, when the respective lead frames are suitable for the respective bonding position design conditions calculated in the third operation step, the respective lead frames created are displayed. And a seventh operation step.

【0012】[0012]

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0013】図1は、本発明の一実施例のリードフレー
ム設計方法を示すフローチャートてあり、図2は、この
図1のフローチャートに示されている本実施例のリード
フレーム設計方法を用いて設計されたリードフレーム配
置例を示す図である。以下、図1のフローチャートおよ
び図2のリードフレーム配置例を参照して、本実施例の
リードフレーム設計方法について説明する。
FIG. 1 is a flowchart showing a lead frame designing method according to an embodiment of the present invention. FIG. 2 is a flowchart showing the design using the lead frame designing method according to the present embodiment shown in the flowchart of FIG. It is a figure which shows the example of a lead frame arrangement | positioning. Hereinafter, the lead frame designing method of the present embodiment will be described with reference to the flowchart of FIG. 1 and the lead frame arrangement example of FIG.

【0014】図1に示される本実施例のリードフレーム
設計方法においては、次のような動作ステップによりリ
ードフレーム配置の設計が行われる。
In the lead frame designing method of this embodiment shown in FIG. 1, the layout of the lead frame is designed by the following operation steps.

【0015】まず、動作ステップS11においては、チッ
プ外形1と、リードフレーム部を半導体チップにボンデ
ィングするためのオフセット量を示すキャビティーライ
ン2とを入力し、キャビティーライン2と対向するチッ
プ外形1の一辺に平行なオフセットライン3と、パッケ
ージ外形4およびリードフレーム数nの設計条件を入力
する(本実施例においては、n=2の場合を示してい
る)。
[0015] First, the operation in step S 11, the chip outline 1 inputs the cavity line 2 indicating an offset amount for bonding the lead frame portion in the semiconductor chip, cavity line 2 facing the chip outline The design conditions of the offset line 3 parallel to one side, the package outer shape 4 and the number n of lead frames are input (this embodiment shows a case where n = 2).

【0016】次いで、動作ステップS12においては、キ
ャビティーライン2と、オフセットライン3と、パッケ
ージ外形4とをリードフレーム数nに対して(2n−
1)個に分割し(本実施例においては、n=2)、キャ
ビティーライン2とオフセットライン3上の対応する分
割点を結んだ直線5〜8を作成して、オフセットライン
3とパッケージ外形4上の対応する分割点を結んだ直線
9〜12を作成し、これらの直線で区切られる部分を、
交互にリードフレーム部13および14と、その隙間部
15とし、これによりリードフレーム部13および14
を作成する。
[0016] Then, in operation step S 12 includes a cavity line 2, the offset line 3, a package outline 4 for the number leadframe n (2n-
1) Divide into pieces (n = 2 in this embodiment), and create straight lines 5 to 8 connecting the corresponding division points on the cavity line 2 and the offset line 3 to obtain the offset line 3 and the package outer shape. 4, create straight lines 9 to 12 connecting the corresponding division points, and define the portions separated by these straight lines as
The lead frame portions 13 and 14 and the gap portion 15 are alternately formed, so that the lead frame portions 13 and 14
Create

【0017】動作ステップS13においては、動作ステッ
プS15における設計条件として規定されるリードフレー
ム部13、14のボンディング位置を算出し、動作ステ
ップS14においては、リードフレーム上の屈曲点16、
17および18、19におけるリードフレーム部の幅と
間隔とを測定し、その距離が設計条件に適当であるか否
かを評価して、設計条件として適当でない場合には、オ
フセットライン3の直線上またはその延長線方向に予め
定められた一定値だけ離れた位置を算出し、これに対応
してリードフレーム部上の前記屈曲点を移動する。図2
における、リードフレーム部14においては、屈曲点1
8、19における最小幅は、屈曲点19から直線11に
垂線を下ろした点20との距離により算出され、この算
出された距離が設計条件として適当でない場合には、直
線8上において予め定められた距離だけ離れた点21を
算出して、屈曲点の位置を屈曲点19から点21の位置
に移動させ、リードフレーム部の屈折点における幅を修
正する。
[0017] In operation step S 13, the operation steps S to calculate the bonding position of the lead frame portions 13 and 14 defined as a design condition at 15, in the operation step S 14, the bending point 16 on the lead frame,
The width and interval of the lead frame portion at 17 and 18 and 19 are measured, and it is evaluated whether or not the distance is appropriate for the design condition. Alternatively, a position separated by a predetermined constant value in the direction of the extension is calculated, and the bending point on the lead frame portion is moved correspondingly. FIG.
In the lead frame portion 14, the bending point 1
The minimum widths at 8 and 19 are calculated from the distance from the bending point 19 to a point 20 perpendicular to the straight line 11. If the calculated distance is not appropriate as a design condition, the minimum width is predetermined on the straight line 8. Is calculated, the position of the bending point is moved from the bending point 19 to the position of the point 21, and the width of the lead frame portion at the bending point is corrected.

【0018】動作ステップS15においては、リードフレ
ーム部13および14が、前記動作ステップS13におい
て算出され規定されたボンディング位置設計条件に対し
て適当であるか否かを評価し、適当である場合には動作
ステップS16に進み、適当でない場合には動作ステップ
14に戻って、動作ステップS14以降の動作ステップを
繰返して実行する。そして最後に動作ステップS16にお
いては、作成されたリードフレームを所定の表示画面に
表示する。
[0018] In operation step S 15, when the lead frame 13 and 14, to assess whether it is appropriate for the operation is calculated in step S 13 defined bonding location design conditions, it is suitable proceeds to operation steps S 16, if not appropriate returns to operation steps S 14, executes repeatedly the operation steps of the operation steps S 14 and subsequent to. And in the end to the operation step S 16, and displays the read frame created on a predetermined display screen.

【0019】[0019]

【発明の効果】以上説明したように、本発明は、半導体
チップにボンディングされるリードフレームの側面にお
いて、当該チップの中心からみたリードフレーム上の最
初の屈曲点を、当該リードフレームを構成している直線
上または延長方向に予め定められた一定距離の位置に配
置することにより、ボンディング位置におけるリードフ
レームの幅と間隔とを常に一定値に設定することが可能
となり、半導体チップとリードフレームとをボンディン
グする際の安定性を増すことができるとともに、リード
フレーム強度を維持することができるという効果があ
る。
As described above, according to the present invention, the first bending point on the lead frame as viewed from the center of the chip is formed on the side surface of the lead frame bonded to the semiconductor chip by forming the lead frame. By arranging the lead frame at a predetermined distance in a straight line or in the extending direction, the width and interval of the lead frame at the bonding position can always be set to constant values. There is an effect that the stability at the time of bonding can be increased and the strength of the lead frame can be maintained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の動作ステップを示すフロー
チャートである。
FIG. 1 is a flowchart showing operation steps of one embodiment of the present invention.

【図2】図1に示す実施例を用いて作成したリードフレ
ームの配置を示す図である。
FIG. 2 is a view showing an arrangement of a lead frame created by using the embodiment shown in FIG. 1;

【図3】従来のリードフレーム設計方法の動作ステップ
を示すフローチャートである。
FIG. 3 is a flowchart showing operation steps of a conventional lead frame designing method.

【図4】前記3に示される従来の方法を用いて作成した
リードフレームの配置を示す図である。
FIG. 4 is a diagram showing an arrangement of a lead frame created by using the conventional method shown in the above 3;

【符号の説明】[Explanation of symbols]

1、22 チップ外形 2、23 キャビティーライン 3、24 オフセットライン 5〜12、26〜33 直線 13、14、34、35 リードフレーム部 15、36 リードフレーム隙間部 16〜19、37〜40 屈曲点 20、21、41、42 点 1,22 Chip outline 2,23 Cavity line 3,24 Offset line 5-12,26-33 Straight line 13,14,34,35 Lead frame part 15,36 Lead frame gap part 16-19,37-40 Bending point 20, 21, 41, 42 points

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップ上にリードフレームを配置
構成するリードフレーム設計方法において、 前記半導体チップの外形、前記リードフレームをボンデ
ィングするためのオフセット量を示すキャビティーライ
ン、当該キャビティーラインに対応するオフセットライ
ン、パッケージ外形およびリードフレーム数n(正整
数)を含む設計条件を入力する第1の動作ステップと、 前記キャビティーライン、前記オフセットラインおよび
前記パッケージ外形を、前記リードフレーム数nに対し
てそれぞれ(2n−1)個に分割し、当該キャビティー
ライン上ならびにオフセットライン上の対応する分割点
を結んだ直線を作成するとともに、前記オフセットライ
ン上および前記パッケージ外形上の対応する分割点を結
んだ直線を作成して、これらの各直線により区分される
部分を、交互にリードフレームと当該リードフレーム部
の隙間部として配置することによりリードフレームを暫
定的に作成する第2の動作ステップと、 前記第2の動作ステップにおいて作成された各リードフ
レームのボンディング位置を算出する第3の動作ステッ
プと、 前記各リードフレームの側面において、前記半導体チッ
プの中心からみた最初の屈曲点を設定し、各リードフレ
ームの幅と間隔とを含む設計条件ならびに各リードフレ
ームのボンディング位置条件を参照して、予め定めた大
きさの幅と間隔とを、前記各リードフレームが有するよ
うになるまで、当該屈曲点を構成する直線上または延長
線方向に予め定めた一定距離に屈曲点を移動させる操作
を繰り返して行い、前記各リードフレームの側面を修正
する第4の動作ステップと、 を少なくとも有することを特徴とするリードフレーム設
計方法。
1. A lead frame designing method for arranging and configuring a lead frame on a semiconductor chip, comprising: a cavity line indicating an outer shape of the semiconductor chip, an offset amount for bonding the lead frame, and a cavity line corresponding to the cavity line. A first operation step of inputting design conditions including an offset line, a package outline, and a lead frame number n (positive integer); and setting the cavity line, the offset line, and the package outline with respect to the lead frame number n. Each is divided into (2n-1) pieces, a straight line connecting the corresponding division points on the cavity line and the offset line is created, and the corresponding division points on the offset line and the package outer shape are connected. To create these straight lines A second operation step of tentatively creating a lead frame by alternately arranging portions separated by straight lines as gaps between the lead frame and the lead frame portion; A third operation step of calculating a bonding position of each lead frame; and a design including, on a side surface of each of the lead frames, setting an initial bending point as viewed from the center of the semiconductor chip and including a width and an interval of each lead frame. With reference to the conditions and the bonding position conditions of each lead frame, a width and an interval of a predetermined size, until the respective lead frames come to have, on a straight line or an extension line direction constituting the bending point. The operation of moving the bending point to a predetermined constant distance is repeatedly performed to correct the side surface of each of the lead frames. 4. A lead frame designing method, comprising: at least a fourth operation step.
【請求項2】 前記第4の動作ステップが、前記第2の
動作ステップにおいて作成された各リードフレーム上の
屈曲点における各リードフレームの幅と間隔とを測定
し、これらの幅と間隔とが設計条件に適当しているか否
かを評価して、当該設計条件として適当でない場合に
は、前記オフセットラインの直線上またはその延長線方
向に予め定められた一定値だけ離れた位置を算出し、こ
れに対応するリードフレーム上の前記屈曲点を前記算出
位置に移動して、リードフレームの屈折点における幅を
修正する第5の動作ステップと、 前記各リードフレームが、前記第3の動作ステップにお
いて算出された各ボンディング位置設計条件に対して適
当であるか否かを評価し、適当である場合には次の第7
の動作ステップに進み、適当でない場合には前記第5の
動作ステップに戻る第6の動作ステップと、 前記第6の動作ステップにおいて、前記各リードフレー
ムが、前記第3の動作ステップにおいて算出された各ボ
ンディング位置設計条件に対して適当である場合に、作
成された各リードフレームを表示する第7の動作ステッ
プと、 を有することを特徴とする請求項1記載のリードフレー
ム設計方法。
2. The fourth operation step measures the width and interval of each lead frame at a bending point on each lead frame created in the second operation step, and the width and the interval are measured. Evaluate whether it is suitable for the design conditions, if not appropriate as the design conditions, calculate a position separated by a predetermined constant value on the straight line of the offset line or in the direction of its extension, A fifth operation step of moving the bending point on the lead frame corresponding to this to the calculated position and correcting the width at the refraction point of the lead frame; and wherein each of the lead frames is in the third operation step Whether the calculated bonding position design condition is appropriate or not is evaluated.
The sixth operation step, and if not appropriate, returning to the fifth operation step; and in the sixth operation step, each of the lead frames is calculated in the third operation step. 7. The lead frame designing method according to claim 1, further comprising: a seventh operation step of displaying each created lead frame when appropriate for each bonding position design condition.
JP6045694A 1994-03-30 1994-03-30 Lead frame design method Expired - Lifetime JP2765476B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6045694A JP2765476B2 (en) 1994-03-30 1994-03-30 Lead frame design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6045694A JP2765476B2 (en) 1994-03-30 1994-03-30 Lead frame design method

Publications (2)

Publication Number Publication Date
JPH07273259A JPH07273259A (en) 1995-10-20
JP2765476B2 true JP2765476B2 (en) 1998-06-18

Family

ID=13142796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6045694A Expired - Lifetime JP2765476B2 (en) 1994-03-30 1994-03-30 Lead frame design method

Country Status (1)

Country Link
JP (1) JP2765476B2 (en)

Also Published As

Publication number Publication date
JPH07273259A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
JPH07263607A (en) Semiconductor package with j-lead and bending method of lead frame
JP2765476B2 (en) Lead frame design method
US5793100A (en) Lead frame for semiconductor device
JP2595873B2 (en) Lead frame tip placement design method
JPH0955465A (en) Lead frame
JP2927223B2 (en) Lead frame design method
JP5795277B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH06104364A (en) Lead frame and method and metallic mold for molding semiconductor chip using it
US11097373B2 (en) Spring package for a vibration welding device and respective vibration welding device
US5229638A (en) Integrated circuit lead frame having Z-shape step portion
JPH0661401A (en) Lead frame and its manufacture
JP3570858B2 (en) Lead frame tip placement design method
US20220113839A1 (en) Touch Panel Device and Method for Detection
KR100231827B1 (en) Loop trajectory setting method for wire bonder
JP2573333Y2 (en) Fluorescent display tube spacer
JPH01258436A (en) Lead frame for tab ic
JPH0758262A (en) Lead frame
JPH03190270A (en) Semiconductor device
JPH11272725A (en) Library generation method and simulation method
JP2000018335A (en) Joining structure of belt
JPS61172377A (en) Semiconductor pressure sensor
JPH03236269A (en) Lead frame
JPH0472658A (en) Lead frame
JP2021063768A (en) Stress analysis method, stress analyzer, and computer program
JP2504860B2 (en) Manufacturing method of lead frame

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303