JP2755006B2 - キーボード - Google Patents

キーボード

Info

Publication number
JP2755006B2
JP2755006B2 JP4014947A JP1494792A JP2755006B2 JP 2755006 B2 JP2755006 B2 JP 2755006B2 JP 4014947 A JP4014947 A JP 4014947A JP 1494792 A JP1494792 A JP 1494792A JP 2755006 B2 JP2755006 B2 JP 2755006B2
Authority
JP
Japan
Prior art keywords
converter
matrix
switch
keyboard
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4014947A
Other languages
English (en)
Other versions
JPH06131089A (ja
Inventor
正明 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4014947A priority Critical patent/JP2755006B2/ja
Publication of JPH06131089A publication Critical patent/JPH06131089A/ja
Application granted granted Critical
Publication of JP2755006B2 publication Critical patent/JP2755006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置の入力機器
として広く用いられているキーボードに関し、特に多重
打鍵時にキーONしていないキーがONしたように誤動
作してしまうゴーストキーを防止する機能(Nキーロー
ルオーバ機能)を備えたキーボードに関する。
【0002】
【従来の技術】従来のかかるキーボードにおいて、多重
打鍵によるゴーストキー発生のメカニズムを説明する。
【0003】図12は従来の一例を示すキーボードの回
路図である。図12に示すように、ここでは基本的な回
路構成を示し、スイッチ部S00〜S97が10×8の
マトリクス状に配置されたキーマトリクス1aと、この
キーマトリクス1aの行方向に接続された複数の走査線
X0〜X9にダイオード33を介し順次高レベルを出力
していくマトリクスドライバ32と、キーマトリクス1
aの列方向に接続された複数の検出線Y0〜Y7より信
号を受信するマトリクスレシーバ31と、このマトリク
スレシーバ31の信号によりマトリクスドライバ32を
制御するコントロールユニット4aとで構成されてい
る。また、マトリクスレシーバ31には、負荷抵抗RL
0〜RL7が接続されている。ここで、マトリクスドラ
イバ32より走査線X0へ高レベルが出力(他の走査線
はすべて低レベル)されている状態で、各スイッチ部の
S00,S10,S11がONしたとすると、ゴースト
電流IGは、図示したように、X0→Y0→X1→Y1
→負荷抵抗の順に流れる。従って、検出線Y1が高レベ
ルに上昇するので、ONしていないスイッチS01があ
たかもONしたような電圧を発生してしまう。これがゴ
ーストキーの発生メカニズムである。
【0004】上述したゴーストキー発生を防止し、スイ
ッチONの順に必ず1スイッチのONを確定する機能を
Nキーロールオーバと言い、従来では各スイッチ部に1
個づつダイオードを実装する方式が一般的に採用されて
いる。
【0005】図13は従来の他の例を示すキーボードの
回路図である。図13に示すように、このキーボードは
ダイオード34を実装してNキーロールオーバを実現さ
せたものであり、ここでも基本的な回路を示す。その構
成は図12と同様に、キーマトリクス1a,マトリクス
ドライバ32,マトリクスレシーバ31およびコントロ
ールユニット4aで構成される。特に、キーマトリクス
1aの各スイッチ部には、直列にダイオード34が実装
されている。かかるキーボードによると、マトリクスド
ライバ32よりX0へ高レベルが出力(他の走査線はす
べて低レベル)されている状態で、スイッチ部S00,
S10,S11をONさせても、スイッチS10に実装
されているダイオード34が逆バイアスされる。従っ
て、電流はY0→X1には流れないので、Y1が高レベ
ルにならず、ゴーストキーも発生しない。
【0006】
【発明が解決しようとする課題】上述した従来のキーボ
ードは、Nキーロールオーバ機能を実現するために、各
キーに1個づつダイオードを実装しなければならない。
従って、キー数に等しい数量のダイオードを必要とし、
寸法を小型化することが困難であると共に、ダイオード
のコスト及び実装作業工数増加等のコストアップを招く
という欠点がある。
【0007】本発明の目的は、かかるNキーロールオー
バ機能を実現するとともに、小型化および低コスト化を
実現することのできるキーボードを提供することにあ
る。
【0008】
【課題を解決するための手段】本発明のキーボードは、
スイッチ部に抵抗素子を直列接続したスイッチユニット
をマトリクス状に配置した抵抗式キーマトリクスと、前
記抵抗式キーマトリクスの行方向に接続された複数本の
走査線より順次CMOSレベルの走査信号を出力する抵
抗マトリクスドライバと、前記抵抗式キーマトリクスの
列方向に接続された複数本の検出線より前記スイッチ部
のON/OFFに基づくアナログ信号を受信してディジ
タルデータに変換するA/Dコンバータと、前記抵抗マ
トリクスドライバおよび前記A/Dコンバータを制御す
るコントロールユニットとを含み、前記コントロールユ
ニットは、前記抵抗マトリクスドライバに走査信号を出
し且つ前記A/Dコンバータを制御する命令語群を記
憶し、前記スイッチ部のONからOFFへの変化を判断
する第1のスレッショルド用データおよび前記スイッチ
部のOFFからONへの変化を判断する第2のスレッシ
ョルド用データを設定するための読み出し専用メモリ
と、前記A/Dコンバータで変換された前記ディジタル
データを記憶し書き込み/読み出し可能なランダムアク
セスメモリと、前記読み出し専用メモリに記憶されてい
前記命令語群を読み出し各命令語に基づいた制御情報
を発生させる制御回路と、前記制御情報に応答して演算
操作を行う演算回路とを備え、前記第1および第2のス
レッショルド用データのいずれかと前記ランダムアクセ
スメモリに記憶された前記ディジタルデータとを比較し
て前記スイッチ部のON/OFFを判断するにあたり、
前記抵抗マトリクスドライバおよび前記A/Dコンバー
タを制御するように構成される。
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の一実施例を示すキーボード
の回路図である。図1に示すように、本実施例は抵抗マ
トリクス1と、この抵抗マトリクス1に接続される抵抗
マトリクスドライバ6およびA/Dコンバータ5と、こ
れらのドライバ6やA/Dコンボータ5を制御するコン
トロールユニット4と、負荷抵抗RL0〜RL7とを有
し、コントロールユニット4と抵抗マトリクスドライバ
6およびA/Dコンバータ5は、1チップ上に集積され
てワンチップマイクロコンピュータ3を構成する。抵抗
マトリクス1は、R00〜R97の抵抗素子およびS0
0〜S97のスイッチ部を直列接続したスイッチユニッ
ト2を10×8のマトリクス状に配置して構成され、抵
抗マトリクス1の行方向の走査線X0〜X9は、抵抗マ
トリクスドライバ6に接続されている。しかも、抵抗マ
トリクス1の列方向の検出線Y0〜Y7は、A/Dコン
バータ5に接続されるとともに、負荷抵抗RL0〜RL
7により信号グランド(以下、SGと略す)にプルダウ
ンされている。一方、コントロールユニット4は抵抗マ
トリクスドライバ6およびA/Dコンボータ5を制御し
且つデータ処理する命令語群が書き込まれたROM9
と、少なくともA/Dコンバータ5のデータを読み書き
することの可能なRAM10と、ALU12と、A/D
コンバータ5のインターフェースを行う入出力チャネル
7と、抵抗マトリクスドライバ6のインタフェースを行
う出力チャネル8と、ROM9の命令語を読み出してR
AM10,ALU12,入出力チャネル7,出力チャネ
ル8の各コントロール及び制御線とのデータ送受信を制
御する制御回路11とで構成され、これらROM9,R
AM10,ALU12,入出力チャネル7,出力チャネ
ル8および制御回路11は、内部バス13により接続さ
れている。また、A/Dコンバータ5はフルスケールレ
ンジ信号FSを入力し、抵抗マトリクス1からの電位出
力をディジタル変換する。
【0009】図2は図1に示すA/Dコンバータの構成
図である。図2に示すように、A/Dコンバータ5は逐
次比較型の8ビットA/Dコンバータを構成しており、
8入力のアナログ信号AN0〜AN7をアナログマルチ
プレクサ14で1入力に選択後、ラッチ15で保持す
る。一方、FS信号をトリガ入力する8ビットD/A変
換器17の値とラッチ15で保持した値は逐次比較レジ
スタ18で逐次比較法により比較し、8ビットのディジ
タル値に変換され、バッファ19に格納される。また、
16はマルチプレクサ14やレジスタ18等を制御する
シーケンスコントローラである。これらバッファ19に
格納された値やシーケンスコントローラ16の信号は、
入出力チャネル7との間でデータ転送が行われる。
【0010】例えば、A/Dコンバータ5のフルスケー
ルレンジFSを5Vと仮定し、アナログ入力AN0〜A
N7に5Vが入力されると、A/D変換後のディジタル
データはFFhとなり、またアナログ入力AN0〜AN
7に0Vが入力されると、A/D変換後のディジタルデ
ータは00hとなる。ここで、ディジタルデータの01
hに対応するアナログ入力は、5V/256=0.02
Vとなる。
【0011】図3は図1に示す抵抗マトリクスドライバ
の構成図である。図3に示すように、出力チャネル8か
らのデータで駆動されるドライバ6のシーケンスコント
ローラ21は走査線X0〜X7に対応するバッファ20
を制御し、MOSトランジスタからなる出力回路を駆動
する。この出力回路はCMOSにより構成されているた
め、高レベルはVCCに等しく、低レベルはSGに等し
い。
【0012】以下に、図1乃至図3で説明した回路の動
作を図4(a)〜(c)乃至図6を参照して説明する。
【0013】まず、ROM9内に書き込まれた命令群に
基づき、抵抗マトリクスドライバ6は走査線X0〜X9
を順次高レベルにし、それ以外を低レベルにする走査信
号を抵抗マトリクス1に出力する。この走査信号に同期
して行方向の1ラインを高レベルにした状態で、A/D
コンバータ5のアナログマルチプレクサ14を順次選択
し、検出線Y0〜Y7の各検出信号レベルを順次A/D
変換する。そのディジタルデータを順次RAM10に格
納していく。
【0014】次に、図4(a)〜(c)はそれぞれ図1
における同一Yライン多重打鍵時の動作を説明するため
の等価回路図である。図4(a)に示すように、例えば
X0に高レベルを出力している状態(信号レベル:VC
C)でスイッチ部S00がONすると、S00に接続さ
れている抵抗素子R00とY0ラインの負荷抵抗RL0
との抵抗比できまる検出信号V00は次の(1)式で表
すことができる。
【0015】
【0016】ここで、VCC=5V,RL0=100K
Ω,R00=10KΩ,A/Dコンバータ5のフルスケ
ールレンジFSを5Vと仮定すると、V00=4.55
Vとなる。このV00をA/D変換した値は、E3hと
なる。また、X0ラインに配置されているS00以外の
スイッチ部は、全てOFFであると仮定すると、X0ラ
インのY0〜Y7に割り当ててあるRAM10にはY0
のみE3hが格納され、Y1〜Y7には00hが格納さ
れる。このRAM10に格納されたデータと、以下に説
明する手段により設定されたスレッショルド用データと
を比較することにより、スイッチ部のON/OFFを判
断をする。
【0017】次に、図4(b)に示すように、X0に高
レベルを出力している状態(信号レベルはVCC)で且
つスイッチ部のS00とS10がONすると、X1には
低レベルが出力(信号レベルはSG)されている状態で
あるため、X00は次の(2)式で表わすことができ
る。
【0018】
【0019】ここで、R00=R10とすると、上述し
た(2)式は次の(3)式に変形される。
【0020】
【0021】同様に、図4(c)に示すように、Y0ラ
インに実装してあるスイッチ部S00〜S90のONし
ている数量をNとし、抵抗素子R00〜R90の抵抗値
を全て同じ(R00=R10=…R90)とすると、こ
の場合のV00は次の(4)式で表すことができる。
【0022】
【0023】図5は図4における同一Yライン多重打鍵
時の検出電圧特性図である。図5に示すように、この特
性は図4(c)でVCC=5V,RL0=100kΩ,
R00=10kΩ,A/Dコンバータ5のフルスケール
レンジFSを5Vと仮定し、前述した(4)式を計算し
た結果を示している。このV00をA/Dコンバータ5
でディジタルデータに変換した値(図5の右側に示す)
がRAM10に格納されていくデータである。そこで、
Yラインに配置されている全てのスイッチがONされて
いる状態(図5のN=9)でも検出電圧V00が高レベ
ルとなるようにスレッショルド用データ(スイッチ部が
ON→OFFを判断するスレッショルド用データ)を設
定する。
【0024】図6は図4におけるゴーストキー発生パタ
ーンを説明するための多重打鍵時の等価回路図である。
図6に示すように、この回路はX0に高レベルを出力し
ている状態(信号レベル:VCC)でスイッチ部のS0
0,S10,S11が各々ONしている状態の等価回路
を示し、この状態でも、Y1の検出電圧V01が高レベ
ルにならないようなスレッショルド用データ(スイッチ
部がOFF→ONを判断するスレッショルド用データ)
を設定することにより、ゴーストキーの発生を防止する
ことが可能である。
【0025】このように、同じYライン上に配置されて
いるスイッチ部全てがONしても、検出電圧が高レベル
となるには、スレッショルド用データ(スイッチ部がO
N→OFFを判断するスレッショルド用データ)はでき
る限り低い値でなければならないが、ゴーストキーを防
ぐスレッショルド用データ(スイッチ部がOFF→ON
を判断するスレッショルド用データ)は、できる限り高
い値でなければならない。そこで、スレッショルドにヒ
ステリシス特性をもたせ、スイッチ部のON→OFFを
判断するスレッショルド用データと、スイッチ部のOF
F→ONを判断するスレッショルド用データとを別々に
設定している。
【0026】例えば、スイッチ部がON→OFFに変化
するスレッショルド用データをVTH0とし、スイッチ
部がOFF→ONに変化するスレッショルド用データを
VTH1とし、それぞれVTHO=0.3V(0F
H),VTH1=2.0V(64H)に設定する(カッ
コ内は、各々対応するディジタル値を示す)と、図5よ
りN=1のときの検出電圧V00は4.55V(E3
h)であり、VTH1より大きいため、スイッチ部がO
FF→ONと判断される。また、N=9のときの検出電
圧V00は0.55V(1Bh)であるので、VTH0
よりも大きく、スイッチ部がON→OFFとは判断され
ない。
【0027】一方、図6に示す検出電圧V01はVTH
1よりも大きくならないので、ゴーストキーは発生され
ない。
【0028】しかるに、従来のキーボードでは、スイッ
チ部のON/OFFを判断するために、各スイッチに対
応し且つ各スイッチの状態(ON/OFF)を記憶する
手段を有しているが、本実施例のキーボードでも同様
に、スイッチ部の状態判断を実行した後、各スイッチ部
の状態をRAM10に記憶させておき、各スイッチ部の
状態によりVTH0/VTH1を使い分けることができ
る。すなわち、各スイッチ部の検出電圧のディジタル値
を比較するにあたり、ON/OFFの判断を実行する際
に記憶させておいた各スイッチ部の状態をチェックし、
既にスイッチ部がONしている状態であればVTH0と
の比較を実行し、既にスイッチ部がOFFしている状態
であればVTH1と比較することにより、VTH0とV
TH1をそれぞれ使い分けることが可能である。
【0029】上述した動作を、各走査線X0〜X9にお
ける各検出線Y0〜Y7で繰り返すことにより、Nキー
ロールオーバ機能が実現可能となる。
【0030】図7は図1に示す抵抗マトリクスを形成す
るメンブレンシートの分解斜視図である。図7に示すよ
うに、かかるメンブレンシートは、抵抗マトリクスを形
成するにあたり、下部フレキシブルシート22,中間の
スペーサ23および上部フレキシブルシート24の3層
構造で形成される。上部フレキシブルシート24には、
上部コンタクトパターン29及び検出線(Y0〜Y7の
いずれか)30が印刷形成されており、下部フレキシブ
ルシート22には、下部コンタクトパターン25と抵抗
素子26および走査線(X0〜X9のいずれか)27が
印刷形成されている。この上部コンタクトパターン29
と下部コンタクトパターン25により、スイッチ部を構
成する。また、上部フレキシブルシート24と下部フレ
キシブルシート22の中間に位置するスペーサ23に
は、各スイッチ部に該当する位置に開口部28を形成し
ている。
【0031】図8は本発明の他の実施例を示すキーボー
ドの回路図である。図8に示すように、本実施例は抵抗
マトリクス1と、この抵抗式キーマトリクス1に接続さ
れる抵抗マトリクスドライバ6及びA/Dコンバータ5
と、これらのドライバ6とA/Dコンバータ5を制御す
るコントロールユニット4と、負荷抵抗RL0〜RL7
とを有し、コントロールユニット4と抵抗マトリクスド
ライバ6およびA/Dコンバータ5は、1チップ上に集
積されたワンチップマイクロコンピュータ3を構成す
る。抵抗マトリクス1は、R00〜R97の抵抗素子お
よびS00〜S97のスイッチ部を直列接続したスイッ
チユニット2を10×8のマトリクス上に配置して構成
され、抵抗マトリクス1の行方向の走査線X0〜X9
は、抵抗マトリクスドライバ6に接続されている。しか
も、抵抗マトリクス1の列方向の検出線Y0〜Y7は、
A/Dコンバータ5に接続されると共に、負荷抵抗RL
0〜RL7により信号グランドSGにプルダウンされて
いる。一方、コントロールユニット4は抵抗マトリクス
ドライバ6およびA/Dコンバータ5を制御し且つデー
タ処理する命令語群が書き込まれたROM9と、少なく
ともA/Dコンバータ5のデータを読み書きすることが
可能なRAM10と、ALU12と、A/Dコンバータ
5に対するインターフェースを行う入出力チャネル7
と、抵抗マトリクスドライバ6に対するインタフェース
を行う出力チャネル8と、ROM9の命令語を読み出し
且つRAM10,ALU12,入出力チャネル7,出力
チャネル8の各コントロール及び制御線とのデータ送受
信を行う制御回路11とで構成され、ROM9,RAM
10,ALU12,入出力チャネル7,出力チャネル8
および制御回路11は、内部バス13により接続されて
いる。また、A/Dコンバータ5の基準電圧VREFは
電源電圧VCCに接続されている。
【0032】図9は図8に示すA/Dコンバータの構成
図である。図9に示すように、A/Dコンバータ5は逐
次比較形の8ビットA/Dコンバータを構成するにあた
り、8ビットD/Aコンバータ図2の17を直列抵抗ス
トリング17Aとタップデコーダ17Bとで形成してい
る。まず、8入力のアナログ信号AN0〜AN7はアナ
ログマルチプレクサ14で1入力に選択後、ラッチ15
で保持する。このアナログデータは基準電圧VREFと
SG間を直列抵抗ストリング17Aに接続されるタップ
デコーダ17Bで分割した値と比較しながら、逐次比較
法により逐次比較レジスタ18で8ビットのディジタル
データに変換される。しかる後、バッファ19に格納さ
れる。この直列抵抗ストリング17Aに接続されるタッ
プデコーダ17Bは基準電圧VREFとSG間の電圧を
2の8乗(=256)に分割することが可能である。ま
た、シーケンスコントローラ16はアナログマルチプレ
クサ14,ラッチ15,逐次比較レジスタ18およびバ
ッファ19をコントロールしている。このバッファ19
に格納されたデータやシーケンスコントローラ16の信
号は、入出力チャネル7との間でデータ転送が行われ
る。しかるに、VREFはVCCに接続されているた
め、アナログ信号AN0〜AN7として入力されるアナ
ログデータは、次の(5)式で表すようにディジタルデ
ータに変換される。
【0033】
【0034】また、抵抗マトリクスドライバ6は、前述
した図3に示すとおりである。すなわち、出力チャネル
8からのデータで駆動される抵抗マトリクスドライバ6
のシーケンスコントローラ21は走査線X0〜X9に対
応するバッファ20を制御し、MOSトランジスタから
なる出力回路を駆動する。この出力回路はCMOSによ
り構成されているため、高レベルはVCCに等しく、低
レベルはSGに等しい。
【0035】以下、前述した一実施例と同様に、図8,
図9および図3で説明した回路の動作を図10,図11
および前述した図4(a)〜(c)と図6を参照して説
明する。
【0036】まず、図8におけるROM9内に書き込ま
れた命令群に基づき、抵抗マトリクスドライバ6は走査
線X0〜X9を順次高レベルにし、それ以外を低レベル
にする走査信号を抵抗式キーマトリクス1に出力する。
この走査信号に同期して、行方向の1ラインを高レベル
にした状態で、A/Dコンバータ5のアナログマルチプ
レクサ14を順次選択し、検出線Y0〜Y7の各検出信
号レベルを順次A/D変換する。そのディジタルデータ
を順次RAM10に格納していく。
【0037】次に、図4(a)に示すように、例えばX
0に高レベルを出力している状態(信号レベル:VC
C)でスイッチ部S00がONすると、S00に接続さ
れている抵抗素子R00とY0ラインの負荷抵抗RL0
との抵抗比できまる検出信号V00は、前述した(1)
式で表すことができる。
【0038】
【0039】ここで、VCC=5V,RL0=100k
Ω,R00=10kΩと仮定すると、V00=4.55
Vとなる。
【0040】また、(1)式よりティジタルデータに変
換されたV00は、V00(ディジタル)=233(=
E8h)となる。S00以外のX0ラインに配置されて
いるスイッチ部は全てOFFしていると仮定すると、X
0ラインのY0〜Y7に割り当ててあるRAM10に
は、Y0のみE8hが格納され、Y1〜Y7には00h
が格納される。このRAM10に格納されたデータと、
以下に説明する手段にて設定されたスレッショルド用デ
ータとを比較することにより、スイッチ部のON/OF
Fを判断をする。
【0041】次に、図4(b)に示すように、X0に高
レベルを出力している状態(信号レベル=VCC)で且
つスイッチ部のS00とS10がONすると、X1には
低レベルが出力(信号レベル:SG)されている状態で
あるため、X00は、前述した(2)式で表すことがで
きる。
【0042】
【0043】ここで、R00=R10とすると、上述し
た(2)式は次の(6)式に変形される。
【0044】
【0045】同様に、図4(c)に示すように、Y0ラ
インに実装してあるスイッチ部(S00〜S90)のO
Nしている数量をNとし、抵抗素子(R00〜R90)
の抵抗値を全て同じ(R00=R10=…R90)とす
ると、この場合のV00は、前述した(4)式で表すこ
とができる。
【0046】
【0047】ここで、上述した(5)式を用いて、前述
した(4)式のV00をディジタルデータに変換したV
00(ディジタル)を計算すると、次の(7)式とな
る。
【0048】
【0049】図10は図8における同一Yライン多重打
鍵時の検出電圧特性図である。図10に示すように、こ
の特性は前述した図4(c)において、VCC=5V,
RL0=100kΩ,R00=10kΩと仮定し、前述
した(7)式を計算した結果を示している。このV00
(ディジタル)を16進法にて表現された8ビットのデ
ータがRAM10に格納されるデータである。そこで、
Yラインに配置されている全てのスイッチがONされて
いる状態(図10のN=10)でも検出電圧V00(デ
ィジタル)が高レベルとなるようにスレッショルド用デ
ータを設定する。
【0050】また、図4(a)〜(c)におけるゴース
トキー発生パターンを説明するための多重打鍵時の等価
回路は、前述した図6と同様である。すなわち、X0に
高レベルを出力している状態(信号レベル:VCC)で
スイッチ部のS00,S10,S11が各々ONしてい
る状態(信号レベル:VCC)でもY1の検出電圧(V
01)が高レベルにならないようなスレッショルド用デ
ータを設定することにより、ゴーストキーの発生を防止
することが可能である。尚、図10に示すVTH(10
進数=15,16進数=0Fh)は上述した方法にて設
定されたスレッショルド用データの1例である 次に、図11は図8における同一Yライン多重打鍵時の
検出電圧のVCC変動特性図である。図11に示すよう
に、この特性図は前述した図4(c)において、RL0
=100kΩ、R00=10kΩ、N=10と仮定し、
VCCを1V〜12Vに変動させた場合の(7)式を計
算した結果を示す。この場合、(7)式にはVCCに依
存する項がなく、ディジタルに変換後のデータV00
(ディジタル)は、電源電圧が変動しても一定の値をと
るため、電源電圧に依存せずにA/D変換された検出電
圧とスレッショルド用データの差が一定に保たれてい
る。従って、データV00(ディジタル)は電源電圧に
かかわらないので、本実施例のキーボードもNキーロー
ルもオーバ機能を実現することが可能となる。
【0051】尚、上述した実施例では、A/Dコンバー
タの基準電圧VREFとVCCをアンチップマイコン3
の外部端子として設定しパターンで接続しているが、ワ
ンチップマイコン3の内部配線により接続しても構わな
い。
【0052】
【発明の効果】以上説明したように、本発明のキーボー
ドは、CMOSレベルの走査信号を出力する抵抗マトリ
クスドライバにより抵抗マトリクスを走査し、検出信号
をA/Dコンバータでディジタルデータに変換してから
スイッチ状態に合わせたヒステリシス特性を有するスレ
ッショルド用データとの比較を行い、スイッチ部のON
/OFFを判断しているので、Nキーロールオーバ機能
を実現できるとともに、抵抗素子及びスイッチ部を印刷
回路で形成することができるため、小型化でき且つ低コ
スト化を実現できるという効果がある。
【0053】また、本発明はディジタルデータに変換さ
れた検出信号がVCCに依存せず一定値となるため、V
CCの変動を無視することができ且つ電源電圧にかかわ
らずNキーロールオーバ機能を実現することが可能にな
るという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すキーボードの回路図で
ある。
【図2】図1に示すA/Dコンバータの構成図である。
【図3】図1に示す抵抗マトリクスドライバの構成図で
ある。
【図4】図1における同一Yライン多重打鍵時の動作を
説明するための等価回路図である。
【図5】図4における同一Yライン多重打鍵時の検出電
圧特性図である。
【図6】図4におけるゴーストキー発生パターンを説明
するための多重打鍵時の等価回路図である。
【図7】図1に示す抵抗マトリクスを形成するメンブレ
ンシートの分解斜視図である。
【図8】本発明の他の実施例を示すキーボードの回路図
である。
【図9】図8に示すA/Dコンバータの構成図である。
【図10】図8における同一Yラインを多重打鍵した時
の検出電圧特性図である。
【図11】図8における同一Yラインを多重打鍵した時
の検出電圧のVCC特性図である。
【図12】従来の一例を示すキーボードの回路図であ
る。
【図13】従来の他の例を示すキーボードの回路図であ
る。
【符号の説明】
1 抵抗式キーマトリクス 2 スイッチユニット 3 ワンチップ・マイクロコンピュータ 4 コントロールユニット 5 A/Dコンバータ 6 抵抗マトリクスドライバ 7 入出力チャネル 8 出力チャネル 9 ROM 10 RAM 11 制御回路 12 ALU 13 内部バス 14 アナログマルチプレクサ 15 ラッチ 16,21 シーケンスコントローラ 17 8ビットD/Aコンバータ 18 逐次比較レジスタ 19,20 バッファ 22 下部フレキシブルシート 23 スペーサ 24 上部フレキシブルシート 25 下部コンタクトパターン 26 抵抗素子 27 走査線 28 開口部 29 上部コンタクトパターン 30 検出線

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 スイッチ部に抵抗素子を直列接続したス
    イッチユニットをマトリクス状に配置した抵抗式キーマ
    トリクスと、前記抵抗式キーマトリクスの行方向に接続
    された複数本の走査線より順次CMOSレベルの走査信
    号を出力する抵抗マトリクスドライバと、前記抵抗式キ
    ーマトリクスの列方向に接続された複数本の検出線より
    前記スイッチ部のON/OFFに基づくアナログ信号を
    受信してディジタルデータに変換するA/Dコンバータ
    と、前記抵抗マトリクスドライバおよび前記A/Dコン
    バータを制御するコントロールユニットとを含み、前記
    コントロールユニットは、前記抵抗マトリクスドライバ
    に走査信号を出力し且つ前記A/Dコンバータを制御す
    る命令語群を記憶し、前記スイッチ部のONからOFF
    への変化を判断する第1のスレッショルド用データおよ
    び前記スイッチ部のOFFからONへの変化を判断する
    第2のスレッショルド用データを設定するための読み出
    し専用メモリと、前記A/Dコンバータで変換された前
    記ディジタルデータを記憶し書き込み/読み出し可能な
    ランダムアクセスメモリと、前記読み出し専用メモリ
    記憶されている前記命令語群を読み出し各命令語に基づ
    いた制御情報を発生させる制御回路と、前記制御情報に
    応答して演算操作を行う演算回路とを備え、前記第1お
    よび第2のスレッショルド用データのいずれかと前記ラ
    ンダムアクセスメモリに記憶された前記ディジタルデー
    タとを比較して前記スイッチ部のON/OFFを判断す
    るにあたり、前記抵抗マトリクスドライバおよび前記A
    /Dコンバータを制御することを特徴とするキーボー
    ド。
  2. 【請求項2】 前記コントロールユニットと前記抵抗マ
    トリクスドライバおよび前記A/Dコンバータは、1チ
    ップ上に集積されたワンチップマイクロコンピュータに
    より構成される請求項1記載のキーボード。
  3. 【請求項3】 前記コントロールユニットは、前記抵抗
    マトリクスドライバおよび前記A/Dコンバータにそれ
    ぞれ接続するための出力チャネルおよび入出力チャネル
    を有し、前記出力チャネルおよび前記入出力チャネルは
    前記読み出し専用メモリ等に内部バスを介して接続され
    る請求項1記載のキーボード。
  4. 【請求項4】 前記抵抗式キーマトリクスは、第一のコ
    ンタクトパターンを形成した上部フレキシブルシート
    と、前記第一のコンタクトパターンに対向して 第二のコ
    ンタクトパターンを形成した下部フレキシブルシート
    と、前記上部,下部フレキシブルシート間に介在し且つ
    前記第一,第二のコンタクトパターンに対応する位置に
    開口部を形成したスペーサとの3層構造にし、前記第
    一,第二のコンタクトパターンによって形成された前記
    スイッチ部と前記第一あるいは第二のコンタクトパター
    ンのいずれかに印刷形成で直列接続される抵抗素子とで
    前記スイッチユニットを構成した請求項1記載のキーボ
    ード。
  5. 【請求項5】 前記A/Dコンバータは、基準電圧とし
    て電源電圧を用いるとともに、前記A/Dコンバータを
    含む前記ワンチップマイクロコンピュータは、前記電源
    電圧に関わらずNキーロールオーバ機能を実現する請求
    項2記載のキーボード。
JP4014947A 1991-08-02 1992-01-30 キーボード Expired - Lifetime JP2755006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014947A JP2755006B2 (ja) 1991-08-02 1992-01-30 キーボード

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19336591 1991-08-02
JP3-193365 1991-08-02
JP4014947A JP2755006B2 (ja) 1991-08-02 1992-01-30 キーボード

Publications (2)

Publication Number Publication Date
JPH06131089A JPH06131089A (ja) 1994-05-13
JP2755006B2 true JP2755006B2 (ja) 1998-05-20

Family

ID=26350997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014947A Expired - Lifetime JP2755006B2 (ja) 1991-08-02 1992-01-30 キーボード

Country Status (1)

Country Link
JP (1) JP2755006B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5583316B2 (ja) * 2007-07-30 2014-09-03 京セラ株式会社 キースキャン回路、電子機器及びキースキャン方法
KR100905283B1 (ko) * 2008-03-27 2009-06-29 배정식 다수 키의 동시 입력을 인식할 수 있는 키보드
US20140176352A1 (en) * 2012-12-21 2014-06-26 Apple Inc. Computer keyboard key scan shared matrix with an individual led per key

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355617A (ja) * 1986-08-27 1988-03-10 Canon Inc キ−入力装置

Also Published As

Publication number Publication date
JPH06131089A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
EP0518648B1 (en) Adjusting keyboard "feel"
US6731227B2 (en) Qwerty type ten-key board based character input device
KR920001960B1 (ko) 키 입력장치
EP0995599A3 (en) Driving circuit for ink jet printing head
CN213241186U (zh) 电子装置、芯片、面板以及解码器
JP2755006B2 (ja) キーボード
JP2819968B2 (ja) キーボード
US6331822B1 (en) Communication control apparatus
JP2783097B2 (ja) キーボード
US6831630B2 (en) Key input device having Braille input function
EP0766254A3 (en) Non-volatile multi-state memory device capable with variable storing resolution
KR930005841B1 (ko) 마이크로_콤퓨터시스템의 키스캔회로 및 그 방법
US4878056A (en) Key input circuit
KR100722279B1 (ko) 이동통신 단말기의 키패드 장치 및 동작방법
JP2720825B2 (ja) キーボード
JPH027623A (ja) キーボード装置
EP0292238B1 (en) Data input device having switch matrix scanning means
US4614145A (en) Operating member control device of electronic musical instrument
JP2500429B2 (ja) キ―ボ―ド入力装置
JP2730518B2 (ja) キーボード
KR100628071B1 (ko) 키패드 장치 및 이동통신 단말기
JPS63206819A (ja) キ−入力装置
JP3091117B2 (ja) シートスイッチ
TWI586171B (zh) 共用行讀取電路的影像感測器
KR20000032636A (ko) 다중신호 입력장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203