JP2754532B2 - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JP2754532B2 JP2754532B2 JP61263282A JP26328286A JP2754532B2 JP 2754532 B2 JP2754532 B2 JP 2754532B2 JP 61263282 A JP61263282 A JP 61263282A JP 26328286 A JP26328286 A JP 26328286A JP 2754532 B2 JP2754532 B2 JP 2754532B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- power supply
- signal
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
本発明は、デイジタル信号を異なる電位の信号に変換
するレベル変換回路に関する。 ＜従来の技術＞ 従来のレベル変換回路は、特開昭57−59690に示され
る様な共通電位を有する２つの異なる電源で動作する回
路間で、電位の低い側の信号を電位の高い側の信号に変
換するもので、信号の振幅そのものを変化させるもので
あった。 今日ドツト・マトリクス・デイスプレイにおいては、
コストの低減化が活発に行われている。特に液晶デイス
プレイの場合は、大表示容量化の進展に伴い、より高い
液晶駆動電圧を必要とするようになってきた。高い振動
電圧は、液晶駆動用集積回路（IC）の高耐圧化を要求す
るが、ICの高集積化の方向と相反するため、ICのコスト
低減を妨げる要因となっている。そこで大容量デイスプ
レイの場合は、一台当りの使用個数の多い信号側駆動用
ICの駆動電圧を一般的に用いられている論理回路の動作
電圧並に下げ、使用個数の少ない走査側駆動用ICは、さ
らに高耐圧化して、液晶パネルには一定の実効電圧がか
わるようにして表示コントラストを確保しつつ、駆動用
IC全体のコストダウンを図る試みになされている。 一般に駆動用ICは、高電圧で動作する表示駆動回路部
と通常5Vで動作する論理回路部に分かれているが、一般
のICでは表示駆動回路部と論理回路部とは同一半導体基
板上に一チツプ化されているので、共通電源を有する。
したがって走査側駆動用ICと信号側駆動用ICの表示駆動
電圧を異にした場合、それぞれのICの論理回路部に加え
る電源電圧が同一でも、システムのグランド電位からみ
た電源電圧が異なることになる。このため制御回路から
の信号を駆動用ICの論理回路部に伝達するためのレベル
変換用ICが別個に必要であり、このICには特開昭57−59
690に示されるような高耐圧ICで使われたレベル変換回
路が用いられていた。 ＜発明が解決しようとする問題点＞ しかし、前述の従来技術では表示駆動用ICとコスト的
に大差のないレベル変換用ICを別個に用意しなければな
らないこと、従来のレベル変換回路はＰチヤネル・トラ
ンジスタとＮチヤネル・トランジスタの駆動能力差で動
作が決まるようになっているため、低電圧側と高電圧側
の電位差が大きくなるほど消費電流が増大し、高周波動
作が困難であった。また動作できる電位差には絶対的上
限が存在し、表示駆動電圧を表示体に合わせて自由に変
えることができなかった。 そこで本発明はこのような問題点を解決するもので、
その目的とするところは、簡単な回路で低電圧側と高電
圧側の電位差には無関係に動作し、しかも低消費電力で
DCから高周波まで動作周波数の制限が少ないレベル変換
回路を提供することにある。 ＜問題点を解決するための手段＞ 本発明のレベル変換回路は、第１の電源系で動作する
第１の論理回路と、前記第１の電源系よりも高電位の第
２の電源系で動作する第２の論理回路との間で信号を伝
達するレベル変換回路において、一方の電極が前記第１
の論理回路の信号出力端子と接続されるコンデンサと、
入力端子が前記コンデンサの他方端子と接続され、出力
端子が前記第２の論理回路の入力端子と接続され、かつ
第２の電源系で動作する第１のゲート回路と、入力端子
が前記第１のゲート回路の前記出力端子に接続され、か
つ第２の電源系で動作する第２のゲート回路と、前記第
２のゲート回路の出力端子と前記第１のゲート回路の前
記入力端子との間に接続される抵抗素子とを有し、 前記第１のゲート回路と前記第２のゲート回路とは同
一論理の回路であることを特徴とする。 ＜作用＞ 本発明の上記の構成によれば、異なる電源間の電位差
は、結合コンデンサが吸収し、高電位側入力端子は高い
入力インピーダンスを有するので、信号振幅はコンデン
サの電荷保存側により瞬時に伝達（ポンプアツプ）され
る。伝達された信号の振幅は、出力信号の振幅と同じで
あるので、入力端子につながるゲートのロジツクレベル
を越すことができるため、高電位側の論理回路に信号が
伝達される。また高出力インピーダンスの帰還ゲート
は、入力信号を保持する方向に働くので、直流信号も伝
達できるのである。 ＜実施例＞ 第１図は、CMOS（相補型電界効果型トランジスタ）を
用いた本発明の実施例を示すレベル変換図である。第２
図は、第１図の回路の電源印加時の動作を示したタイミ
ング図である。第１図において、ブロツク１は信号発生
側の出力部で示したもので、インバータ3,4は通常5Vで
動作する。出力インバータ４の出力は、通常ダイオード
14,15からなる出力保護回路が付いており、これを介し
て結合コンデンサ９の一方の電極に接続される。コンデ
ンサ９の他方の電極は、ブロツク１とは異なる電源で動
作するブロツク２に接続される。ブロツク２内は、抵抗
10,ダイオード12,13からなる入力保護回路を介して入力
インバータ５の入力に接続される。入力インバータ５の
出力は、内部回路を駆動するバツフア・インバータ７の
入力に接続されると同時に、帰還インバータ６の入力に
接続される。インバータ６の出力は、抵抗11を介してイ
ンバータ５の入力に接続される。抵抗11は、入力保護抵
抗10より極めて高抵抗であり、コンデンサ９の急激な電
位変化に対してインバータ６が影響しないようにしてい
る。インバータ６は、インバータ５の入力電位がリーク
電流により変化したり、インバータ５の入力信号の振幅
が不充分で、定常的にインバータ５を構成するＰチヤネ
ルトランジスタとＮチヤネルトランジスタを貫通して流
れる電流が発生しないように、入力振幅をブロツク２の
電源レベル（V2,V3）まで振れるように帰還をかけるた
めのものである。インバータ６がないとブロツク１とブ
ロツク２はコンデンサ９による交流結合となるため、低
周波信号に対しては、リーク電流によりブロツク２の入
力電位が時間とともに変化する可能性があるため、信号
伝達が不安定になってしまう。 出力インバータ４がCMOSであれば、インバータ４の出
力振幅はブロツク１の電源レベル（V0,V1）まであるの
で、インバータ５の入力振幅はV1−V0の電位差分振れる
ことになる。この振幅がインバータ５のロジツクレベル
を越えさえすればインバータ５の出力は反転するので、
信号はブロツク１からブロツク２へ伝達可能である。し
たがって、V1−V0＝V3−V2でなくても信号伝達は可能で
ある。例えばインバータ５のロジツクレベルが電源電圧
のちようと1/2であるとすれば、 V1−V0＞（V3−V2）/2 なる関係を満足する電源間ならば、信号の伝達は可能で
ある。この場合、ブロツク１とブロツク２の電源は、±
25％以内の電圧安定度があれば良いことになり、通常の
電源では±10％の安定度が保証されるので、電源の供給
に関しては実用的に全く問題はない。またV1,V2間の電
位差については、これに見合う耐圧を有するコンデンサ
を用いれば、この電位差をすべてコンデンサ９が吸収し
てくれるので、ブロツク1,2をIC化する場合、レベル変
換のためだけに高耐圧構造を有する半導体プロセスを用
いる必要は全くなく、汎用の低コスト・プロセスを用い
ることができる。抵抗11は、一般に知られるようにIC内
部ではMOS抵抗としてインバータ６と一体的に作ること
が可能で、100数ＫΩから数ＭΩの抵抗を得ることは何
ら困難なことではない。またダイオード12,13もインバ
ータ６があれば必然的に形成される。したがってコンデ
ンサの容量は、ブロツク1,2の出力、入力端子に対して
充分大きければ良く、通常数10〜数100PFで良い。 第２図は、電源の関係が （V3−V2）＜V1−V0＞（V3−V2）/2 の場合に、電源印加時Ａから過渡期Ｂを経て安定期Ｃに
移るときのタイミング図を示したものである。電源印加
時A,インバータ４の出力はV0に固定されており、コンデ
ンサ９は充電されていないものとする。この場合、コン
デンサ９にはダイオード11,抵抗10を介して電源V2の電
荷が充電される。この充電期間は、抵抗10が通常数100
Ωであるので、極めて短時間（数μｓ以下）である。仮
に充電が完了しないうちにインバータ４の出力が変化し
ても、過渡期間Ｂに破線で示すようにダイオド13とイン
バータ６により充電が継続されるので、一低期間後には
充電が完了し、安定動作期Ｃに移動する。安定動作期Ｃ
では、第２図に示すようにインバータ４の出力振幅が高
電側電源電圧よりも小さくても、インバータ７の出力は
振幅，デューテイともに狂いのない波形が得られる。ま
た電源間の電位差が大きくなっても、コンデンサ９の充
放電電流は変わらず、わずかであるので極めて低消費電
力なレベル変換回路となる。 第３図は、ドツトマトリクス型の液晶表示装置に本発
明を応用した一例である。第３図においてシステム20と
制御回路21は、第１図のブロツク１に、また走査側駆動
回路25,26の論理回路部は、第１図のブロツク２に相当
する。またコンデンサ28は、第１図に示す結合コンデン
サ９に相当するものである。第３図では、本発明の回路
が制御回路21のある出力端子から高電位側の複数の入力
端子に接続可能であることを示したものである。第３図
のような応用例では、制御回路21との結線数の多い信号
側駆動回路23,24の論理回路部と制御回路とは同一電源
とし、結線数の少ない走査側駆動回路25,26との間を本
発明のレベル変換回路を適用するのが、コンデンサの数
を最小にすることができ好ましい。しかしながら、本発
明のレベル変換回路を用いれば、信号側駆動回路の論理
回路部が制御回路と異なる電源系であっても制御回路の
同一出力を異なる結合コンデンサを使って走査側と信号
側の両方の論理回路に伝達できるので、電源系を自由に
設計することが可能となる。 なお第１図において、インバータ５は複数のインバー
タで構成されていても良いし、またインバータ７の入力
は、インバータ５の入力と接続されていても本発明の主
旨を何ら変えるものではない。 ＜発明の効果＞ 以上述べたように本発明によれば、以下のような効果
を有する。 （ａ） 簡単な回路でDCから高周波信号まで、高速で安
定したレベル変換動作が可能である。 （ｂ） コンデンサは、低コストで高耐圧のものが得ら
れるので、信号の送信側と受信側の電源の電位差を自由
に変えられる。 （ｃ） 受信側回路は高耐圧化する必要がないので、電
源間の電位差を変えても、受信側回路の設計変更をする
必要がない。 （ｄ） 送信側と受信側の電源間の電位差が変化して
も、レベル変換回路の動作電流は変化せず、また極めて
少ない。 （ｅ） 一つの出力から複数の異なる電源系に信号を同
時に伝達できるので、複数の電源系を構成しても、レベ
ル変換回路は複雑にならない。
するレベル変換回路に関する。 ＜従来の技術＞ 従来のレベル変換回路は、特開昭57−59690に示され
る様な共通電位を有する２つの異なる電源で動作する回
路間で、電位の低い側の信号を電位の高い側の信号に変
換するもので、信号の振幅そのものを変化させるもので
あった。 今日ドツト・マトリクス・デイスプレイにおいては、
コストの低減化が活発に行われている。特に液晶デイス
プレイの場合は、大表示容量化の進展に伴い、より高い
液晶駆動電圧を必要とするようになってきた。高い振動
電圧は、液晶駆動用集積回路（IC）の高耐圧化を要求す
るが、ICの高集積化の方向と相反するため、ICのコスト
低減を妨げる要因となっている。そこで大容量デイスプ
レイの場合は、一台当りの使用個数の多い信号側駆動用
ICの駆動電圧を一般的に用いられている論理回路の動作
電圧並に下げ、使用個数の少ない走査側駆動用ICは、さ
らに高耐圧化して、液晶パネルには一定の実効電圧がか
わるようにして表示コントラストを確保しつつ、駆動用
IC全体のコストダウンを図る試みになされている。 一般に駆動用ICは、高電圧で動作する表示駆動回路部
と通常5Vで動作する論理回路部に分かれているが、一般
のICでは表示駆動回路部と論理回路部とは同一半導体基
板上に一チツプ化されているので、共通電源を有する。
したがって走査側駆動用ICと信号側駆動用ICの表示駆動
電圧を異にした場合、それぞれのICの論理回路部に加え
る電源電圧が同一でも、システムのグランド電位からみ
た電源電圧が異なることになる。このため制御回路から
の信号を駆動用ICの論理回路部に伝達するためのレベル
変換用ICが別個に必要であり、このICには特開昭57−59
690に示されるような高耐圧ICで使われたレベル変換回
路が用いられていた。 ＜発明が解決しようとする問題点＞ しかし、前述の従来技術では表示駆動用ICとコスト的
に大差のないレベル変換用ICを別個に用意しなければな
らないこと、従来のレベル変換回路はＰチヤネル・トラ
ンジスタとＮチヤネル・トランジスタの駆動能力差で動
作が決まるようになっているため、低電圧側と高電圧側
の電位差が大きくなるほど消費電流が増大し、高周波動
作が困難であった。また動作できる電位差には絶対的上
限が存在し、表示駆動電圧を表示体に合わせて自由に変
えることができなかった。 そこで本発明はこのような問題点を解決するもので、
その目的とするところは、簡単な回路で低電圧側と高電
圧側の電位差には無関係に動作し、しかも低消費電力で
DCから高周波まで動作周波数の制限が少ないレベル変換
回路を提供することにある。 ＜問題点を解決するための手段＞ 本発明のレベル変換回路は、第１の電源系で動作する
第１の論理回路と、前記第１の電源系よりも高電位の第
２の電源系で動作する第２の論理回路との間で信号を伝
達するレベル変換回路において、一方の電極が前記第１
の論理回路の信号出力端子と接続されるコンデンサと、
入力端子が前記コンデンサの他方端子と接続され、出力
端子が前記第２の論理回路の入力端子と接続され、かつ
第２の電源系で動作する第１のゲート回路と、入力端子
が前記第１のゲート回路の前記出力端子に接続され、か
つ第２の電源系で動作する第２のゲート回路と、前記第
２のゲート回路の出力端子と前記第１のゲート回路の前
記入力端子との間に接続される抵抗素子とを有し、 前記第１のゲート回路と前記第２のゲート回路とは同
一論理の回路であることを特徴とする。 ＜作用＞ 本発明の上記の構成によれば、異なる電源間の電位差
は、結合コンデンサが吸収し、高電位側入力端子は高い
入力インピーダンスを有するので、信号振幅はコンデン
サの電荷保存側により瞬時に伝達（ポンプアツプ）され
る。伝達された信号の振幅は、出力信号の振幅と同じで
あるので、入力端子につながるゲートのロジツクレベル
を越すことができるため、高電位側の論理回路に信号が
伝達される。また高出力インピーダンスの帰還ゲート
は、入力信号を保持する方向に働くので、直流信号も伝
達できるのである。 ＜実施例＞ 第１図は、CMOS（相補型電界効果型トランジスタ）を
用いた本発明の実施例を示すレベル変換図である。第２
図は、第１図の回路の電源印加時の動作を示したタイミ
ング図である。第１図において、ブロツク１は信号発生
側の出力部で示したもので、インバータ3,4は通常5Vで
動作する。出力インバータ４の出力は、通常ダイオード
14,15からなる出力保護回路が付いており、これを介し
て結合コンデンサ９の一方の電極に接続される。コンデ
ンサ９の他方の電極は、ブロツク１とは異なる電源で動
作するブロツク２に接続される。ブロツク２内は、抵抗
10,ダイオード12,13からなる入力保護回路を介して入力
インバータ５の入力に接続される。入力インバータ５の
出力は、内部回路を駆動するバツフア・インバータ７の
入力に接続されると同時に、帰還インバータ６の入力に
接続される。インバータ６の出力は、抵抗11を介してイ
ンバータ５の入力に接続される。抵抗11は、入力保護抵
抗10より極めて高抵抗であり、コンデンサ９の急激な電
位変化に対してインバータ６が影響しないようにしてい
る。インバータ６は、インバータ５の入力電位がリーク
電流により変化したり、インバータ５の入力信号の振幅
が不充分で、定常的にインバータ５を構成するＰチヤネ
ルトランジスタとＮチヤネルトランジスタを貫通して流
れる電流が発生しないように、入力振幅をブロツク２の
電源レベル（V2,V3）まで振れるように帰還をかけるた
めのものである。インバータ６がないとブロツク１とブ
ロツク２はコンデンサ９による交流結合となるため、低
周波信号に対しては、リーク電流によりブロツク２の入
力電位が時間とともに変化する可能性があるため、信号
伝達が不安定になってしまう。 出力インバータ４がCMOSであれば、インバータ４の出
力振幅はブロツク１の電源レベル（V0,V1）まであるの
で、インバータ５の入力振幅はV1−V0の電位差分振れる
ことになる。この振幅がインバータ５のロジツクレベル
を越えさえすればインバータ５の出力は反転するので、
信号はブロツク１からブロツク２へ伝達可能である。し
たがって、V1−V0＝V3−V2でなくても信号伝達は可能で
ある。例えばインバータ５のロジツクレベルが電源電圧
のちようと1/2であるとすれば、 V1−V0＞（V3−V2）/2 なる関係を満足する電源間ならば、信号の伝達は可能で
ある。この場合、ブロツク１とブロツク２の電源は、±
25％以内の電圧安定度があれば良いことになり、通常の
電源では±10％の安定度が保証されるので、電源の供給
に関しては実用的に全く問題はない。またV1,V2間の電
位差については、これに見合う耐圧を有するコンデンサ
を用いれば、この電位差をすべてコンデンサ９が吸収し
てくれるので、ブロツク1,2をIC化する場合、レベル変
換のためだけに高耐圧構造を有する半導体プロセスを用
いる必要は全くなく、汎用の低コスト・プロセスを用い
ることができる。抵抗11は、一般に知られるようにIC内
部ではMOS抵抗としてインバータ６と一体的に作ること
が可能で、100数ＫΩから数ＭΩの抵抗を得ることは何
ら困難なことではない。またダイオード12,13もインバ
ータ６があれば必然的に形成される。したがってコンデ
ンサの容量は、ブロツク1,2の出力、入力端子に対して
充分大きければ良く、通常数10〜数100PFで良い。 第２図は、電源の関係が （V3−V2）＜V1−V0＞（V3−V2）/2 の場合に、電源印加時Ａから過渡期Ｂを経て安定期Ｃに
移るときのタイミング図を示したものである。電源印加
時A,インバータ４の出力はV0に固定されており、コンデ
ンサ９は充電されていないものとする。この場合、コン
デンサ９にはダイオード11,抵抗10を介して電源V2の電
荷が充電される。この充電期間は、抵抗10が通常数100
Ωであるので、極めて短時間（数μｓ以下）である。仮
に充電が完了しないうちにインバータ４の出力が変化し
ても、過渡期間Ｂに破線で示すようにダイオド13とイン
バータ６により充電が継続されるので、一低期間後には
充電が完了し、安定動作期Ｃに移動する。安定動作期Ｃ
では、第２図に示すようにインバータ４の出力振幅が高
電側電源電圧よりも小さくても、インバータ７の出力は
振幅，デューテイともに狂いのない波形が得られる。ま
た電源間の電位差が大きくなっても、コンデンサ９の充
放電電流は変わらず、わずかであるので極めて低消費電
力なレベル変換回路となる。 第３図は、ドツトマトリクス型の液晶表示装置に本発
明を応用した一例である。第３図においてシステム20と
制御回路21は、第１図のブロツク１に、また走査側駆動
回路25,26の論理回路部は、第１図のブロツク２に相当
する。またコンデンサ28は、第１図に示す結合コンデン
サ９に相当するものである。第３図では、本発明の回路
が制御回路21のある出力端子から高電位側の複数の入力
端子に接続可能であることを示したものである。第３図
のような応用例では、制御回路21との結線数の多い信号
側駆動回路23,24の論理回路部と制御回路とは同一電源
とし、結線数の少ない走査側駆動回路25,26との間を本
発明のレベル変換回路を適用するのが、コンデンサの数
を最小にすることができ好ましい。しかしながら、本発
明のレベル変換回路を用いれば、信号側駆動回路の論理
回路部が制御回路と異なる電源系であっても制御回路の
同一出力を異なる結合コンデンサを使って走査側と信号
側の両方の論理回路に伝達できるので、電源系を自由に
設計することが可能となる。 なお第１図において、インバータ５は複数のインバー
タで構成されていても良いし、またインバータ７の入力
は、インバータ５の入力と接続されていても本発明の主
旨を何ら変えるものではない。 ＜発明の効果＞ 以上述べたように本発明によれば、以下のような効果
を有する。 （ａ） 簡単な回路でDCから高周波信号まで、高速で安
定したレベル変換動作が可能である。 （ｂ） コンデンサは、低コストで高耐圧のものが得ら
れるので、信号の送信側と受信側の電源の電位差を自由
に変えられる。 （ｃ） 受信側回路は高耐圧化する必要がないので、電
源間の電位差を変えても、受信側回路の設計変更をする
必要がない。 （ｄ） 送信側と受信側の電源間の電位差が変化して
も、レベル変換回路の動作電流は変化せず、また極めて
少ない。 （ｅ） 一つの出力から複数の異なる電源系に信号を同
時に伝達できるので、複数の電源系を構成しても、レベ
ル変換回路は複雑にならない。
【図面の簡単な説明】
第１図は、本発明の一実施例を示すレベル変換回路図。
第２図は、第１図の動作を示すタイミング図。
第３図は、液晶表示装置における応用図。
１……低電位側論理回路
２……高電位側論理回路
４……出力インバータ
５……入力インバータ
６……帰還インバータ
９……結合コンデンサ
Claims (1)
- (57)【特許請求の範囲】 １．第１の電源系で動作する第１の論理回路と、前記第
１の電源系よりも高電位の第２の電源系で動作する第２
の論理回路との間で信号を伝達するレベル変換回路にお
いて、 一方の電極が前記第１の論理回路の信号出力端子と接続
されるコンデンサと、 入力端子が前記コンデンサの他方の端子と接続され、出
力端子が前記第２の論理回路の入力端子と接続され、か
つ第２の電源系で動作する第１のゲート回路と、 入力端子が前記第１のゲート回路の前記出力端子に接続
され、かつ第２の電源系で動作する第２のゲート回路
と、 前記第２のゲート回路の出力端子と前記第１のゲート回
路の前記入力端子との間に接続される抵抗素子とを有
し、 前記第１のゲート回路と前記第２のゲート回路とは同一
論理の回路であることを特徴とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263282A JP2754532B2 (ja) | 1986-11-05 | 1986-11-05 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263282A JP2754532B2 (ja) | 1986-11-05 | 1986-11-05 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63117513A JPS63117513A (ja) | 1988-05-21 |
| JP2754532B2 true JP2754532B2 (ja) | 1998-05-20 |
Family
ID=17387299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263282A Expired - Lifetime JP2754532B2 (ja) | 1986-11-05 | 1986-11-05 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2754532B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973508A (en) * | 1997-05-21 | 1999-10-26 | International Business Machines Corp. | Voltage translation circuit for mixed voltage applications |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58218222A (ja) * | 1982-06-12 | 1983-12-19 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較器 |
| JPS61266349A (ja) * | 1985-05-20 | 1986-11-26 | 松下電器産業株式会社 | 誘電体組成物 |
-
1986
- 1986-11-05 JP JP61263282A patent/JP2754532B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63117513A (ja) | 1988-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100212585B1 (ko) | 도선을 거쳐 데이터가 전달되는 동안 전력 손실을 감소시키는 회로 및 방법 | |
| KR0140041B1 (ko) | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 | |
| US5635776A (en) | Charge pump voltage converter | |
| US6686899B2 (en) | Display device having an improved voltage level converter circuit | |
| US6191779B1 (en) | Liquid crystal display device, device for controlling drive of liquid crystal display device and D/A converting semiconductor device | |
| US8143924B2 (en) | Semiconductor integrated circuit device having pulse generating circuits | |
| KR910001532B1 (ko) | 시프트레지스터를 사용한 메모리장치 | |
| EP0395387B1 (en) | Display drive circuit | |
| US11342909B2 (en) | Semiconductor integrated circuit and control method of semiconductor integrated circuit | |
| US6452365B1 (en) | Power converter with increased breakdown voltage maintaining stable operation | |
| JPWO2002039179A1 (ja) | 液晶表示装置 | |
| US7138971B2 (en) | Power supply circuit for driving liquid crystal display | |
| US5764082A (en) | Circuits, systems and methods for transferring data across a conductive line | |
| JP2754532B2 (ja) | レベル変換回路 | |
| US5047660A (en) | High voltage high speed CCD clock driver | |
| JP3519870B2 (ja) | 液晶表示装置 | |
| US20200327949A1 (en) | Shift register unit, shift register, gate driving circuit and display panel | |
| JPH08250986A (ja) | パルス倍電圧回路 | |
| US7876291B2 (en) | Drive device | |
| US7847603B2 (en) | Driving circuits in electronic device | |
| JP2001282208A (ja) | 液晶駆動装置及びその駆動方法 | |
| US6614669B2 (en) | Power supply starting system | |
| KR900001025B1 (ko) | 액정표시 구동회로 | |
| US20210407432A1 (en) | Light-emitting scanning signal drive circuit, display panel, and electronic device | |
| KR20030010286A (ko) | 게이트 하이전압 발생장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |