JP2751306B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting deviceInfo
- Publication number
- JP2751306B2 JP2751306B2 JP1024292A JP2429289A JP2751306B2 JP 2751306 B2 JP2751306 B2 JP 2751306B2 JP 1024292 A JP1024292 A JP 1024292A JP 2429289 A JP2429289 A JP 2429289A JP 2751306 B2 JP2751306 B2 JP 2751306B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- light emitting
- cladding layer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 発光ダイオードやレーザダイオード等の半導体発光素
子に関し, 例えばInGaAlPのような比較的酸化されやすい半導体
材料を用いて構成される可視領域の発光素子を,MOVPE法
を用いて製造するのに適した構造を提供することを目的
とし, 禁制帯幅Eg1を有する第1の半導体から成る活性層
と,禁制帯幅Eg2(但しEg2>Eg1)を有する第2の半導
体から成り,該活性層上に形成されたクラッド層と,禁
制帯幅Eg3(但しEg1<Eg3≦Eg2)を有し,該クラッド層
と同一導電型であり,該第2の半導体との接合界面にお
いて価電子帯の不連続によるスパイク状の障壁が形成さ
れる第3の半導体から成り,該クラッド層上に形成され
たキャップ層と,該クラッド層とキャップ層との間に介
在するように設けられた半導体層であって,所望の発光
領域に対応する形状を有し,該クラッド層側において禁
制帯幅がEg2であり,該キャップ層側において禁制帯幅
がEg3であるように連続的に変化する組成勾配を有し,
該クラッド層と同一導電型の混晶半導体層とを備えるこ
とにより構成される。DETAILED DESCRIPTION [Summary] For a semiconductor light emitting device such as a light emitting diode or a laser diode, for example, a light emitting device in a visible region constituted by a relatively oxidizable semiconductor material such as InGaAlP is formed by MOVPE method. An active layer made of a first semiconductor having a forbidden band width E g1 and a forbidden band width E g2 (where E g2 > E g1 ) A cladding layer made of a second semiconductor, having a forbidden band width E g3 (where E g1 <E g3 ≦ E g2 ), and having the same conductivity type as the cladding layer; A capping layer formed on the cladding layer; a capping layer formed on the cladding layer; a cap layer formed on the cladding layer; A semiconductor layer interposed between What has a shape corresponding to a desired light emitting area, the forbidden band width in the cladding layer side is E g2, the band gap in the cap layer side is continuously changed such that E g3 composition With a gradient,
It is constituted by including the cladding layer and a mixed crystal semiconductor layer of the same conductivity type.
本発明は,化合物半導体を用いて構成される発光ダイ
オードやレーザダイオード等の発光素子に関する。The present invention relates to a light emitting device such as a light emitting diode or a laser diode formed using a compound semiconductor.
発光ダイオードやレーザダイオード等の発光素子にお
いては,注入キャリヤを発光領域(活性領域)に集中し
て流す(キャリヤの閉じ込め)構造が必要である。この
ために,通常,活性領域の周囲に電流を流し難くするた
めの手段(電流狭窄構造)が設けられる。レーザダイオ
ードにおいては,さらに,発生した光を共振器を構成す
る伝播路内に綴じ込める構造が必要であり,前記電流狭
窄構造はこのような光閉じ込め機能も具備するように設
計される。2. Description of the Related Art In a light emitting element such as a light emitting diode or a laser diode, a structure in which an injection carrier is caused to flow intensively in a light emitting region (active region) (carrier confinement) is required. For this purpose, a means (current constriction structure) for making it difficult for a current to flow around the active region is usually provided. The laser diode further needs a structure that can bind the generated light into a propagation path constituting a resonator, and the current confinement structure is designed to have such a light confinement function.
上記電流狭窄構造の一つとして,活性領域の周囲に,
注入キャリヤに対して逆方向のpn接合を形成する構造が
ある。これを第4図を参照して説明する。As one of the current constriction structures, around the active region,
There is a structure that forms a pn junction in the opposite direction to the injection carrier. This will be described with reference to FIG.
図において,Aは活性領域,Bは電流狭窄領域である。活
性領域Aは,例えばn型InP基板1上に順次エピタキシ
ャル成長させたn型InP層2,n型またはp型のInGaAsP層
3,p型InP層4,およびp型InGaAsP層5を,エッチングに
よりメサ形状に加工して形成される。InGaAsP層3は活
性層を構成し,InP層2および4がクラッド層を構成して
いる。p−InGaAsP層5は電極6とp−InP層4とのオー
ミックコンタクトを形成するためのキャップ層を構成す
る。電流狭窄領域Bには,p型Inp層71および73とn型InP
層72が形成されており,これらにより活性領域Aの前記
メサが埋め込まれている。In the figure, A is an active region, and B is a current confinement region. The active region A is, for example, an n-type InP layer 2, which is epitaxially grown on the n-type InP substrate 1, an n-type or p-type InGaAsP layer.
3, formed by processing the p-type InP layer 4 and the p-type InGaAsP layer 5 into a mesa shape by etching. The InGaAsP layer 3 forms an active layer, and the InP layers 2 and 4 form a cladding layer. The p-InGaAsP layer 5 forms a cap layer for forming an ohmic contact between the electrode 6 and the p-InP layer 4. The current confinement region B, p-type Inp layer 7 1 and 7 3 and n-type InP
Layer 7 2 is formed, the mesa of the active area A is filled with them.
電極6から電極8に向かって電流を流した場合,活性
領域Aには順方向電流が流れるが,電流狭窄領域Bにお
いては,少なくともInP層72,71とInP層2によるnpn接合
が形成されているため,電流は流れない。When a current flows toward the electrode 6 to the electrode 8, although the active region A forward current flows in the current confinement region B, at least npn junction by InP layer 7 2, 7 1 and the InP layer 2 is formed Therefore, no current flows.
第4図の構造においては,p型InP層71は,光閉じ込め
のために,活性層であるInGaAsp層3より深い位置に形
成する必要がある。このため,活性領域Aにおける前記
メサの高さHは,通常,5μm程度となる。したがって,
電流狭窄領域BにおけるInP層71,72,73は,この高さの
メサを埋め込むことがでいる厚さを有していなければな
らない。従来,このような厚さのエピタキシャル成長層
を得る方法として液晶成長法(LPE)が用いられてき
た。In the structure of FIG. 4, p-type InP layer 71, because of optical confinement, it is necessary to form deeper than InGaAsp layer 3 which is an active layer position. For this reason, the height H of the mesa in the active region A is usually about 5 μm. Therefore,
InP layer 71 in the current confinement region B, 7 2, 7 3 must have a thickness that is out to embed the mesa in height. Conventionally, a liquid crystal growth method (LPE) has been used as a method for obtaining an epitaxially grown layer having such a thickness.
しかしながら,液相成長法は一般に成長温度が高いた
め,燐(P)のような蒸気圧の高い成分あるいはアルミ
ニゥム(Al)のような酸化されやすい成分を含有する化
合物半導体結晶の表面が、燐の蒸発やアルミニゥムの酸
化のような熱変性を受けやすい欠点がある。このため,
例えばInGaAlPを用いる可視領域のレーザダイオードで
は,メサ状の活性領域の側面に表出するInGaAlP層表面
に変性層が形成され,その結果,洩れ電流が増加し,閾
値電流が大きくなってしまう問題がある。However, since the liquid phase growth method generally has a high growth temperature, the surface of a compound semiconductor crystal containing a component having a high vapor pressure such as phosphorous (P) or a component which is easily oxidized such as aluminum (Al) becomes phosphorous. There is a disadvantage that it is susceptible to thermal denaturation such as evaporation and oxidation of aluminum. For this reason,
For example, in the visible region laser diode using InGaAlP, a modified layer is formed on the surface of the InGaAlP layer exposed on the side surface of the mesa-shaped active region. As a result, the leakage current increases and the threshold current increases. is there.
最近,有機金属気相エピタキシ(MOVPE)技術の進歩
により,液相成長法により低温で,しかも酸素の存在し
ない雰囲気中で化合物半導体をエピタキシャル成長させ
ることが可能になった。したがって,MOPVE法によれば,
上記LPE法におけるような液晶表面の熱変性の問題が回
避できるものと期待される。Recent advances in metal organic vapor phase epitaxy (MOVPE) technology have made it possible to grow compound semiconductors epitaxially at low temperatures and in an oxygen-free atmosphere by liquid phase epitaxy. Therefore, according to the MOPVE method,
It is expected that the problem of thermal denaturation of the liquid crystal surface as in the LPE method can be avoided.
しかしながら,MOVPE法は気相成長法の一種で,液相成
長法とは結晶成長のメカニズムが異なる。このため,上
記電流狭窄領域Bにおけるnpn接合層のような厚さ5μ
mの半導体層を形成しようとすると,(111)面の特定
の面が形成され,平坦に埋め込み成長させることが難し
く、埋め込み可能な厚さは,高々3μm程度が限度であ
る。その結果,上記のようにpn接合を用いた電流狭窄構
造では,例えばInP層71,72,73を一回の工程で成長する
ことができず,これら各々の層を成長するごとにエッチ
ング工程を経た上で,次の層を成長させなければなら
ず,多数回の成長工程を要する問題がある。However, the MOVPE method is a kind of vapor phase growth method, and the crystal growth mechanism is different from the liquid phase growth method. Therefore, the thickness of the current confinement region B is 5 μm like the npn junction layer.
If an attempt is made to form a semiconductor layer having a thickness of m, a specific surface of the (111) plane is formed, and it is difficult to bury the semiconductor layer flatly, and the embeddable thickness is at most about 3 μm. As a result, the current confinement structure using a pn junction as described above, for example, can not grow the InP layer 7 1, 7 2, 7 3 in a single step, every time to grow a layer of each After the etching step, the next layer must be grown, and there is a problem that many growth steps are required.
本発明は,上記のようなpn接合を用いることに起因す
る問題点のない電流狭窄構造を提供すること,具体的に
は,電流狭窄領域を比較的小さな厚さの半導体層で形成
可能であり,したがって,例えばInGaAlPのような比較
的酸化されやすい半導体材料を用いて構成される可視領
域の発光素子における電流狭窄領域をMOPVE法により形
成可能とし,しかも,横モード制御も可能な電流狭窄構
造を提供することを目的とする。An object of the present invention is to provide a current confinement structure having no problems caused by using the pn junction as described above. Specifically, the current confinement region can be formed by a semiconductor layer having a relatively small thickness. Therefore, the current confinement region of the light emitting device in the visible region, which is formed by using a relatively oxidizable semiconductor material such as InGaAlP, can be formed by the MOPVE method, and a current confinement structure capable of controlling the transverse mode can be provided. The purpose is to provide.
上記目的は,禁制帯幅Eg1を有する第1の半導体から
成る活性層と,禁制帯幅Eg2(但しEg2>Eg1)を有する
第2の半導体から成り,該活性層上に形成されたクラッ
ド層と,禁制帯幅Eg3(但しEg1<Eg3≦Eg2)を有し,該
クラッド層と同一導電型であり,該第2の半導体との接
合界面において価電子帯の不連続によるスパイク状の障
壁が生成される第3の半導体から成り,該クラッド層上
に形成されたキャップ層と,該クラッド層とキャップ層
との間に介在するように設けられた半導体層であって,
所望の発光領域に対応する形状を有し,該クラッド層側
において禁制帯幅がEg2であり,該キャップ層側におい
て禁制帯幅がeg3であるように連続的に変化する組成勾
配を有し,該クラッド層と同一導電型の混晶半導体層と
を備えたことを特徴とする本発明に係る半導体発光素子
によって達成される。The object is to form an active layer made of a first semiconductor having a forbidden bandwidth E g1 and a second semiconductor having a forbidden bandwidth E g2 (where E g2 > E g1 ) and formed on the active layer. And has the forbidden band width E g3 (where E g1 <E g3 ≦ E g2 ), is of the same conductivity type as the cladding layer, and has a valence band at the junction interface with the second semiconductor. A cap layer formed on the cladding layer and a semiconductor layer interposed between the cladding layer and the cap layer, the third semiconductor layer comprising a third semiconductor in which a continuous spike-like barrier is generated; hand,
It has a shape corresponding to a desired light emitting region, and has a composition gradient that continuously changes such that the forbidden band width is E g2 on the cladding layer side and the forbidden band width is e g3 on the cap layer side. The semiconductor light emitting device according to the present invention is characterized by comprising the cladding layer and a mixed crystal semiconductor layer of the same conductivity type.
第1図は本発明の原理的構造を示す断面図,第2図は
本発明の構造による電流狭窄動作を説明するためのエネ
ルギーバンド図である。FIG. 1 is a sectional view showing the principle structure of the present invention, and FIG. 2 is an energy band diagram for explaining a current confinement operation by the structure of the present invention.
第1図を参照して,禁制帯幅Eaを有する半導体層10と
禁制帯幅Eb(但しEa≠Eb)を有する半導体層11とのヘテ
ロ接合界面に,禁制帯幅がEaからEbに連続して変化する
半導体層12を設ける。半導体層12は,紙面に垂直方向に
延伸するストライプ状に設けられている。半導体層12
は,半導体層10および11のそれぞれとの界面において半
導体層10および11と同じ禁制帯幅を有し,これら界面の
間では禁制帯幅が連続的に変化するグレーデッド層であ
る。このようなグレーデッド層は,例えば半導体層10と
半導体層11の混晶組成を有し,半導体層10側で半導体層
10と同一組成であり,半導体層11側で半導体層11と同一
組成となるように組成勾配を付与することにより形成で
きる。With reference to Figure 1, the heterojunction interface between the semiconductor layer 10 having a bandgap E a semiconductor layer 11 having a band gap E b (where E a ≠ E b), band gap E a And a semiconductor layer 12 continuously changing from Eb to Eb . The semiconductor layer 12 is provided in a stripe shape extending in a direction perpendicular to the paper surface. Semiconductor layer 12
Is a graded layer having the same forbidden band width as the semiconductor layers 10 and 11 at the interface with the semiconductor layers 10 and 11, respectively, and the forbidden band width continuously changes between these interfaces. Such a graded layer has a mixed crystal composition of the semiconductor layer 10 and the semiconductor layer 11, for example.
It has the same composition as 10 and can be formed by giving a composition gradient on the semiconductor layer 11 side so as to have the same composition as the semiconductor layer 11.
第1図に示すL1−L2断面およびM1−M2断面における零
バイアス時のエネルギーバンド構造は,それぞれ,第2
図(a)および(b)に示すごとくである。第2図に
は,p型どうしの組合せの場合が示されており,点線はフ
ェルミ準位を示す。L1−L2断面,すなわち,半導体層10
と11のヘテロ接合界面においては,価電帯Evの不連続に
より高さΔEvのスパイク状の障壁が形成されている。障
壁の高さΔEvは,GaAsとこれに格子整合するInGaAlPの場
合を例にとると0.63eVにも達する大きな値をとる。この
ような障壁は,急峻なテロ接合界面に一般に現れるもの
であり,半導体層11から10に流れる正孔電流に対してバ
リヤとなる。The energy band structures at zero bias in the L 1 -L 2 cross section and the M 1 -M 2 cross section shown in FIG.
This is as shown in FIGS. FIG. 2 shows the case of a combination of p-types, and the dotted line indicates the Fermi level. L 1 −L 2 cross section, that is, the semiconductor layer 10
At the heterojunction interface between and, a spike-like barrier having a height ΔE v is formed due to discontinuity of the valence band E v . The barrier height ΔE v has a large value as large as 0.63 eV in the case of GaAs and InGaAlP lattice-matched thereto. Such a barrier generally appears at a steep terror junction interface, and serves as a barrier to a hole current flowing through the semiconductor layers 11 to 10.
一方,M1−M2断面においては,第2図(b)に示すよ
うに,半導体層10と11の間には禁制帯幅ExがEaからEbに
連続的に変化する半導体層12が介在しているため,上記
のようなスパイク状の障壁は形成されない。すなわち,
半導体層12を横切って流れる正孔電流に対しては,上記
ΔEvのバリヤは存在しない。On the other hand, in the M 1 -M 2 cross-section, as shown in FIG. 2 (b), the semiconductor layer bandgap E x is continuously changed in E b from E a between the semiconductor layer 10 and 11 Because of the interposition of 12, the spike-like barrier as described above is not formed. That is,
For a hole current flowing across the semiconductor layer 12, the barrier of ΔE v does not exist.
したがって,第1図に示すように,活性領域Aにのみ
半導体層12を設け,電流狭窄領域Bには半導体層10と11
のヘテロ接合を形成した場合,電流狭窄領域Bを流れる
電流は活性領域Aを流れる電流の約exp(−ΔEv/kT)倍
となる。このようにして,電流狭窄領域Bに流れる電流
が抑制され,活性領域Aに電流を集中して流すことがで
きる。Therefore, as shown in FIG. 1, the semiconductor layer 12 is provided only in the active region A, and the semiconductor layers 10 and 11 are provided in the current confinement region B.
Is formed, the current flowing through the current confinement region B is about exp (−ΔE v / kT) times the current flowing through the active region A. In this way, the current flowing in the current confinement region B is suppressed, and the current can be concentrated and flow in the active region A.
第3図は上記原理にもとづく電流狭窄構造を適用した
レーザダイオードの構造の実施例を示す要部図である。FIG. 3 is a main part view showing an embodiment of a laser diode structure to which a current confinement structure based on the above principle is applied.
n型GaAs基板20上にn型In0.5(Ga0.3Al0.7)0.5Pか
ら成る厚さ2μmのクラッド層21,厚さ0.15μmのIn0.5
Ga0.5Pから成る活性層22,厚さ2μmのp型In0.5(Ga
0.3Al0.7)0.5Pから成るクラッド層23,およびグレーデ
ッド層24が順次エピタキシャル成長させてある。グレー
デッド層24はInGaAlPとGaAsの混晶であって,クラッド
層23との界面における組成がIn0.5(Ga0.3Al0.7)0.5P
であり,上端面における組成がGaAsであるように組成が
連続的に変化して形成されており,p型導電層である。On an n-type GaAs substrate 20, a cladding layer 21 of n-type In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P having a thickness of 2 μm, In 0.5 of 0.15 μm thickness
An active layer 22 of Ga 0.5 P, p-type In 0.5 (Ga
A cladding layer 23 made of 0.3 Al 0.7 ) 0.5 P and a graded layer 24 are sequentially epitaxially grown. The graded layer 24 is a mixed crystal of InGaAlP and GaAs, and the composition at the interface with the cladding layer 23 is In 0.5 (Ga 0.3 Al 0.7 ) 0.5 P
The composition is continuously changed so that the composition on the upper end surface is GaAs, and is a p-type conductive layer.
グレーデッド層24とクラッド層23は,紙面に垂直な方
向に延伸する高さ(h)のストライプ状のメサを成すよ
うに加工されている。この加工は,活性領域AをSiO2膜
でマスクし,通常のフォトリソグラフ技術を用いて行わ
れる。上記ストライプ状メサの幅(W)は3μmないし
それ以下とし,また,電流狭窄領域Bには,厚さ0.2〜
0.3μmのクラッド層23が残されている。The graded layer 24 and the clad layer 23 are processed so as to form a stripe-shaped mesa having a height (h) extending in a direction perpendicular to the paper surface. This processing is performed by masking the active region A with an SiO 2 film and using a normal photolithographic technique. The width (W) of the stripe-shaped mesa is 3 μm or less, and the thickness of the current confinement region B is 0.2 to 0.2 μm.
The 0.3 μm cladding layer 23 is left.
上記ストライプ状メサの上には,p型GaAsから成るキャ
ップ層25がエピタキシャル成長されている。そして,キ
ャップ層25およびGaAs基板20の表面に,それぞれ,Ti/Pt
/Au多層膜から成るp型電極26およびAuGe/Au多層膜から
成るn型電極27が形成されている。A cap layer 25 made of p-type GaAs is epitaxially grown on the stripe-shaped mesas. Then, Ti / Pt is applied to the surface of the cap layer 25 and the surface of the GaAs substrate 20, respectively.
A p-type electrode 26 made of a / Au multilayer film and an n-type electrode 27 made of an AuGe / Au multilayer film are formed.
第3図の構造を有するレーザダイオードにおいては,
第1図および第2図で説明した原理により,活性領域A
には電流が流れやすく,一方,電流狭窄領域Bには電流
が流れ難くなっており,所望の電流狭窄が達成される。
また,電流狭窄領域Bにおいては,クラッド層23が0.2
〜0.3μm程度と薄くされており,GaAsから成る禁制帯幅
の小さいキャップ層25がInGaPから成る禁制帯幅の大き
い活性層22により接近した構造となっている。このた
め,活性領域Aで発生し,電流狭窄領域Bに拡散した光
は,キャップ層25に洩れ,ここで吸収されてしまう。そ
の結果,レーザ発振に寄与する光は,活性領域Aのみを
伝播する。すなわち,レーザ光は活性領域Aに閉じ込め
られ,横モード制御が達成される。In the laser diode having the structure shown in FIG.
According to the principle described with reference to FIGS.
, The current is difficult to flow in the current confinement region B, and the desired current confinement is achieved.
In the current confinement region B, the cladding layer 23 has a thickness of 0.2.
The cap layer 25 made of GaAs and having a small band gap is made closer to the active layer 22 made of InGaP and having a large band gap. Therefore, light generated in the active region A and diffused into the current confinement region B leaks to the cap layer 25 and is absorbed there. As a result, light contributing to laser oscillation propagates only in the active region A. That is, the laser light is confined in the active region A, and the transverse mode control is achieved.
なお,発光モードの場合には,上記のような光閉じ込
め機能を必要とせず,電流狭窄機能のみを付与すればよ
いので,第3図に示すようなメサ構造を形成する必要は
なく,グレーデッド層24のみを所望の発光領域の形状に
形成すればよい。In the case of the light emission mode, the above-described light confinement function is not required, and only the current confinement function need be provided. Therefore, it is not necessary to form a mesa structure as shown in FIG. Only the layer 24 has to be formed in a desired light emitting region shape.
本発明の電流狭窄構造によれば,活性層22はメサ状に
加工されることがなく,その成長後はクラッド層23に覆
われた状態であるので,第4図に示した従来の構造にお
けるようなメサ側面での熱変性に起因する洩れ電流が生
じる問題がない。また,活性領域Aにおけるストライプ
状メサの幅(W)および高さ(h)は,横モード制御を
考慮して,共に3μm以下とする。したがって,このよ
うなメサを埋め込むGaAsキャップ層25をMOVPE法で形成
することが実用的に可能となる。しかも,キャップ層25
は単一層であるため,従来メサ加工後の結晶成長回数は
一回のみでよく,pn接合を用いる電流狭窄の場合のよう
に,メサ加工後に複数回の結晶成長およびエッチング工
程を繰り返す場合に比べて,製造工程が著しく簡略化で
きる。According to the current confinement structure of the present invention, the active layer 22 is not processed into a mesa shape and is covered with the cladding layer 23 after its growth. There is no problem that a leakage current occurs due to thermal denaturation on the mesa side. The width (W) and height (h) of the stripe-shaped mesas in the active region A are both 3 μm or less in consideration of lateral mode control. Therefore, it is practically possible to form the GaAs cap layer 25 in which such mesas are embedded by the MOVPE method. Moreover, the cap layer 25
Is a single layer, so only one crystal growth is required after the conventional mesa processing, compared to the case where multiple crystal growth and etching steps are repeated after the mesa processing as in the case of current constriction using a pn junction. As a result, the manufacturing process can be significantly simplified.
本発明によれば,発光ダイオードやレーザダイオード
等の半導体発光素子における電流狭窄構造を,MOPVD法を
用いて形成となる。その結果,高温で逸出しやすい燐
(P)や酸化されやすいAlを含有するInGaAlP等の化合
物半導体を用いる可視光領域の半導体発光素子の電流狭
窄領域における洩れ電流が低減され,低閾値電流の半導
体発光素子が提供可能となる。また,電流狭窄領域にpn
接合を用いないため,製造工程が簡略化され,半導体素
子を製造コストおよび歩留りを向上可能とする効果があ
る。According to the present invention, a current confinement structure in a semiconductor light emitting device such as a light emitting diode or a laser diode is formed by using the MOPVD method. As a result, leakage current in the current confinement region of a semiconductor light emitting device in the visible light region using a compound semiconductor such as InGaAlP containing phosphorus (P) or Al which is easily oxidized at a high temperature is reduced, and a semiconductor having a low threshold current is used. A light emitting element can be provided. In addition, pn
Since no bonding is used, the manufacturing process is simplified, and there is an effect that the manufacturing cost and the yield of the semiconductor element can be improved.
第1図は本発明の原理的構造を示す断面図, 第2図は本発明の構造による電流狭窄動作説明図, 第3図は本発明の電流狭窄構造を適用したレーザダイオ
ードの構造の実施例を示す断面図, 第4図はpn接合を用いた従来の電流狭窄構造を示す断面
図 である。 図において, 1はInP基板, 2と4と71と72と73はInP層, 3と5はInGaAsP層, 6と8は電極, 10と11と12は半導体層, 20はGaAs基板, 21と23はクラッド層, 22は活性層, 24はグレーデッド層, 25はキャップ層, 26はp側電極, 27はn型電極, である。FIG. 1 is a cross-sectional view showing a basic structure of the present invention, FIG. 2 is an explanatory view of a current confinement operation according to the structure of the present invention, and FIG. FIG. 4 is a cross-sectional view showing a conventional current confinement structure using a pn junction. In the figure, 1 is an InP substrate, 2, 4 and 7 1 and 7 2 and 7 3 InP layer, 3 and 5 InGaAsP layer, 6 and 8 electrodes, 10 and 11 and 12 the semiconductor layer, 20 a GaAs substrate , 21 and 23 are cladding layers, 22 is an active layer, 24 is a graded layer, 25 is a cap layer, 26 is a p-side electrode, and 27 is an n-type electrode.
Claims (1)
る活性層と, 禁制帯幅Eg2(但しEg2>Eg1)を有する第2の半導体か
ら成り,該活性層上に形成されたクラッド層と, 禁制帯幅Eg3(但しEg1<Eg3≦Eg2)を有し,該クラッド
層と同一導電型であり,該第2の半導体との接合界面に
おいて価電子帯の不連続によるスパイク状の障壁が生成
される第3の半導体から成り,該クラッド層上に形成さ
れたキャップ層と, 該クラッド層とキャップ層との間に介在するように設け
られた半導体層であって,所望の発光領域に対応する形
状を有し,該クラッド層側において禁制帯幅がEg2であ
り,該キャップ層側において禁制帯幅がEg3であるよう
に連続的に変化する組成勾配を有し,該クラッド層と同
一導電型の混晶半導体層 とを備えたことを特徴とする半導体発光素子。1. An active layer comprising a first semiconductor having a forbidden band width E g1 and a second semiconductor having a forbidden band width E g2 (where E g2 > E g1 ) and formed on the active layer. And has the forbidden band width E g3 (where E g1 <E g3 ≦ E g2 ), has the same conductivity type as the cladding layer, and has a valence band at the junction interface with the second semiconductor. A capping layer formed on the cladding layer and a semiconductor layer interposed between the cladding layer and the capping layer; A composition which has a shape corresponding to a desired light emitting region, and has a forbidden band width of E g2 on the cladding layer side and a continuously changing band gap of E g3 on the cap layer side. Characterized by having a gradient and a mixed crystal semiconductor layer of the same conductivity type as the cladding layer. The semiconductor light-emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1024292A JP2751306B2 (en) | 1989-02-02 | 1989-02-02 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1024292A JP2751306B2 (en) | 1989-02-02 | 1989-02-02 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02205090A JPH02205090A (en) | 1990-08-14 |
JP2751306B2 true JP2751306B2 (en) | 1998-05-18 |
Family
ID=12134097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1024292A Expired - Lifetime JP2751306B2 (en) | 1989-02-02 | 1989-02-02 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2751306B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3685977B2 (en) | 2000-04-21 | 2005-08-24 | シャープ株式会社 | Semiconductor light emitting device and manufacturing method thereof |
-
1989
- 1989-02-02 JP JP1024292A patent/JP2751306B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02205090A (en) | 1990-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0103415A2 (en) | Light-emitting semiconductor devices and methods of producing the same | |
US4948753A (en) | Method of producing stripe-structure semiconductor laser | |
JP2716693B2 (en) | Semiconductor laser | |
JPH07106685A (en) | Semiconductor laser | |
US5793788A (en) | Semiconductor light emitting element with p-type non-alloy electrode including a platinum layer and method for fabricating the same | |
US5335241A (en) | Buried stripe type semiconductor laser device | |
US5228048A (en) | Semiconductor laser device | |
EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
JP2751306B2 (en) | Semiconductor light emitting device | |
JPH0632331B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPS589592B2 (en) | Method for manufacturing semiconductor light emitting device | |
US5887011A (en) | Semiconductor laser | |
JPH0945999A (en) | Semiconductor device and manufacture thereof | |
JPH0575215A (en) | Buried semiconductor laser and its manufacture | |
JP3403915B2 (en) | Semiconductor laser | |
JP3285079B2 (en) | Semiconductor laser | |
JPH0590706A (en) | Semiconductor laser element | |
JP3505780B2 (en) | Semiconductor light emitting device | |
JP2865325B2 (en) | Semiconductor laser device | |
JP2940185B2 (en) | Embedded semiconductor laser | |
JPS6261383A (en) | Semiconductor laser and manufacture thereof | |
JP2716717B2 (en) | Semiconductor laser device | |
JPH07120836B2 (en) | Semiconductor laser | |
JPH07235725A (en) | Semiconductor laser element and its manufacture | |
KR100290861B1 (en) | Manufacturing method of semiconductor laser diode |