JP3403915B2 - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JP3403915B2
JP3403915B2 JP06564197A JP6564197A JP3403915B2 JP 3403915 B2 JP3403915 B2 JP 3403915B2 JP 06564197 A JP06564197 A JP 06564197A JP 6564197 A JP6564197 A JP 6564197A JP 3403915 B2 JP3403915 B2 JP 3403915B2
Authority
JP
Japan
Prior art keywords
layer
type
semi
doped
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06564197A
Other languages
Japanese (ja)
Other versions
JPH10261831A (en
Inventor
圭児 高岡
雄三 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06564197A priority Critical patent/JP3403915B2/en
Publication of JPH10261831A publication Critical patent/JPH10261831A/en
Application granted granted Critical
Publication of JP3403915B2 publication Critical patent/JP3403915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は光通信などに用いら
れる長波長帯半導体レーザに係わり、特に発光領域の側
面が半絶縁性半導体層で埋め込まれた高抵抗埋め込み型
半導体レーザに関する。 【0002】 【従来の技術】光通信および情報処理用の長波長帯半導
体レーザにおいては、発光領域をなす活性層の側面をメ
サストライプ状に加工し、電流狭窄層で埋め込んだ構造
をとることにより、しきい電流の低減と発振横モードの
制御を行うのが一般的である。このような埋め込み型の
半導体レーザとしては、電流狭窄層にpn逆接合を設け
て電流狭窄を行うpn埋め込み構造と、電流狭窄層に電
気抵抗の高い半絶縁性半導体層を設けて電流狭窄を行う
高抵抗埋め込み構造とがよく知られている。前者のpn
埋め込み構造は、pn接合による電流阻止効果が非常に
すぐれているので、高い効率でレーザ発振が可能で、低
しきい値動作、高出力動作および高温動作が容易に得ら
れる。しかしながら、pn接合電流ブロック層の寄生容
量が非常に大きく、高速変調に適さないという問題があ
る。一方、後者の高抵抗埋め込み構造では、埋め込み層
の寄生容量が小さく高速変調が可能であるが、電流阻止
効果がpn埋め込み構造ほど強くなく、高出力動作およ
び高温動作が難しいという問題がある。 【0003】図6は、高抵抗埋め込み構造の半導体レー
ザ従来例である(SUSUMU ASADA et.al,IEEE JOURNAL OF
QUANTUM ELECTRONICS,VOL25,NO.6 P.P.1362-1368,JUNE
1989 を参照した)。図中の601から607は、それ
ぞれn型InP基板(601)、ノンドープInGaA
sP活性層(602)、p型InPクラッド層(60
3)、ノンドープInGaPバリア層(604)、Fe
ドープ半絶縁性InP層(605)、p側電極(60
6)、n側電極(607)である。Feドープ半絶縁性
InPは、禁制帯中に形成される深い順位に、n側から
注入された電子をトラップする効果があり、これを用い
て電流狭窄を行っている。しかしながら、Feドープ半
絶縁性InP層はp側から注入される正孔に対してはト
ラップとして働かないので、p型クラッド層からFeド
ープ半絶縁性InP層に正孔が注入されると、トラップ
されている電子と容易に再結合し漏れ電流が流れてしま
うことになる。この漏れ電流は、高電流注入時や高温動
作時には特に顕著となり、レーザ特性を大幅に低下させ
てしまう。そこで、p型クラッド層からFeドープ半絶
縁性InP層に正孔が注入されるのを防ぐために導入さ
れたのが、InGaPバリア層である。InGaPは、
InPよりもバンドギャップが大きく、たとえばIn組
成を0.5とすれば、InPに対する、価電子帯のバン
ド不連続は約0.3eVとなる。このため、InGaP
層は、p側InPクラッド層からFeドープ半絶縁性I
nP層に正孔が注入されるのを防ぐバリア層として働く
ことが期待できる。 しかしながらp型InPクラッド
層とFeドープ半絶縁性InP埋め込み層の間に挿入さ
れたInGaPは、InPよりもバンドギャップの大き
く、バリア層としての効果が期待されるが、Inpとの
格子不整合が大きいという問題がある。たとえば、In
組成が0.5のInGaPでは、InPに対してバンド
ギャップが十分に大きく、価電子帯のバンド不連続量は
約0.3eVであるが、InPに比べて格子定数が3%
以上の格子不整合があり、InP層上にミスフィット転
位の発生なく結晶成長できる厚さは10nm以下であ
る。バリア層として十分な効果を得るためには、20n
m程度以上厚さが必要であるため、10nm以下のIn
GaP層では十分なバリア効果が得られないのが現状で
ある。 【0004】また、格子不整合の小さいIn組成のより
大きなInGaPを用いれば、より厚いInGaP層の
成長が可能となるが、InPとのバンドギャップ差が小
さくなりやはり十分なバリア効果は得られない。 【0005】 【発明が解決しようとする課題】このように従来、半絶
縁性埋め込み層を用いた高抵抗埋め込み構造の半導体レ
ーザにおいて、p型クラッド層から半絶縁性埋め込み層
への正孔注入を防ぐために挿入されたバリア層は、十分
に大きなバリア効果が得られないという課題があった。 【0006】本発明は、上記事情を考慮してなされたも
ので、その目的とすることは、半絶縁性埋め込み層の正
孔注入を阻止できる十分な効果のあるバリア層を具備し
た高抵抗埋め込み構造の半導体レーザを提供することに
ある。 【0007】 【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明は、特に発振波長が1〜1.6μmの長波長帯高抵抗
埋め込み構造の半導体レーザにおいて、半絶縁性埋め込
み層に隣接するバリア層として、厚さが50nm以上と
なるような構成とすることを特徴としている。これは、
バリア層として、半絶縁性埋め込み層とp型クラッド層
よりもバンドギャップが大きくかつ格子不整合の十分小
さい材料を用いて、高抵抗埋め込み構造のレーザ構成す
ることで実現される。またバリア層の効果が十分に発揮
される為には、経験的にバリア層の厚さ(nm)とバリ
アの高さ(eV)の積が5[nm・eV]以上必要であ
ることが判っており、バリア層の厚さを50nm以上に
しておけば、バリアの高さが0.1eV程度と比較的小
さい場合にも半絶縁性埋め込み層への正孔注入を十分阻
止できる。ここで、本発明の望ましい実施態様として
は、次のようなものがあげられる。 (1)半導体基板はGaAsである。 (2)発振波長が1〜1.6μmとなる活性層を、Ga
x In1-xy As1-yを含む半導体層で形成する。
(0<x≦1,0<y<1) (3)半絶縁性埋め込み層として、少なくともGaを含
む半導体、例えばInuGa1-u AsV1-V 混晶を用
いる(0≦u<1,0<v≦1) (4)半絶縁性埋め込み層への正孔注入を阻止するバリ
ア層として、少なくともGaとInPとを含む半導体、
たとえばInm Gan Al1-m-n P混晶を用いて、厚さ
を50nm以上とする(0<m≦1,0<n≦1,0<
m+n≦1) 上記(1)〜(4)の構成の高抵抗埋め込み構造では、
GaAs基板上に波長1〜1.6μmで発振する半導体
レーザが形成され、さらにGaAs基板と格子整合した
半絶縁性埋め込み層とクラッド層の間に、この二つの層
よりもバンドギャップが大きくかつGaAs基板に格子
整合した(格子不整合の十分小さい)バリア層を挿入す
ることができる。したがって、バリア層の厚さを十分に
大きくすることができ、半絶縁性埋め込み層への正孔注
入をより確実に阻止することが可能となる。 【0008】 【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態に係わる半導体レーザの素子構造を模式的に示す断面
図である。図中の101〜111はそれぞれ、n型Ga
As基板(101)、n型InGaAsPクラッド層
(102)、ノンドープGaAs光ガイド層(10
3)、ノンドープGaInNAs活性層(104)、ノ
ンドープGaAs光ガイド層(105)、p型InGa
AsPクラッド層(106)、p型GaAsコンタクト
層(107)、ノンドープInGaPバリア層(10
8)、FeドープInGaAsP半絶縁性埋め込み層
(109)、p側電極(110)、n側電極(111)
である。図1の半導体レーザの作成工程の概略は以下の
通りである。まず、n型GaAs基板101上にMOC
VD法(有機金属気相成長法)により、n型InGaA
sPクラッド層102を1.5μm、ノンドーブGaA
s光ガイド層103を0.1μm、ノンドープGaIn
NAs活性層(発光波長1.3μm)104を0.1μ
m、ノンドープGaAs光ガイド層105を0.1μ
m、p型InInAsPクラッド層106を1.5μ
m、p型GaAsコンタクト層107を0.2μm、順
次結晶成長する。次に、コンタクト層107上に設けた
SiO2 膜をマスクとして、エッチングを行い、幅が
1.5μmで深さが4μmのメサストライプを形成す
る。次にMOCVD法によりノンドープInGaPバリ
ア層108を0.2μm、FeドープInGaAsP半
絶縁性埋め込み層109を3.8μm、順次結晶成長す
る。そして最後に、p側電極110とn側電極111と
を形成し、ストライプと直角に劈開することにより図1
に示す半導体レーザが出来上がる。ここで、InGaA
sP層とInGaP層はともにGaAs基板と格子整合
し、バンドギャップはそれぞれ約1.6eVおよび1.
9eVとなるように作製した。 【0009】図1のような構造の高抵抗埋め込み型の半
導体レーザでは、半絶縁性埋め込み層とp型クラッド層
の間に、両者よりもバンドギャップが大きく、しかも十
分に厚いバリア層が挿入されている。このため、p型ク
ラッド層から半絶縁性埋め込み層の正孔注入は完全に抑
制される。したがって、高電流注入時や高温動作時にも
埋め込み層を介して流れる漏れ電流は非常に小さく、高
出力でしかも温度特性の優れた半導体レーザが得られ
る。 【0010】なお本実施例の形態では、半導体基板とし
てn型GaAs基板を用いたが、p型GaAs基板を用
いても、p型層とn型層を反転させることで同様な構造
を実現可能である。 【0011】(第2の実施の形態)図2は、本発明の第
2の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の201〜212はそれぞ
れ、n型GaAs基板(201)、n型InGaAsP
クラッド層(202)、ノンドープGaAs光ガイド層
(203)、ノンドープGaInNAs活性層(20
4)、ノンドープGaAs光ガイド層(205)、p型
InGaAsP第1クラッド層(206)、Feドープ
InGaP半絶縁性埋め込み層(207)、厚さ0.3
μmのn型InGaPバリア層(208)、p型InG
aAsP第2クラッド層(209)、p型GaAsコン
タクト層(210)、p側電極(211)、n側電極
(212)である。本実施例は、3回のMOCVD成長
により作製される、いわゆるSI−PBH構造(Semiin
sulating-Planar Buried Heterostructure)に本発明を
適用したものである。 【0012】(第3の実施の形態)図3は本発明の第3
の実施の形態に係わる半導体レーザの素子構造を模式的
に示す断面図である。図中の301〜313はそれぞ
れ、n型GaAs基板(301)、n型InGaAsP
クラッド層(302)、ノンドープGaAs光ガイド層
(303)、ノンドープGaInNAs活性層(30
4)、ノンドープGaAs光ガイド層(305)、p型
InGaAsP第1クラッド層(306)、Feドープ
InGaAsP半絶縁性埋め込み層(307)、n型I
nGaAsP中間層(308)、厚さ0.3μmのn型
InGaPバリア層(309)、p型InGaAsP第
2クラッド層(310)、p型GaAsコンタクト層
(311)、p側電極(312)、n側電極(313)
である。本実施例は、第2の実施例に加えて、n型In
GaPバリア層309とFeドープInGaAsP半絶
縁性埋め込み層307の間に、両者の中間組成のn型I
nGaAsP中間層308を加えたものである。この中
間層は、素子の信頼性向上に有効である。 【0013】(第4の実施の形態)図4は、本発明の第
4の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の401〜413はそれぞ
れ、n型GaAs基板(401)、n型InGaAsP
クラッド層(402)、ノンドープGaAs光ガイド層
(403)、ノンドープGaInNAs活性層(40
4)、ノンドープGaAs光ガイド層(405)、p型
InGaAsP第1クラッド層(406)、厚さ0.2
μmのノンドープInGaPバリア層(407)、Fe
ドープInGaAsP半絶縁性埋め込み層(408)、
厚さ0.3μmのn型InGaPバリア層(409)、
p型InGaAsP第2クラッド層(410)、p型G
aAsコンタクト層(411)、p側電極(412)、
n側電極(413)である。本実施例は、第2の実施の
形態に加えて、ノンドープInGaPバリア層407を
挿入したもので、このバリア層を加えることで、Feド
ープInGaAsP半絶縁性埋め込み層とp型InGa
AsPクラッド層は2つのInGaPバリア層により完
全に分離されることになる。したがって、p型InGa
AsPクラッド層からFeドープInGaAsP半絶縁
性埋め込み層へ正孔注入がよりいっそう抑制される。 【0014】(第5の実施の形態)図5は、本発明の第
5の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の501〜512はそれぞ
れ、p型GaAs基板(501)、p型InGaAsP
クラッド層(502)、ノンドープGaAs光ガイド層
(503)、ノンドープGaInNAs活性層(50
4)、ノンドープGaAs光ガイド層(505)、n型
InGaAsP第1クラッド層(506)、厚さ0.2
μmのノンドープInGaPバリア層(507)、Fe
ドープInGaP半絶縁性埋め込み層(508)、n型
InGaAsP第2クラッド層(509)、n型GaA
sコンタクト層(510)、n側電極(512)、n側
電極(513)である。本実施の形態は、p型GaAs
基板を用いたSI−PBH構造の高抵抗埋め込み構造に
本発明を適用したものである。この場合は、一つのIn
GaPバリア層で、FeドープInGaAsP半絶縁性
埋め込み層とp型InGaAsPクラッド層を分離する
ことができる。 【0015】なお上記第1から第5の実施の形態におい
ては、クラッド層と半絶縁性埋め込み層109にInG
aAsPを、バリア層にInGaPを用いたが、たとえ
ば、クラッド層と半絶縁性埋め込み層にInGaPを、
バリア層にInGaAlPを用いるなど、本発明の趣旨
を逸脱しない範囲で混晶組成を変化させてもよいことは
いうまでもない。さらに、活性層にはGaInNAs層
を用いたが、GaInNAs/GaInAsP量子井戸
構造を用いることも可能である。 【0016】 【発明の効果】以上詳述したように本発明によれば、p
型クラッド層と半絶縁性埋め込み層の間に、この両者よ
りバンドギャップが大きくかつ、50nm以上の十分な
厚さのバリア層を配置することで、p型クラッド層から
半絶縁性埋め込み層への正孔注入が完全に抑制される。
したがって、高電流注入時や高温動作時にも埋め込み層
を介して流れる漏れ電流は非常に小さい。これにより、
高速動作に優れた高抵抗埋め込み構造においても、pn
埋め込み構造と同様に高出力でしかも温度特性の優れた
半導体レーザが得られる。
Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a long-wavelength semiconductor laser used for optical communication and the like, and more particularly to a high-wavelength semiconductor laser in which a side surface of a light emitting region is embedded with a semi-insulating semiconductor layer. The present invention relates to a resistance embedded semiconductor laser. 2. Description of the Related Art A long-wavelength semiconductor laser for optical communication and information processing has a structure in which a side surface of an active layer forming a light emitting region is processed into a mesa stripe shape and is embedded with a current confinement layer. Generally, the threshold current is reduced and the oscillation lateral mode is controlled. As such a buried type semiconductor laser, a pn buried structure in which a pn reverse junction is provided in a current confinement layer to perform current confinement, and a current confinement is performed by providing a semi-insulating semiconductor layer having high electric resistance in the current confinement layer. A high resistance embedded structure is well known. The former pn
Since the buried structure has a very good current blocking effect due to the pn junction, laser oscillation can be performed with high efficiency, and low threshold operation, high output operation and high temperature operation can be easily obtained. However, there is a problem that the parasitic capacitance of the pn junction current block layer is very large and is not suitable for high-speed modulation. On the other hand, in the latter high-resistance buried structure, although the parasitic capacitance of the buried layer is small and high-speed modulation is possible, there is a problem that the current blocking effect is not as strong as in the pn buried structure, and high-output operation and high-temperature operation are difficult. FIG. 6 shows a conventional example of a semiconductor laser having a high resistance buried structure (SUSUMU ASADA et.al, IEEE JOURNAL OF
QUANTUM ELECTRONICS, VOL25, NO.6 PP1362-1368, JUNE
1989). Reference numerals 601 to 607 in the figure denote n-type InP substrate (601) and non-doped InGaAs, respectively.
sP active layer (602), p-type InP cladding layer (60
3), non-doped InGaP barrier layer (604), Fe
Doped semi-insulating InP layer (605), p-side electrode (60
6), n-side electrode (607). Fe-doped semi-insulating InP has the effect of trapping electrons injected from the n-side in the deeper order formed in the forbidden band, and uses this to narrow the current. However, since the Fe-doped semi-insulating InP layer does not act as a trap for holes injected from the p-side, trapping occurs when holes are injected from the p-type cladding layer into the Fe-doped semi-insulating InP layer. The electrons are easily recombined with the electrons and a leakage current flows. This leakage current becomes particularly remarkable at the time of high current injection or high-temperature operation, and significantly lowers laser characteristics. Therefore, an InGaP barrier layer was introduced to prevent holes from being injected from the p-type cladding layer into the Fe-doped semi-insulating InP layer. InGaP is
If the band gap is larger than that of InP, for example, if the In composition is 0.5, the band discontinuity of the valence band with respect to InP is about 0.3 eV. Therefore, InGaP
The layer is composed of a Fe-doped semi-insulating I
It can be expected to function as a barrier layer that prevents holes from being injected into the nP layer. However, InGaP inserted between the p-type InP cladding layer and the Fe-doped semi-insulating InP buried layer has a larger band gap than InP and is expected to be effective as a barrier layer, but lattice mismatch with Inp is expected. There is a problem of being large. For example, In
InGaP having a composition of 0.5 has a sufficiently large band gap with respect to InP and a band discontinuity of a valence band of about 0.3 eV, but has a lattice constant of 3% as compared with InP.
Due to the above lattice mismatch, the thickness at which the crystal can be grown on the InP layer without generating misfit dislocations is 10 nm or less. In order to obtain a sufficient effect as a barrier layer, 20 n
m or more, a thickness of 10 nm or less
At present, a sufficient barrier effect cannot be obtained with a GaP layer. [0004] Further, if a larger InGaP having an In composition with a small lattice mismatch is used, a thicker InGaP layer can be grown, but a band gap difference from InP becomes small, so that a sufficient barrier effect cannot be obtained. . As described above, conventionally, in a semiconductor laser having a high resistance buried structure using a semi-insulating buried layer, holes are injected from the p-type cladding layer into the semi-insulating buried layer. There is a problem that the barrier layer inserted to prevent the barrier effect cannot obtain a sufficiently large barrier effect. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a high-resistance buried layer having a barrier layer having a sufficient effect capable of preventing hole injection into a semi-insulating buried layer. An object of the present invention is to provide a semiconductor laser having a structure. [0007] In order to solve the above problems, the present invention employs the following configuration. That is, the present invention is particularly directed to a semiconductor laser having a long-wavelength band high-resistance buried structure having an oscillation wavelength of 1 to 1.6 μm, wherein the barrier layer adjacent to the semi-insulating buried layer has a thickness of 50 nm or more. It is characterized by doing. this is,
As a barrier layer, a laser having a high resistance buried structure is realized by using a material having a band gap larger than that of the semi-insulating buried layer and the p-type clad layer and having sufficiently small lattice mismatch. Further, it is empirically found that the product of the thickness (nm) of the barrier layer and the height (eV) of the barrier is required to be 5 [nm · eV] or more in order to sufficiently exhibit the effect of the barrier layer. Therefore, if the thickness of the barrier layer is set to 50 nm or more, hole injection into the semi-insulating buried layer can be sufficiently prevented even when the height of the barrier is as small as about 0.1 eV. Here, preferred embodiments of the present invention include the following. (1) The semiconductor substrate is GaAs. (2) An active layer having an oscillation wavelength of 1 to 1.6 μm is formed of Ga
forming a semiconductor layer containing x In 1-x N y As 1-y.
(0 <x ≦ 1,0 <y <1) (3) as the semi-insulating buried layer, a semiconductor containing at least Ga, for example, In u Ga 1-u As V P 1-V mixed crystal used (0 ≦ u <1,0 <v ≦ 1) (4) a semiconductor containing at least Ga and InP as a barrier layer for preventing hole injection into the semi-insulating buried layer;
For example, the thickness is set to 50 nm or more using In m Gn Al 1-mn P mixed crystal (0 <m ≦ 1, 0 <n ≦ 1, 0 <
m + n ≦ 1) In the high-resistance buried structure having the above configurations (1) to (4),
A semiconductor laser oscillating at a wavelength of 1 to 1.6 μm is formed on a GaAs substrate, and a band gap larger than the two layers between the semi-insulating buried layer and the cladding layer lattice-matched to the GaAs substrate is formed. A barrier layer lattice-matched (sufficiently small in lattice mismatch) can be inserted into the substrate. Therefore, the thickness of the barrier layer can be made sufficiently large, and the injection of holes into the semi-insulating buried layer can be more reliably prevented. Embodiments of the present invention will be described below in detail with reference to the drawings. (First Embodiment) FIG. 1 is a sectional view schematically showing an element structure of a semiconductor laser according to a first embodiment of the present invention. In the figure, 101 to 111 are n-type Ga
As substrate (101), n-type InGaAsP clad layer (102), non-doped GaAs light guide layer (10
3), undoped GaInNAs active layer (104), undoped GaAs light guide layer (105), p-type InGa
AsP cladding layer (106), p-type GaAs contact layer (107), non-doped InGaP barrier layer (10
8), Fe-doped InGaAsP semi-insulating buried layer (109), p-side electrode (110), n-side electrode (111)
It is. The outline of the manufacturing process of the semiconductor laser of FIG. 1 is as follows. First, an MOC is formed on an n-type GaAs substrate 101.
N-type InGaAs by VD method (metal organic chemical vapor deposition)
1.5 μm sP cladding layer 102, non-dove GaAs
0.1 μm, undoped GaIn
0.1 μm of NAs active layer (emission wavelength: 1.3 μm) 104
m, the undoped GaAs light guide layer 105 is 0.1 μm
m, p-type InInAsP cladding layer 106
Crystal growth of the m and p type GaAs contact layers 107 is performed in order of 0.2 μm. Next, etching is performed using the SiO 2 film provided on the contact layer 107 as a mask to form a mesa stripe having a width of 1.5 μm and a depth of 4 μm. Next, the non-doped InGaP barrier layer 108 and the Fe-doped InGaAsP semi-insulating buried layer 109 are sequentially grown by MOCVD to a thickness of 0.2 μm and a thickness of 3.8 μm. Finally, a p-side electrode 110 and an n-side electrode 111 are formed, and cleaved at right angles to the stripe.
Is completed. Here, InGaAs
Both the sP layer and the InGaP layer are lattice-matched to the GaAs substrate, and have band gaps of about 1.6 eV and 1.
It was manufactured to be 9 eV. In the high-resistance buried semiconductor laser having the structure as shown in FIG. 1, a barrier layer having a band gap larger than the both and a sufficiently thick barrier layer is inserted between the semi-insulating buried layer and the p-type cladding layer. ing. Therefore, hole injection from the p-type cladding layer to the semi-insulating buried layer is completely suppressed. Therefore, the leakage current flowing through the buried layer during injection of a high current or high-temperature operation is very small, and a semiconductor laser having high output and excellent temperature characteristics can be obtained. In this embodiment, an n-type GaAs substrate is used as a semiconductor substrate. However, even when a p-type GaAs substrate is used, a similar structure can be realized by inverting the p-type layer and the n-type layer. It is. (Second Embodiment) FIG. 2 is a sectional view schematically showing an element structure of a semiconductor laser according to a second embodiment of the present invention. In the figure, reference numerals 201 to 212 denote an n-type GaAs substrate (201) and an n-type InGaAsP, respectively.
Cladding layer (202), undoped GaAs light guide layer (203), undoped GaInNAs active layer (20
4), non-doped GaAs light guide layer (205), p-type InGaAsP first cladding layer (206), Fe-doped InGaP semi-insulating buried layer (207), thickness 0.3
μm n-type InGaP barrier layer (208), p-type InG
An aAsP second cladding layer (209), a p-type GaAs contact layer (210), a p-side electrode (211), and an n-side electrode (212). In this embodiment, a so-called SI-PBH structure (Semiin
The present invention is applied to sulating-Planar Buried Heterostructure). (Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
FIG. 4 is a cross-sectional view schematically showing an element structure of the semiconductor laser according to the embodiment. Reference numerals 301 to 313 in the figure denote n-type GaAs substrate (301) and n-type InGaAsP, respectively.
Cladding layer (302), undoped GaAs light guide layer (303), undoped GaInNAs active layer (30
4), non-doped GaAs light guide layer (305), p-type InGaAsP first cladding layer (306), Fe-doped InGaAsP semi-insulating buried layer (307), n-type I
nGaAsP intermediate layer (308), 0.3 μm thick n-type InGaP barrier layer (309), p-type InGaAsP second cladding layer (310), p-type GaAs contact layer (311), p-side electrode (312), n Side electrode (313)
It is. This embodiment is different from the second embodiment in that n-type In
Between the GaP barrier layer 309 and the Fe-doped InGaAsP semi-insulating buried layer 307, an n-type I
An nGaAsP intermediate layer 308 is added. This intermediate layer is effective for improving the reliability of the device. (Fourth Embodiment) FIG. 4 is a sectional view schematically showing an element structure of a semiconductor laser according to a fourth embodiment of the present invention. Reference numerals 401 to 413 in the figure denote n-type GaAs substrate (401) and n-type InGaAsP, respectively.
Cladding layer (402), non-doped GaAs light guide layer (403), non-doped GaInNAs active layer (40
4), undoped GaAs light guide layer (405), p-type InGaAsP first cladding layer (406), thickness 0.2
μm undoped InGaP barrier layer (407), Fe
Doped InGaAsP semi-insulating buried layer (408),
An n-type InGaP barrier layer (409) having a thickness of 0.3 μm,
p-type InGaAsP second cladding layer (410), p-type G
aAs contact layer (411), p-side electrode (412),
This is an n-side electrode (413). In this embodiment, in addition to the second embodiment, a non-doped InGaP barrier layer 407 is inserted. By adding this barrier layer, the Fe-doped InGaAsP semi-insulating buried layer and the p-type InGaP
The AsP cladding layer will be completely separated by the two InGaP barrier layers. Therefore, p-type InGa
Hole injection from the AsP cladding layer to the Fe-doped InGaAsP semi-insulating buried layer is further suppressed. (Fifth Embodiment) FIG. 5 is a sectional view schematically showing an element structure of a semiconductor laser according to a fifth embodiment of the present invention. In the figure, reference numerals 501 to 512 denote a p-type GaAs substrate (501) and a p-type InGaAsP, respectively.
Cladding layer (502), non-doped GaAs light guide layer (503), non-doped GaInNAs active layer (50
4), undoped GaAs light guide layer (505), n-type InGaAsP first cladding layer (506), thickness 0.2
μm undoped InGaP barrier layer (507), Fe
Doped InGaP semi-insulating buried layer (508), n-type InGaAsP second cladding layer (509), n-type GaAs
An s contact layer (510), an n-side electrode (512), and an n-side electrode (513). In this embodiment, p-type GaAs
The present invention is applied to a high resistance buried structure of an SI-PBH structure using a substrate. In this case, one In
The GaP barrier layer can separate the Fe-doped InGaAsP semi-insulating buried layer from the p-type InGaAsP cladding layer. In the first to fifth embodiments, the cladding layer and the semi-insulating buried layer 109 are made of InG.
Although aAsP and InGaP were used for the barrier layer, for example, InGaP was used for the cladding layer and the semi-insulating buried layer.
It goes without saying that the mixed crystal composition may be changed without departing from the spirit of the present invention, such as by using InGaAlP for the barrier layer. Further, although the GaInNAs layer is used for the active layer, a GaInNAs / GaInAsP quantum well structure can be used. As described in detail above, according to the present invention, p
By disposing a barrier layer having a band gap larger than the both and a sufficient thickness of 50 nm or more between the p-type cladding layer and the semi-insulating burying layer, Hole injection is completely suppressed.
Therefore, the leakage current flowing through the buried layer at the time of high current injection or high temperature operation is very small. This allows
Even in a high-resistance embedded structure excellent in high-speed operation, pn
As with the buried structure, a semiconductor laser having high output and excellent temperature characteristics can be obtained.

【図面の簡単な説明】 【図1】本発明の第1の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。 【図2】本発明の第2の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。 【図3】本発明の第3の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。 【図4】本発明の第4の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。 【図5】本発明の第5の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。 【図6】従来例の半導体レーザの素子構造を示す断面
図。 【符号の説明】 101,201,301,401…n型GaAs基板 102,202,302,402,506…n型InG
aAsPクラッド層 103,105,203,205,303,305,4
03,405,503,505…ノンドープGaAs光
ガイド層 104,204,304,404,504…ノンドープ
GaInNAs…活性層 106,204,306,406,502…p型InG
aAsPクラッド層 107,210,311,411…p型GaAsコンタ
クト層 108,407,507…ノンドープInGaPバリア
層 109,207,307,408,508…Feドープ
半絶縁性InGaAsP埋め込み層 110,211,312,412,512,606…p
側電極 111,212,313,413,511,607…n
側電極 208,309,409…n型InGaPバリア層 308…n型InGaAsP中間層 501…p型GaAs基板 510…n型GaAsコンタクト層 601…n型InP基板 602…ノンドープInGaAsP活性層 603…p型InPクラッド層 604…ノンドープInGaPバリア層 605…Feドープ半絶縁性InP埋め込み層
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing an element structure of a semiconductor laser according to a first embodiment of the present invention. FIG. 2 is a sectional view showing an element structure of a semiconductor laser according to a second embodiment of the present invention. FIG. 3 is a sectional view showing an element structure of a semiconductor laser according to a third embodiment of the present invention. FIG. 4 is a sectional view showing an element structure of a semiconductor laser according to a fourth embodiment of the present invention. FIG. 5 is a sectional view showing an element structure of a semiconductor laser according to a fifth embodiment of the present invention. FIG. 6 is a sectional view showing an element structure of a conventional semiconductor laser. [Description of References] 101, 201, 301, 401 ... n-type GaAs substrate 102, 202, 302, 402, 506 ... n-type InG
aAsP cladding layers 103, 105, 203, 205, 303, 305, 4
03,405,503,505 ... non-doped GaAs light guide layers 104,204,304,404,504 ... non-doped GaInNAs ... active layers 106,204,306,406,502 ... p-type InG
aAsP cladding layers 107, 210, 311, 411... p-type GaAs contact layers 108, 407, 507... non-doped InGaP barrier layers 109, 207, 307, 408, 508. 412, 512, 606 ... p
Side electrodes 111, 212, 313, 413, 511, 607... N
Side electrodes 208, 309, 409 n-type InGaP barrier layer 308 n-type InGaAsP intermediate layer 501 p-type GaAs substrate 510 n-type GaAs contact layer 601 n-type InP substrate 602 non-doped InGaAsP active layer 603 p-type InP Cladding layer 604: non-doped InGaP barrier layer 605: Fe-doped semi-insulating InP buried layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−102600(JP,A) 特開 平8−255950(JP,A) 特開 平1−220490(JP,A) 特開 平6−37355(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-102600 (JP, A) JP-A-8-255950 (JP, A) JP-A 1-220490 (JP, A) JP-A-6-255 37355 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01S 5/00-5/50

Claims (1)

(57)【特許請求の範囲】 【請求項1】Ga及びAsを含有する半導体基板と、 Ga、As、及びNを構成元素として含有する活性層を
有し、前記半導体基板上に設けられ、前記半導体基板と
共にメサストライプを構成する半導体層と、 Gaを構成元素として含有する半絶縁性半導体層を含
み、少なくとも前記メサストライプ側面を埋め込む半導
体埋め込み層と、 前記半導体埋め込み層中に、構成元素としてGa、I
n、及びPを含有すると共に、前記半絶縁性半導体層と
前記半導体基板の何れよりも禁制帯幅が大きく、且つ厚
さが50nm以上の半導体層を具備することを特徴とす
る半導体レーザ。
(57) Claims 1. A semiconductor substrate containing Ga and As, and an active layer containing Ga, As, and N as constituent elements.
Having, provided on the semiconductor substrate, the semiconductor substrate
Including a semiconductor layer forming a mesa stripe and a semi-insulating semiconductor layer containing Ga as a constituent element.
Only semi-conductive buried at least the mesa stripe side
Ga and I as constituent elements in the body buried layer and the semiconductor buried layer.
n and P, and the semi-insulating semiconductor layer
The forbidden band width is larger and thicker than any of the semiconductor substrates.
A semiconductor layer having a thickness of 50 nm or more.
Semiconductor laser.
JP06564197A 1997-03-19 1997-03-19 Semiconductor laser Expired - Fee Related JP3403915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06564197A JP3403915B2 (en) 1997-03-19 1997-03-19 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06564197A JP3403915B2 (en) 1997-03-19 1997-03-19 Semiconductor laser

Publications (2)

Publication Number Publication Date
JPH10261831A JPH10261831A (en) 1998-09-29
JP3403915B2 true JP3403915B2 (en) 2003-05-06

Family

ID=13292858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06564197A Expired - Fee Related JP3403915B2 (en) 1997-03-19 1997-03-19 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP3403915B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149665A (en) * 2012-01-17 2013-08-01 Sumitomo Electric Ind Ltd Quantum cascade semiconductor laser
CN104953469B (en) * 2015-04-30 2018-02-09 吉林大学 Luminescent device of GaAs substrate ZnO micron plane rod end light extractions and preparation method thereof
JP6537742B1 (en) * 2018-05-28 2019-07-03 三菱電機株式会社 Semiconductor laser device

Also Published As

Publication number Publication date
JPH10261831A (en) 1998-09-29

Similar Documents

Publication Publication Date Title
US8063408B2 (en) Integrated semiconductor optical device and optical apparatus using the same
US20080151958A1 (en) Semiconductor Surface Emitting Device
JPH05243669A (en) Semiconductor laser element
JP3189791B2 (en) Semiconductor laser
US5556804A (en) Method of manufacturing semiconductor laser
JP2553731B2 (en) Semiconductor optical device
JP3360962B2 (en) Semiconductor laser
JP2010010622A (en) Semiconductor optical device
JPH05102600A (en) Semiconductor laser
JP2677232B2 (en) Long wavelength semiconductor laser and manufacturing method thereof
JP3403915B2 (en) Semiconductor laser
JP2812273B2 (en) Semiconductor laser
JP3658048B2 (en) Semiconductor laser element
US6411637B1 (en) Semiconductor laser and method of manufacturing the same
JP3645320B2 (en) Semiconductor laser element
US20040136427A1 (en) Semiconductor optical device
JPH0697592A (en) Semiconductor laser and manufacture thereof
US5170404A (en) Semiconductor laser device suitable for optical communications systems drive
JP3241002B2 (en) Manufacturing method of semiconductor laser
JP4983791B2 (en) Optical semiconductor element
JPH11307880A (en) Semiconductor light emitting device
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JP2004111743A (en) Semiconductor optical device
US20060243992A1 (en) Semiconductor light-emitting device
JPH04150087A (en) Visible light semiconductor laser device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees