JP2751215B2 - Wiring equipment by group - Google Patents

Wiring equipment by group

Info

Publication number
JP2751215B2
JP2751215B2 JP63158131A JP15813188A JP2751215B2 JP 2751215 B2 JP2751215 B2 JP 2751215B2 JP 63158131 A JP63158131 A JP 63158131A JP 15813188 A JP15813188 A JP 15813188A JP 2751215 B2 JP2751215 B2 JP 2751215B2
Authority
JP
Japan
Prior art keywords
wiring
pin
pin pair
group
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63158131A
Other languages
Japanese (ja)
Other versions
JPH028964A (en
Inventor
理 関川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63158131A priority Critical patent/JP2751215B2/en
Publication of JPH028964A publication Critical patent/JPH028964A/en
Application granted granted Critical
Publication of JP2751215B2 publication Critical patent/JP2751215B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、大規模集積回路(以下、LSIという。)や
プリント基板の設計段階における配線接続装置に関し、
特にLSI内の各ゲート間やプリント基板上の各部間を、
一筆がき配線、あるいは多分岐配線、あるいは線幅が太
いネツトの配線などのグループ別に配線することができ
るグループ別配線装置に関する。
Description: TECHNICAL FIELD The present invention relates to a wiring connection device in a design stage of a large-scale integrated circuit (hereinafter, referred to as an LSI) or a printed circuit board.
In particular, between each gate in the LSI and each part on the printed circuit board,
The present invention relates to a group-specific wiring apparatus that can perform wiring by group such as one-stroke wiring, multi-branch wiring, or wiring of a net having a large line width.

(従来の技術) 従来、この種の配線装置は、入力されたピンペアの入
力順に、ゲートまたは部品の端子ピンの間を自動的に配
線し、また未配線のピンペアを表示装置に表示すること
ができる。
2. Description of the Related Art Conventionally, this type of wiring device can automatically wire between terminal pins of a gate or a component in the order of input of an input pin pair, and display an unwired pin pair on a display device. it can.

(発明が解決しようとする課題) 一般に配線すべきピンペアのリスト内には、例えば一
筆書き配線をしなければならないネツトのピンペア、あ
るいは多分岐の配線をしなければならないネツトのピン
ペア、あるいは線幅が異なるネツトのピンペアなどのよ
うに、いろいろな特性をもつたピンペアが存在してい
る。
(Problems to be Solved by the Invention) In general, a list of pin pairs to be wired includes, for example, a pin pair of a net that must be wired in one stroke, a pin pair of a net that must be wired in a multi-branch, or a line width. There are pin pairs having various characteristics, such as pin pairs of different nets.

LSIやプリント基板における配線の設計に際しては、
これらのうち、誤配線のおそれの少ない例えば、一筆書
き配線などのネツトのピンペアを先にまとめて配線して
から、他のグループの配線を未配線部分に配線を行なう
方が配線が容易で誤配線も少なく作業能率が向上する。
When designing wiring for LSI and printed circuit boards,
Of these, for example, it is easier and more erroneous to wire the pin pairs of nets, such as single-stroke wiring, which are less likely to be miswired, and then wire the wires of the other groups to the unwired portions. Wiring is reduced and work efficiency is improved.

ところが、上述した従来の配線装置は、入力されたピ
ンペアの順に順次配線を試みて行くだけであり、設計者
がピンペア内のある一部分のみを配線しようとしても、
正確にその部分だけを配線することは非常に困難である
という欠点がある。
However, the conventional wiring device described above only tries to sequentially wire in the order of the input pin pairs, and even if the designer tries to wire only a part of the pin pairs,
There is a drawback that it is very difficult to wire only that portion exactly.

本発明の目的は、このような欠点を解消し、全ピンペ
アの中から、任意のグループのピンペアのみを選んで配
線することができるようなグループ別配線装置を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring device for each group which can solve such a drawback and can select and wire only an arbitrary group of pin pairs from all the pin pairs.

(課題を解決するための手段) 前記目的を達成するために本発明によるグループ別配
線装置は、配線されるべき各端子ピンペアの接続情報の
すべてを格納する全ピンペアリスト記憶部と、前記全ピ
ンペアリスト記憶部に格納されているピンペアの中から
任意のグループのピンペアを選んで取り出すことができ
るピンペア抽出部と、前記ピンペア抽出部によって取り
出したグループのピンペアの接続情報を格納するグルー
プ別ピンペアリスト記憶部と、前記グループ別ピンペア
リスト記憶部に格納されているピンペアの接続情報に基
づきピンペアの配線を行う配線部と、前記配線部による
配線結果を表示する表示部と、入力部を有し、配線した
いピンペアグループ名を前記入力部により指定すること
により、前記入力部が、前記ピンペア抽出部および前記
配線部に指示を与え、前記グループに属するピンペアの
みを配線できるよう構成してある。
(Means for Solving the Problems) In order to achieve the above object, a wiring device for each group according to the present invention comprises: an all pin pair list storage unit for storing all connection information of each terminal pin pair to be wired; A pin pair extraction unit that can select and extract an arbitrary group of pin pairs from the pin pairs stored in the pin pair list storage unit, and a group-specific pin that stores connection information of the pin pairs of the group extracted by the pin pair extraction unit. A pair list storage unit, a wiring unit for wiring pin pairs based on pin pair connection information stored in the group-specific pin pair list storage unit, a display unit for displaying a wiring result by the wiring unit, and an input unit. The input unit designates a pin pair group name that the user has and wants to wire by using the input unit. And an instruction is given to the wiring unit so that only the pin pairs belonging to the group can be wired.

(実施例) 次に本発明について図面を参照して説明する。(Example) Next, the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例を示すブロツク図であ
る。
FIG. 1 is a block diagram showing an embodiment of the present invention.

第1図に示すように本実施例は、配線部1、表示部
2、入力部3、全ペアリスト記憶部4、ピンペア抽出部
5、グループ別ピンペアリスト記憶部6により構成され
ている。
As shown in FIG. 1, this embodiment includes a wiring unit 1, a display unit 2, an input unit 3, an all pair list storage unit 4, a pin pair extraction unit 5, and a group-specific pin pair list storage unit 6.

ピンペア抽出部5は、入力部3の指示を受け全ピンペ
アリスト記憶部4に格納されている配線すべき各端子ピ
ン対のすべての接続情報(全ピンペアリスト)の中か
ら、入力部3によつて指示されたグループ名に対応する
ピンペアのみを抽出してグループ別ピンペアリスト記憶
部6へ出力し格納させる。
The pin pair extraction unit 5 receives the instruction from the input unit 3 and selects the input unit 3 from all connection information (all pin pair list) of each terminal pin pair to be wired stored in the all pin pair list storage unit 4. Only the pin pair corresponding to the group name designated by the above is extracted and output to the group-specific pin pair list storage unit 6 for storage.

配線部1は、入力部3の指示を受けてグループ別ピン
ペアリスト記憶部6から読み出した情報により順次配線
を行なう。
The wiring unit 1 sequentially performs wiring based on information read from the group-specific pin pair list storage unit 6 in response to an instruction from the input unit 3.

表示部2は、配線部1の配線結果を表示する。 The display unit 2 displays a wiring result of the wiring unit 1.

次に、第1図の実施例の使用例とその動作例について
説明する。
Next, a usage example and an operation example of the embodiment of FIG. 1 will be described.

設計者が、まず一筆書き配線のネツトだけの配線を希
望する場合、入力部3より一筆書き配線に対応するグル
ープ名を入力すると、ピンペア抽出部5が、全ピンペア
リスト記憶部4よりそのグループ名に対するピンペアを
グループ別ピンペアリスト記憶部6に出力する。
When the designer first desires to wire only one-stroke wiring nets, he inputs a group name corresponding to the one-stroke wiring from the input unit 3, and the pin pair extraction unit 5 reads the group name from the all pin pair list storage unit 4. The pin pair corresponding to the name is output to the pin pair list storage unit 6 for each group.

この出力が終了すると配線部1はグループ別ピンペア
リスト内の未配線のピンペアを表示部2に未配線ピンペ
アとして表示する。
When the output is completed, the wiring unit 1 displays the unwired pin pairs in the group-by-group pin pair list on the display unit 2 as unwired pin pairs.

この時点では、まだ配線は行なわれていないので、一
筆書き配線グループのピンペアはすべて未配線ピンペア
として表示される。
At this point, since the wiring has not been performed yet, all the pin pairs in the single-stroke wiring group are displayed as unwired pin pairs.

入力部3より配線指示を行なうと、配線部1はグルー
プ別ピンペアリスト記憶部6に格納されているピンペア
に対する配線処理を順次行ない、ピンペアの配線ができ
た場合は、その配線経路を表示部2に表示する。またピ
ンペアの配線ができなかつた場合には、その未配線ピン
ペアを表示部2に表示する。
When a wiring instruction is given from the input unit 3, the wiring unit 1 sequentially performs wiring processing for the pin pairs stored in the group-specific pin pair list storage unit 6, and when the pin pair wiring is completed, the wiring path is displayed on the display unit. 2 is displayed. If the pin pair cannot be wired, the unwired pin pair is displayed on the display unit 2.

このようにしてそのグループ別ピンペアリストに対
し、一連の処理を行ない、この処理が完了したときに
は、そのグループ別ピンペアリストのうちで配線できな
かつた未配線ピンペアと配線済みの配線経路のみが表示
部2に表示される。
In this way, a series of processing is performed on the group-specific pin pair list, and when this processing is completed, only the unwired pin pairs that have not been able to be wired and the wired wiring paths in the group-specific pin pair list have been removed. It is displayed on the display unit 2.

もし、グループ別ピンペアリスト記憶部6に格納され
ている全ピンペアを配線することができず、未配線ピン
ペアが発生した場合は、入力部3より配線パラメータを
変更した配線指示を入力すると、配線部1は、そのグル
ープ別ピンペアリストの未配線のピンペアについてのみ
再度配線を行なうようになつているので、この一連の処
理の繰り返えしによりグループ別ピンペアリスト記憶部
6内のすべてのピンペアを配線することができる。
If all the pin pairs stored in the group-specific pin pair list storage unit 6 cannot be wired and an unwired pin pair is generated, a wiring instruction with changed wiring parameters is input from the input unit 3 and a wiring is performed. Since the unit 1 re-wires only the unwired pin pairs in the group-by-group pin pair list, all units in the group-by-group pin pair list storage unit 6 are repeated by repeating this series of processing. Pin pairs can be wired.

したがつて、この配線完了時には、表示部1にそのグ
ループ別ピンペアリストすべての配線経路が表示され
る。
Therefore, when the wiring is completed, the display unit 1 displays all the wiring paths of the pin pair list for each group.

次に、設計者が線幅が太いネツトだけを配線したいと
思つた場合には、入力部3より線幅が太いネツトに対応
するグループ名を入力すると、ピンペア抽出部5が全ピ
ンペアリスト記憶部4より入力部3に指示されたグルー
プ名に対応するピンペアをグループ別ピンペアリスト記
憶部6に出力する。
Next, if the designer wants to wire only nets having a large line width, the user inputs a group name corresponding to the nets having a large line width from the input section 3, and the pin pair extraction section 5 stores all pin pair lists. The pin pair corresponding to the group name specified by the input unit 3 from the unit 4 is output to the group-specific pin pair list storage unit 6.

その出力が終ると、表示部2にはグループ別ピンペア
リスト記憶部6内の未配線ピンペアと、それまでに配線
した一筆書き配線経路が表示される。
When the output is completed, the display unit 2 displays the unwired pin pairs in the group-by-group pin pair list storage unit 6 and the one-stroke writing wiring route wired so far.

入力部3より配線指示を行なうと、配線部1はグルー
プ別ピンペアリスト記憶部6に格納されているピンペア
について順次配線処理を行ない、ピンペアの配線ができ
た場合には、その配線経路を表示部2に表示する。また
ピンペアの配線ができなかつた場合には、未配線ピンペ
アを表示部2に表示する。こうしてそのグループ別ピン
ペアリストに対し一連の処理を行なう。この一連の処理
が終わると表示部2にはそのグループ別ピンペアリスト
のうち、配線できなかつた未配線ピンペアと配線できた
配線経路および最初に一筆書き配線として配線した配線
経路が表示される。
When a wiring instruction is issued from the input unit 3, the wiring unit 1 sequentially performs wiring processing on the pin pairs stored in the group-specific pin pair list storage unit 6, and displays a wiring path when the pin pair wiring is completed. Displayed in section 2. If the pin pair cannot be wired, the unwired pin pair is displayed on the display unit 2. Thus, a series of processing is performed on the group-specific pin pair list. When this series of processing is completed, the display section 2 displays, from the group-specific pin pair list, a wiring path that could not be wired and a non-wired pin pair and a wiring path that was initially wired as a one-stroke wiring.

その後、一筆書きの場合同様の処理を行なつて線幅が
太いネツトの配線を完了することができる。
Thereafter, in the case of one-stroke writing, similar processing is performed to complete the wiring of a net having a large line width.

以下、同様に処理を続けることにより全ピンペアリス
トの中から設計者が希望するピンペアだけを配線するこ
とができる。
Thereafter, by continuing the processing in the same manner, it is possible to wire only the pin pairs desired by the designer from the all pin pair list.

(発明の効果) 以上説明したように本発明は、ピンペアをグループ別
に分けることにより、設計者が希望するピンペアだけを
配線することができるので、グループの特性に応じて配
線順序を変えて正確に能率よく配線することができると
いう効果がある。
(Effects of the Invention) As described above, according to the present invention, by dividing the pin pairs into groups, only the pin pairs desired by the designer can be wired, so that the wiring order can be changed accurately according to the characteristics of the groups. There is an effect that wiring can be performed efficiently.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、本発明の一実施例を示すブロツク図である。 1……配線部 2……表示部 3……入力部 4……全ピンペアリスト記憶部 5……ピンペア抽出部 6……グループ別ピンペアリスト記憶部 FIG. 1 is a block diagram showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Wiring part 2 ... Display part 3 ... Input part 4 ... All pin pair list storage part 5 ... Pin pair extraction part 6 ... Pin pair list storage part by group

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】配線されるべき各端子ピンペアの接続情報
のすべてを格納する全ピンペアリスト記憶部と、 前記全ピンペアリスト記憶部に格納されているピンペア
の中から任意のグループのピンペアを選んで取り出すこ
とができるピンペア抽出部と、 前記ピンペア抽出部によって取り出したグループのピン
ペアの接続情報を格納するグループ別ピンペアリスト記
憶部と、 前記グループ別ピンペアリスト記憶部に格納されている
ピンペアの接続情報に基づきピンペアの配線を行う配線
部と、 前記配線部による配線結果を表示する表示部と、 入力部を有し、 配線したいピンペアグループ名を前記入力部により指定
することにより、前記入力部が、前記ピンペア抽出部お
よび前記配線部に指示を与え、前記グループに属するピ
ンペアのみを配線できるよう構成したことを特徴とする
グループ別配線装置。
1. An all-pin pair list storage unit that stores all connection information of each terminal pin pair to be wired, and a pin pair of an arbitrary group selected from the pin pairs stored in the all pin pair list storage unit. A pin pair extraction unit that can be selectively extracted; a pin pair list storage unit for storing connection information of a pin pair of a group extracted by the pin pair extraction unit; and a pin pair stored in the pin pair list storage unit for group. A wiring unit for wiring pin pairs based on the connection information of the above, a display unit for displaying a wiring result by the wiring unit, and an input unit, and by specifying a pin pair group name to be wired by the input unit, The input unit gives an instruction to the pin pair extraction unit and the wiring unit, and only the pin pairs belonging to the group are wired. Group-specific interconnection apparatus characterized by the so that configuration.
JP63158131A 1988-06-28 1988-06-28 Wiring equipment by group Expired - Lifetime JP2751215B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63158131A JP2751215B2 (en) 1988-06-28 1988-06-28 Wiring equipment by group

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63158131A JP2751215B2 (en) 1988-06-28 1988-06-28 Wiring equipment by group

Publications (2)

Publication Number Publication Date
JPH028964A JPH028964A (en) 1990-01-12
JP2751215B2 true JP2751215B2 (en) 1998-05-18

Family

ID=15664958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63158131A Expired - Lifetime JP2751215B2 (en) 1988-06-28 1988-06-28 Wiring equipment by group

Country Status (1)

Country Link
JP (1) JP2751215B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505123B1 (en) 2000-07-24 2003-01-07 Weatherbank, Inc. Interactive weather advisory system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6327977A (en) * 1986-07-22 1988-02-05 Hitachi Electronics Eng Co Ltd Determination system for plug wiring

Also Published As

Publication number Publication date
JPH028964A (en) 1990-01-12

Similar Documents

Publication Publication Date Title
JP2008165753A (en) Cad apparatus and cad program
JP4962285B2 (en) CAD apparatus and CAD program
JP3020849B2 (en) Data retrieval device
JP5050809B2 (en) Mating Check Support Device and Mating Check Support Program
JP2751215B2 (en) Wiring equipment by group
JP2002366597A (en) System and program of fpga design
JP2868866B2 (en) Interactive component placement CAD system
JPH0997272A (en) Circuit design supporting method and device therefor
JP3095308B2 (en) Electrical component approximate position determination device
JPH02207377A (en) Arrangement design supporting device
JP2004295690A (en) Device for automatically generating electric circuit diagram
JPH08288395A (en) Method and equipment for layout processing
JP3702475B2 (en) Automatic circuit generator
JP2539049B2 (en) Satomi simulation device
JP2782716B2 (en) Layout improvement method
JP2643834B2 (en) Printed wiring board design equipment
JP3248800B2 (en) Circuit diagram creation device and circuit diagram creation method
JP2007058654A (en) Electric circuit diagram preparation support device
JPH05108752A (en) Simulation device
JPH0778195A (en) Data updating system in circuit design cad
JP2000276516A (en) Design system and display method for printed board wiring
JPH07296019A (en) Wiring route decision system
JP2007272649A (en) Device and program for designing printed circuit board pattern
JPH02217967A (en) Parts arrangement system for printed wiring board design system
JP2000215220A (en) Logical cell characterizing device