JP2750860B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2750860B2
JP2750860B2 JP63094438A JP9443888A JP2750860B2 JP 2750860 B2 JP2750860 B2 JP 2750860B2 JP 63094438 A JP63094438 A JP 63094438A JP 9443888 A JP9443888 A JP 9443888A JP 2750860 B2 JP2750860 B2 JP 2750860B2
Authority
JP
Japan
Prior art keywords
film
barrier metal
contact window
barrier
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63094438A
Other languages
Japanese (ja)
Other versions
JPH01266718A (en
Inventor
一朗 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63094438A priority Critical patent/JP2750860B2/en
Publication of JPH01266718A publication Critical patent/JPH01266718A/en
Application granted granted Critical
Publication of JP2750860B2 publication Critical patent/JP2750860B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法、特に半導体装置の電極形成に
おいて、バリアメタルの形成に平坦化工程を用いること
により電極配線を形成する方法に関し、 半導体装置の電極形成において、バリア性が大きく、
微細化構造に適した半導体装置の電極の製造方法を提供
することを目的とし、 下地との電気的接触を形成する領域上の絶縁膜にコン
タクト窓を形成する工程と、このコンタクト窓に成長し
た第1のバリアメタル膜の表面を有機材の膜により平坦
化する工程と、異方性エッチングを用いる第1のバリア
メタル膜のエッチングによる平坦化工程を少なくとも1
回行う際に、該絶縁膜上に第1のバリアメタル膜を残存
させ該コンタクト窓の段差となる側壁部分に該バリアメ
タル膜を成長させた状態で残す工程と、第1のバリアメ
タル膜上に少なくとも1回第2のバリアメタル膜を堆積
する工程とを特徴とする半導体装置の製造方法を含み構
成する。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming an electrode wiring by using a flattening step in forming a barrier metal in forming an electrode of a semiconductor device. , Large barrier properties,
A process of forming a contact window in an insulating film on a region where an electrical contact with a base is formed; and a method of forming a contact window formed on the contact window. At least one step of flattening the surface of the first barrier metal film with an organic material film and the step of flattening the first barrier metal film using anisotropic etching are performed.
A step of leaving a first barrier metal film on the insulating film and leaving the barrier metal film in a grown state on a side wall portion serving as a step of the contact window, And a step of depositing the second barrier metal film at least once.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体装置の製造方法、特にバリアメタル
の形成に平坦化工程を用いることにより電極配線を形成
する方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an electrode wiring by using a flattening step for forming a barrier metal.

〔従来の技術〕[Conventional technology]

従来、半導体装置の製造において、素子の微細化とと
もに動作速度が向上してきており、それにともない接合
が浅くなってきている。そのために電極配線の形成に
は、配線金属とシリコンとの間の相互拡散により生じる
接合破壊などを防止するために、相互拡散の防止用のバ
リアメタルが用いられている。
2. Description of the Related Art Conventionally, in the manufacture of semiconductor devices, the operation speed has been improved along with the miniaturization of elements, and accordingly, the junction has become shallower. Therefore, in forming the electrode wiring, a barrier metal for preventing mutual diffusion is used in order to prevent a junction breakdown or the like caused by mutual diffusion between the wiring metal and silicon.

第5図はこのような従来の電極配線部分を示す断面図
である。同図に示す如く、シリコン基板1に形成された
拡散領域2上には、酸化シリコン(SiO2)膜3を除去し
てコンタクト窓4が形成され、このコンタクト窓4内に
コンタクトメタル5、バリアメタル6がスパッタリング
法などにより形成され、そのバリアメタル6上にアルミ
ニュウム(Al)、金(Au)などの配線用の導電メタル7
が形成されている。このコンタクトメタル5は、下地の
シリコン基板1とのオーミックコンタクトなどの電気的
接触を形成するために設けられるものである。また、バ
リアメタル6は、下地のシリコンと導電メタル7である
Al、Auなどとの間の相互拡散を防止し、接合破壊が生じ
ないようにするため設けられるものである。このバリア
メタル6としては、例えば、窒化メタン(チタンナイト
ライド:TiN)などが多用されている。
FIG. 5 is a sectional view showing such a conventional electrode wiring portion. As shown in the figure, a contact window 4 is formed on a diffusion region 2 formed in a silicon substrate 1 by removing a silicon oxide (SiO 2 ) film 3, and a contact metal 5 and a barrier are formed in the contact window 4. A metal 6 is formed by sputtering or the like, and a conductive metal 7 for wiring such as aluminum (Al) or gold (Au) is formed on the barrier metal 6.
Are formed. The contact metal 5 is provided to form an electrical contact such as an ohmic contact with the underlying silicon substrate 1. The barrier metal 6 is the underlying silicon and the conductive metal 7.
It is provided to prevent interdiffusion between Al, Au, and the like, and to prevent junction breakdown. As the barrier metal 6, for example, methane nitride (titanium nitride: TiN) is frequently used.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、従来のバリアメタル6は、コンタクト窓4の
段差となる側壁部分での膜厚が薄くなり、かつ膜質が弱
く、バリア性が不完全となる欠点があった。これは、バ
リアメタル6がスパッタリング法などにより堆積される
ため、側壁部分の膜質が平坦部分の膜質より悪く、かつ
側壁部分の膜と平坦部分の膜の成長方向に違いが生じ、
その境界に不連続線ができることによるものである。こ
のため、従来はバリアメタル6を厚く堆積したり、ある
いは種々の熱処理などを施していたが、必ずしもバリア
性は十分ではなく、微細化の支障になっていた。
However, the conventional barrier metal 6 has the drawback that the film thickness at the side wall portion which is a step of the contact window 4 is thin, the film quality is weak, and the barrier property is incomplete. This is because the barrier metal 6 is deposited by a sputtering method or the like, so that the film quality of the side wall portion is inferior to that of the flat portion, and a difference occurs in the growth direction between the film of the side wall portion and the film of the flat portion.
This is because a discontinuous line is formed at the boundary. For this reason, conventionally, the barrier metal 6 is conventionally deposited thickly or subjected to various heat treatments, but the barrier property is not always sufficient, which hinders miniaturization.

本発明は、半導体装置の電極形成において、バリア性
が大きく、微細化構造に適した半導体装置の製造方法を
提供することを目的とする。
An object of the present invention is to provide a method of manufacturing a semiconductor device which has a large barrier property and is suitable for a miniaturized structure in forming an electrode of the semiconductor device.

〔課題を解決する手段〕[Means to solve the problem]

上記目的は、下地との電気的接触を形成する領域上の
絶縁膜にコンタクト窓を形成する工程と、このコンタク
ト窓に成長した第1のバリアメタル膜の表面を有機材の
膜により平坦化する工程と、異方性エッチングを用いる
第1のバリアメタル膜のエッチングによる平坦化工程を
少なくとも1回行う際に、該絶縁膜上に第1のバリアメ
タル膜を残存させ該コンタクト窓の段差となる側壁部分
に該バリアメタル膜を成長させた状態で残す工程と、第
1のバリアメタル膜上に少なくとも1回第2のバリアメ
タル膜を堆積する工程とを特徴とする半導体装置の製造
方法によって解決される。
The object is to form a contact window in an insulating film on a region where an electrical contact with a base is formed, and to planarize the surface of a first barrier metal film grown on the contact window with an organic material film. In performing the step and the flattening step by etching the first barrier metal film using anisotropic etching at least once, the first barrier metal film remains on the insulating film and becomes a step of the contact window. A solution is provided by a method of manufacturing a semiconductor device, comprising: a step of leaving the barrier metal film in a grown state on a side wall portion; and a step of depositing a second barrier metal film at least once on the first barrier metal film. Is done.

〔作用〕[Action]

すなわち、本発明はコンタクト窓に成長したバリアメ
タルの異方性エッチングによる平坦化工程を行うため、
コンタクト窓の側壁部分のバリアメタルの膜厚が厚くな
り、膜質が強くなり、バリア性が向上する。
That is, the present invention performs a planarization step by anisotropic etching of the barrier metal grown on the contact window,
The thickness of the barrier metal on the side wall of the contact window is increased, the film quality is enhanced, and the barrier properties are improved.

〔実施例〕〔Example〕

以下、本発明を図示の一実施例により具体的に説明す
る。
Hereinafter, the present invention will be described in detail with reference to an embodiment shown in the drawings.

第1図(a)〜(e)は本発明実施例の電極配線部分
の製造工程断面図である。
1 (a) to 1 (e) are cross-sectional views showing a manufacturing process of an electrode wiring portion according to an embodiment of the present invention.

まず、同図(a)に示す如く、電気的な接触などのコ
ンタクト部分を形成する例えばシリコン基板11の拡散領
域12上には、図示しない工程により酸化シリコン(Si
O2)膜13を除去して幅が1μm程度のコンタクト窓14が
形成される。このコンタクト窓14内にバリアメタルとし
て、第1のTiN膜15を反応性マグネトロンスパッタリン
グ法により2000Å程度の膜厚に堆積する。この反応性マ
グネトロンスパッタリング法による第1のTiN膜15の形
成条件は、例えば、圧力が5×10-3torr、アルゴンと窒
素ガス(Ar+N2)が流量比で1:1の割合の雰囲気中で、
大きさが直径20cm、厚さ5mm程度の円形のチタン(Ti)
ターゲットに、3kw程度のエネルギーを投入し、対向す
る10cm離れた上記シリコン基板11で2分間程度成長し
て、約2000Å程度の膜厚の第1のTiN膜15を得る。次
に、同図(b)に示す如く、上記第1のTiN膜15上に、
平坦部分において、膜厚が3000Å程度になるように有機
材の膜例えばレジスト膜16を塗布する。これによりコン
タクト窓14は流動性をもったレジスト膜16により表面が
ほぼ平坦に埋められる。
First, as shown in FIG. 1A, a silicon oxide (Si) is formed on a diffusion region 12 of a silicon substrate 11 for forming a contact portion such as an electrical contact by a process not shown.
O 2 ) The film 13 is removed to form a contact window 14 having a width of about 1 μm. In the contact window 14, a first TiN film 15 is deposited as a barrier metal to a thickness of about 2000 ° by a reactive magnetron sputtering method. The conditions for forming the first TiN film 15 by the reactive magnetron sputtering method include, for example, a pressure of 5 × 10 −3 torr and an atmosphere of argon and nitrogen gas (Ar + N 2 ) at a flow ratio of 1: 1. ,
Round titanium (Ti) measuring 20cm in diameter and 5mm in thickness
An energy of about 3 kw is applied to the target, and the target is grown for about 2 minutes on the silicon substrate 11 at a distance of 10 cm to obtain a first TiN film 15 having a thickness of about 2000 °. Next, as shown in FIG. 2B, on the first TiN film 15,
In the flat portion, a film of an organic material, for example, a resist film 16 is applied so that the film thickness becomes about 3000 °. As a result, the surface of the contact window 14 is almost flatly filled with the resist film 16 having fluidity.

次に、同図(c)に示す如く、平行平板型の反応性イ
オンエッチング(RIE)により、平坦部分の第1のTiN膜
15がほぼ除去される程度に、すなわち、第1図(c)に
示すように、TiNの薄膜がSiO2膜13上に残存する程度
に、エッチングする(エッチバック)。このエッチング
条件は、例えば、枚葉式RIE装置により、フレオン(C
F4)に5%程度の酸素ガス(O2)を加えた雰囲気中で、
圧力が0.15torr、500W程度のエネルギーを投入し、5分
程度実施する。これにより、表面がほぼ平坦化される。
Next, as shown in FIG. 3C, the first TiN film in the flat portion is formed by parallel plate type reactive ion etching (RIE).
Etching is performed to such an extent that 15 is almost removed, that is, to such an extent that the TiN thin film remains on the SiO 2 film 13 as shown in FIG. The etching conditions are, for example, freon (C
In an atmosphere in which about 4 % of oxygen gas (O 2 ) is added to F 4 ),
Apply energy with pressure of 0.15torr and about 500W and carry out for about 5 minutes. Thereby, the surface is almost flattened.

次に、同図(d)に示す如く、コンタクト窓14内のレ
ジスト膜16を剥離する。この剥離条件は、ドライエッチ
ングでは、例えば、枚葉式アッシャーにより、酸素ガス
(O2)100%の雰囲気中で、圧力が1torr、500W程度のエ
ネルギーを投入し、10分程度実施する。そして、次に、
スパッタ装置により表面を100Å程度、高周波(RF)エ
ッチクリーニングを行う。このクリーニング条件は、ア
ルゴン(Ar)ガスの雰囲気中で、圧力が1×10-2torr、
0.2W/cm2程度のエネルギーを投入し、3分程度行う。
Next, as shown in FIG. 4D, the resist film 16 in the contact window 14 is peeled off. The stripping conditions are, for example, dry etching in a single-wafer asher in an atmosphere of 100% oxygen gas (O 2 ), applying energy at a pressure of about 1 torr and about 500 W for about 10 minutes. And then,
The surface is subjected to high frequency (RF) etch cleaning by about 100 mm using a sputtering device. The cleaning conditions are as follows: in an atmosphere of argon (Ar) gas, the pressure is 1 × 10 -2 torr,
Input energy of about 0.2 W / cm 2 and perform for about 3 minutes.

次に、同図(e)に示す如く、上記同図(a)に示す
工程と同様の条件により、第2のTiN膜17を2000Å程度
の膜厚に堆積する。
Next, as shown in FIG. 4E, a second TiN film 17 is deposited to a thickness of about 2000.degree. Under the same conditions as in the step shown in FIG.

上記電極部分の製造方法によれば、コンタクト窓14内
に第1のTiN膜15を形成し、エッチバックにより平坦化
した後に第2のTiN膜17を形成することにより、コンタ
クト窓14内にバリアメタルが形成される。このバリアメ
タルは、コンタクト窓14の段差となる側壁部分の膜厚が
厚く補強され、膜質が強くなる。従って、バリア性も大
きくなる。そして、上記したエッチバックを後述する如
くに複数回繰返すことによって、特性の良い電極を形成
することが可能になる。
According to the above-described method of manufacturing the electrode portion, the first TiN film 15 is formed in the contact window 14, and the second TiN film 17 is formed after being flattened by the etch-back. A metal is formed. This barrier metal is reinforced by thickening the film thickness of the side wall portion which becomes the step of the contact window 14, and the film quality is enhanced. Therefore, the barrier property also increases. Then, by repeating the above-described etch back a plurality of times as described later, it becomes possible to form an electrode having good characteristics.

第2図は上記方法により製造される電極部分の断面図
である。上記方法によりエッチバックで形成されたTiN
膜21上には、純アルミニュウム配線膜22が7000Å程度の
膜厚に形成される。なお、第1図に対応する部分は同一
の符号を記す。
FIG. 2 is a sectional view of an electrode portion manufactured by the above method. TiN formed by etch back by the above method
On the film 21, a pure aluminum wiring film 22 is formed to a thickness of about 7,000 °. Parts corresponding to FIG. 1 are denoted by the same reference numerals.

第3図(a)及び(b)は本発明のバリア性を試験す
るために形成された電極部分の断面図である。
3 (a) and 3 (b) are cross-sectional views of an electrode portion formed for testing the barrier properties of the present invention.

まず、同図(a)に示す如く、バリア性を試験するた
めに、100個程度のコンタクト窓14を形成し、このコン
タクト窓14に上記第2図に示すように、エッチバックに
よりTiN膜21を形成し、その上に純アルミニュウム配線
膜22を7000Å程度の膜厚に形成した。そして、480℃、3
0分間の熱処理を3回ほど繰り返した。この熱処理によ
りTiN膜21に欠陥があると、純アルミニュウム配線膜22
とシリコン基板11との間の相互拡散が生じる。
First, as shown in FIG. 2A, about 100 contact windows 14 are formed in order to test the barrier properties, and the TiN film 21 is etched through the contact windows 14 by etching back as shown in FIG. Was formed thereon, and a pure aluminum wiring film 22 was formed thereon to a thickness of about 7000 mm. And 480 ℃, 3
The heat treatment for 0 minutes was repeated about three times. If there is a defect in the TiN film 21 due to this heat treatment, the pure aluminum wiring film 22
Between the silicon substrate 11 and the silicon substrate 11 occurs.

その後、同図(b)に示す如く、王水で純アルミニュ
ウム配線膜22と、TiN膜21を除去して、下地であるシリ
コン基板11のくわれ(不良箇所)20を観察した。
Thereafter, as shown in FIG. 2B, the pure aluminum wiring film 22 and the TiN film 21 were removed with aqua regia, and cracks (defective portions) 20 of the silicon substrate 11 as the base were observed.

第4図は本発明実施例によるバリア性の試験結果を示
す図である。同図において、横軸はエッチバックの回
数、すなわち、TiN膜21を形成するときのエッチングの
繰り返し回数であり、縦軸はサンプル数に対する不良箇
所数の割合(%)で、バリア性を示す。同図に示す如
く、バリア性は、エッチバック回数の増加とともに徐々
に向上し、5回のエッチバック回数では70%を示してい
る。この結果は、エッチバック回数の増加でコンタクト
窓14側壁のTiN膜21の膜厚が厚くなり、膜質が強くな
り、バリア性が向上することを示す。
FIG. 4 is a view showing a test result of barrier properties according to the embodiment of the present invention. In the figure, the abscissa represents the number of times of etching back, that is, the number of repetitions of etching when forming the TiN film 21, and the ordinate represents the ratio (%) of the number of defective portions to the number of samples, indicating the barrier property. As shown in the figure, the barrier property gradually improves with an increase in the number of etchbacks, and shows 70% when the number of etchbacks is five. This result indicates that the film thickness of the TiN film 21 on the side wall of the contact window 14 increases as the number of times of etching back increases, the film quality increases, and the barrier property improves.

なお、本発明においては、少なくとも1回以上のエッ
チバックによる平坦化工程によりコンタクト窓14にTiN
膜を形成すればよく、複数回行えばさらに膜厚が厚くな
り、膜質が強くなり、バリア性が向上する。コンタクト
窓14は、下地と電気的な接触を形成する領域に形成され
ればよい。
In the present invention, the contact window 14 is made of TiN by a flattening step by at least one etching back.
A film may be formed, and if the film is formed a plurality of times, the film thickness is further increased, the film quality is enhanced, and the barrier property is improved. The contact window 14 may be formed in a region where an electrical contact is made with the base.

また、実施例においては、チタンナイトライド(Ti
N)を用いているが、通常用いられるバリアメタルにも
適用できる。
In the examples, titanium nitride (Ti
Although N) is used, it can also be applied to commonly used barrier metals.

さらに、バリアメタルの膜厚、成形条件は配線金属あ
るいは、トランジスタの特性などに応じて任意にでき、
実施例に限定されない。
Furthermore, the thickness of the barrier metal and the molding conditions can be arbitrarily set according to the wiring metal or the characteristics of the transistor.
It is not limited to the embodiment.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、下地と電気的接
触を形成する領域上にコンタクト窓を形成し、このコン
タクト窓に異方性エッチングによる平坦化工程を用いる
ことによりバリアメタルを形成するため、コンタクト窓
の側壁部分のバリアメタルの膜厚が厚くなり、膜質が強
くなり、バリア性が向上する。
As described above, according to the present invention, a contact window is formed on a region where an electrical contact is made with a base, and a barrier metal is formed by using a planarization process by anisotropic etching on the contact window. In addition, the thickness of the barrier metal on the side wall of the contact window is increased, the film quality is enhanced, and the barrier property is improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(e)は本発明実施例の製造工程断面
図、 第2図は本発明実施例の電極部分の断面図、 第3図(a)及び(b)は本発明実施例のバリア性を試
験するための電極部分の断面図、 第4図は本発明実施例のバリア性の試験結果を示す図、 第5図は従来の電極配線部分を示す断面図である。 図中、 11はシリコン基板、 12は拡散領域、 13は酸化シリコン(SiO2)膜、 14はコンタクト窓、 15は第1のTiN膜、 16はレジスト膜、 17はTiN膜、 20はくわれ、 21はTiN膜、 22は純アルミニュウム配線膜、 を示す。
1 (a) to 1 (e) are cross-sectional views of a manufacturing process of an embodiment of the present invention, FIG. 2 is a cross-sectional view of an electrode portion of the embodiment of the present invention, and FIGS. FIG. 4 is a cross-sectional view of an electrode part for testing the barrier property of the example, FIG. 4 is a view showing a test result of the barrier property of the embodiment of the present invention, and FIG. 5 is a cross-sectional view of a conventional electrode wiring part. In the figure, 11 is a silicon substrate, 12 is a diffusion region, 13 is a silicon oxide (SiO 2 ) film, 14 is a contact window, 15 is a first TiN film, 16 is a resist film, 17 is a TiN film, and 20 is a crack. Reference numeral 21 denotes a TiN film, and 22 denotes a pure aluminum wiring film.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】下地との電気的接触を形成する領域上の絶
縁膜(13)にコンタクト窓(14)を形成する工程と、 このコンタクト窓(14)に成長した第1のバリアメタル
膜(15)の表面を有機材の膜(16)により平坦化する工
程と、 異方性エッチングを用いる第1のバリアメタル膜(15)
のエッチングによる平坦化工程を少なくとも1回行う際
に、該絶縁膜(13)上に第1のバリアメタル膜(15)を
残存させ該コンタクト窓(14)の段差となる側壁部分に
該バリアメタル膜(15)を成長させた状態で残す工程
と、 第1のバリアメタル膜(15)上に少なくとも1回第2の
バリアメタル膜(17)を堆積する工程とを特徴とする半
導体装置の製造方法。
A step of forming a contact window in an insulating film on a region where an electrical contact with a base is formed; and a step of forming a first barrier metal film grown on the contact window. A step of flattening the surface of 15) with a film of an organic material (16), and a first barrier metal film (15) using anisotropic etching
When performing a flattening step by etching at least once, the first barrier metal film (15) is left on the insulating film (13), and the barrier metal is formed on the side wall portion serving as a step of the contact window (14). Manufacturing a semiconductor device, comprising: leaving a film (15) in a grown state; and depositing a second barrier metal film (17) at least once on the first barrier metal film (15). Method.
JP63094438A 1988-04-19 1988-04-19 Method for manufacturing semiconductor device Expired - Lifetime JP2750860B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63094438A JP2750860B2 (en) 1988-04-19 1988-04-19 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63094438A JP2750860B2 (en) 1988-04-19 1988-04-19 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01266718A JPH01266718A (en) 1989-10-24
JP2750860B2 true JP2750860B2 (en) 1998-05-13

Family

ID=14110261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63094438A Expired - Lifetime JP2750860B2 (en) 1988-04-19 1988-04-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2750860B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001176B1 (en) * 1992-12-02 1996-01-19 현대전자산업주식회사 Semiconductor connection apparatus and the manufacturing
US6093615A (en) 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
US5904561A (en) * 1996-06-28 1999-05-18 Vanguard International Semiconductor Corporation Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit
US5693562A (en) * 1996-06-28 1997-12-02 Vanguard International Semiconductor Corporation Method for forming a barrier metal film with conformal step coverage in a semiconductor integrated circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295628A (en) * 1985-06-25 1986-12-26 Oki Electric Ind Co Ltd Method for forming barrier metal in contact hole
JPS6321855A (en) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS6441240A (en) * 1987-08-07 1989-02-13 Nec Corp Semiconductor integrated circuit device
JPH01230269A (en) * 1988-03-09 1989-09-13 Mitsubishi Electric Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH01266718A (en) 1989-10-24

Similar Documents

Publication Publication Date Title
JP6740472B2 (en) Superconducting device manufacturing method
US5858882A (en) In-situ low wafer temperature oxidized gas plasma surface treatment process
JP2750860B2 (en) Method for manufacturing semiconductor device
JP2587335B2 (en) Method for forming flat metal thin film
JPH1056060A (en) Manufacture of semiconductor device
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
JP2855110B2 (en) Method for forming contact hole in semiconductor device
JPS63156340A (en) Manufacture of semiconductor device
JPH088231A (en) Flattening method of film
KR100293458B1 (en) Metalline of semiconductro device and method for fabricating the same
JP3096177B2 (en) Method for manufacturing semiconductor device
TW480551B (en) Manufacture method to prevent tape residue for protection layer
JPS63124446A (en) Method of forming contact hole
JPS6294937A (en) Manufacture of semiconductor integrated circuit device
JPS63293861A (en) Manufacture of semiconductor device
JPH03185823A (en) Manufacture of semiconductor device
JPH04323821A (en) Semiconductor device and manufacture of conductor for electrode of same
JPH01200651A (en) Manufacture of semiconductor device
JP3252582B2 (en) Method for manufacturing semiconductor device
JP3718261B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH0193146A (en) Formation of multilayer interconnection
JP2848334B2 (en) Field emission type electron source
JPH03155630A (en) Manufacture of semiconductor device
JPH05251381A (en) Manufacture of semiconductor device
JPH0613380A (en) Forming method for al material, al wiring construction, semiconductor device and its manufacture