JP2749153B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JP2749153B2 JP2749153B2 JP1275822A JP27582289A JP2749153B2 JP 2749153 B2 JP2749153 B2 JP 2749153B2 JP 1275822 A JP1275822 A JP 1275822A JP 27582289 A JP27582289 A JP 27582289A JP 2749153 B2 JP2749153 B2 JP 2749153B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- semiconductor chip
- insulating tape
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体デバイス、特に半導体素子（チップ）
の下面または上面に絶縁テープを介してリードを引き回
してなる半導体デバイスに関する。
の下面または上面に絶縁テープを介してリードを引き回
してなる半導体デバイスに関する。
半導体デバイスは軽薄短小化が図られているが、一方
では高機能・高集積化から半導体素子（チップ）はより
大型化の傾向にある。パッケージサイズを大きくするこ
となく大型のチップを組み込むことができる構造とし
て、たとえば日経マグロウヒル社発行「日経マイクロデ
バイス」1988年５月号、P54〜P57および1989年８月号P1
54およびP155に記載されているように、場所をとるダイ
パッド（タブ）を廃止し、リードの上に絶縁テープを介
してチップを配設（チップオンリード:COL）したり、あ
るいはリードの下に絶縁テープを介してチップの配設
（リードオンチップ:LOC）する構造が採用されている。
では高機能・高集積化から半導体素子（チップ）はより
大型化の傾向にある。パッケージサイズを大きくするこ
となく大型のチップを組み込むことができる構造とし
て、たとえば日経マグロウヒル社発行「日経マイクロデ
バイス」1988年５月号、P54〜P57および1989年８月号P1
54およびP155に記載されているように、場所をとるダイ
パッド（タブ）を廃止し、リードの上に絶縁テープを介
してチップを配設（チップオンリード:COL）したり、あ
るいはリードの下に絶縁テープを介してチップの配設
（リードオンチップ:LOC）する構造が採用されている。
素子（半導体素子）の大容量化は、チップサイズの大
型化となる。従来方式のパッケージ構造で、たとえばイ
ンナーリードの引き回し等でパッケージ外形を変更する
ことなく、大型化したチップを収納することは限界にな
ってきている。今後、メモリーが4M,16Mと集積度を増し
てくることに伴ない、チップサイズは更に大きくなるこ
とは避けられない。そこで、インナーリードの引き回し
を容易にする方策として、前記文献にも記載されている
ようにCOL、LOCの技術が採用され始めている。
型化となる。従来方式のパッケージ構造で、たとえばイ
ンナーリードの引き回し等でパッケージ外形を変更する
ことなく、大型化したチップを収納することは限界にな
ってきている。今後、メモリーが4M,16Mと集積度を増し
てくることに伴ない、チップサイズは更に大きくなるこ
とは避けられない。そこで、インナーリードの引き回し
を容易にする方策として、前記文献にも記載されている
ようにCOL、LOCの技術が採用され始めている。
しかし、このようなCOL、LOC等のタブレス構造は、チ
ップとリードとを絶縁するために絶縁フィルムを用いて
いるため、絶縁フィルムとチップとの界面における接着
層に水分が捕捉（トラップ）されると、この水分が加熱
処理時気化膨張して界面剥離が発生し、その結果パッケ
ージクラックが発生するということが本発明者によって
あきらかにされた。その対策としてCOLにおいては、パ
ッケージを構成するレジンとの接触面積を高める方策と
して、フィルム分割化を行い対応したが、界面剥離防止
は確実とは言えない。
ップとリードとを絶縁するために絶縁フィルムを用いて
いるため、絶縁フィルムとチップとの界面における接着
層に水分が捕捉（トラップ）されると、この水分が加熱
処理時気化膨張して界面剥離が発生し、その結果パッケ
ージクラックが発生するということが本発明者によって
あきらかにされた。その対策としてCOLにおいては、パ
ッケージを構成するレジンとの接触面積を高める方策と
して、フィルム分割化を行い対応したが、界面剥離防止
は確実とは言えない。
本発明の目的はパッケージクラックの発生し難い半導
体デバイスを提供することにある。
体デバイスを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
は、本明細書の記述および添付図面からあきらかになる
であろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体デバイスにあっては、チッ
プは絶縁テープを介してインナーリード上に固定される
構造となっているとともに、前記絶縁テープは多数の孔
を有するベッシュ化されたテープで構成されている。ま
た、この絶縁テープの各孔にはパッケージを構成する絶
縁性のレジンが充満されている。
プは絶縁テープを介してインナーリード上に固定される
構造となっているとともに、前記絶縁テープは多数の孔
を有するベッシュ化されたテープで構成されている。ま
た、この絶縁テープの各孔にはパッケージを構成する絶
縁性のレジンが充満されている。
上記した手段によれば、本発明の半導体デバイスはメ
ッシュ化された絶縁テープを介してチップがインナーリ
ードの上に固定された構造となっていることから、チッ
プと絶縁テープとの間に気泡（水分）がトラップされ難
くなる。また、絶縁テープとレジンとの接着面積が広く
なり、界面強度が飛躍的に大きくなる。したがって、チ
ップと絶縁テープとの間に水分が存在し難くなること、
仮に存在してもその量は少なく熱膨張によってチップが
剥離したり、パッケージクラックが発生する等の現象は
発生し難くなる。
ッシュ化された絶縁テープを介してチップがインナーリ
ードの上に固定された構造となっていることから、チッ
プと絶縁テープとの間に気泡（水分）がトラップされ難
くなる。また、絶縁テープとレジンとの接着面積が広く
なり、界面強度が飛躍的に大きくなる。したがって、チ
ップと絶縁テープとの間に水分が存在し難くなること、
仮に存在してもその量は少なく熱膨張によってチップが
剥離したり、パッケージクラックが発生する等の現象は
発生し難くなる。
以下図面を参照して本発明の一実施例について説明す
る。
る。
第１図は本発明の一実施例による半導体デバイスの要
部を示す断面図、第２図は本発明の半導体デバイスの製
造に用いられるリードフレームの平面図、第３図は絶縁
テープが貼り付けられたリードフレームの平面図、第４
図は絶縁テープの平面図、第５図はチップが取り付けら
れかつワイヤボンディングが行なわれたりリードフレー
ムの平面図、第６図はモールドされたリードフレームの
絶縁テープ部分での断面図、第７図は同じくモールドさ
れたリードフレームの断面図、第８図は完成状態の半導
体デバイスの断面図である。
部を示す断面図、第２図は本発明の半導体デバイスの製
造に用いられるリードフレームの平面図、第３図は絶縁
テープが貼り付けられたリードフレームの平面図、第４
図は絶縁テープの平面図、第５図はチップが取り付けら
れかつワイヤボンディングが行なわれたりリードフレー
ムの平面図、第６図はモールドされたリードフレームの
絶縁テープ部分での断面図、第７図は同じくモールドさ
れたリードフレームの断面図、第８図は完成状態の半導
体デバイスの断面図である。
この実施例の半導体デバイスは、第８図に示されるよ
うに、レジンからなるパッケージ１と、このパッケージ
１の一側から一列に並んで突出する複数のリード２とか
らなっている。また、前記パッケージ１の外側に露出す
るリード２部分、すなわち、アウターリード３は交互に
途中で一段逆方向に折れまがり、ZIP（Zigzag Inline P
ackage）構造を構成している。
うに、レジンからなるパッケージ１と、このパッケージ
１の一側から一列に並んで突出する複数のリード２とか
らなっている。また、前記パッケージ１の外側に露出す
るリード２部分、すなわち、アウターリード３は交互に
途中で一段逆方向に折れまがり、ZIP（Zigzag Inline P
ackage）構造を構成している。
一方、前記パッケージ１内に位置するリード２部分、
すなわち、インナーリード４上には、第３図および第６
図に示されるように部分的に設けられた絶縁テープ５を
介して半導体素子（チップ）６が固定されている。前記
絶縁テープ５は、第５図に示されるようにチップ６の両
端側に設けられている。前記絶縁テープ５は同図ではチ
ップ６の内側に示されているが、チップ６と一致あるい
はチップ６から食み出る状態でもよい。また、絶縁テー
プ５は、たとえば125μｍの厚さのポリイミド樹脂によ
って形成されているとともに、第１図および第４図に示
されるように、複数の孔７が設けられてメッシュ化され
ている。これらの孔７は絶縁テープ５の周縁に沿って設
けられる構造でもよい。また、絶縁テープ５は図示はし
ないが、その両面にアクリル樹脂，エポキシ樹脂，ポリ
イミド樹脂等の樹脂系の接着剤が塗布されている。絶縁
テープ５はこの接着剤を介してインナーリード４に接着
されるとともに、チップ６はこの接着剤を介して絶縁テ
ープ５に固定されている。
すなわち、インナーリード４上には、第３図および第６
図に示されるように部分的に設けられた絶縁テープ５を
介して半導体素子（チップ）６が固定されている。前記
絶縁テープ５は、第５図に示されるようにチップ６の両
端側に設けられている。前記絶縁テープ５は同図ではチ
ップ６の内側に示されているが、チップ６と一致あるい
はチップ６から食み出る状態でもよい。また、絶縁テー
プ５は、たとえば125μｍの厚さのポリイミド樹脂によ
って形成されているとともに、第１図および第４図に示
されるように、複数の孔７が設けられてメッシュ化され
ている。これらの孔７は絶縁テープ５の周縁に沿って設
けられる構造でもよい。また、絶縁テープ５は図示はし
ないが、その両面にアクリル樹脂，エポキシ樹脂，ポリ
イミド樹脂等の樹脂系の接着剤が塗布されている。絶縁
テープ５はこの接着剤を介してインナーリード４に接着
されるとともに、チップ６はこの接着剤を介して絶縁テ
ープ５に固定されている。
他方、前記チップ６の電極と、これに対応するインナ
ーリード４の先端は、第５図に示されるように、導電性
のワイヤ８で電気的に接続されている。
ーリード４の先端は、第５図に示されるように、導電性
のワイヤ８で電気的に接続されている。
ところで、前述のようにパッケージ１はインナーリー
ド4,絶縁テープ5,チップ6,ワイヤ８を被う構造となって
いるが、前記絶縁テープ５がメッシュ構造となるため、
第１図および第６図に示されるように、パッケージ１を
構成するレジン９は前記孔７内にも入り込み、孔７を塞
ぐようになる。したがって、前記チップ６は絶縁テープ
５と接する領域でも絶縁テープ５の孔７に臨んだレジン
９と直接接触することから、接触面積も広くなり接着強
度が高くなる。また、前記レジン９はインナーリード４
間を抜けて絶縁テープ５の孔７内にも入り込むこと、前
記孔７に入り込んだレジン９はパッケージ１全体を構成
するレジン９と一体となっていることから、チップ６と
インナーリード４との接合強度も高くなり、チップの剥
離やパッケージクラックの発生が起き難くなる。
ド4,絶縁テープ5,チップ6,ワイヤ８を被う構造となって
いるが、前記絶縁テープ５がメッシュ構造となるため、
第１図および第６図に示されるように、パッケージ１を
構成するレジン９は前記孔７内にも入り込み、孔７を塞
ぐようになる。したがって、前記チップ６は絶縁テープ
５と接する領域でも絶縁テープ５の孔７に臨んだレジン
９と直接接触することから、接触面積も広くなり接着強
度が高くなる。また、前記レジン９はインナーリード４
間を抜けて絶縁テープ５の孔７内にも入り込むこと、前
記孔７に入り込んだレジン９はパッケージ１全体を構成
するレジン９と一体となっていることから、チップ６と
インナーリード４との接合強度も高くなり、チップの剥
離やパッケージクラックの発生が起き難くなる。
なお、これは後に説明するが、この構造の半導体デバ
イスでは、その製造において絶縁テープ５とチップ６と
の界面に空気が残留し難い。すなわち、絶縁テープ５と
チップ６との界面に気泡が発生し難くなることは、その
後の工程で熱を受けても、気泡内に存在する水分の膨張
作用に起因するチップの剥離やパッケージクラックも発
生しなくなることを意味する。
イスでは、その製造において絶縁テープ５とチップ６と
の界面に空気が残留し難い。すなわち、絶縁テープ５と
チップ６との界面に気泡が発生し難くなることは、その
後の工程で熱を受けても、気泡内に存在する水分の膨張
作用に起因するチップの剥離やパッケージクラックも発
生しなくなることを意味する。
つぎに、このような半導体デバイスの製造について説
明する。
明する。
半導体デバイスの製造においては、第２図に示される
ようなリードフレーム20が用意される。
ようなリードフレーム20が用意される。
リードフレーム20にあっては同図に示されるように、
一対の平行に延在する枠21と、これら枠21を所定間隔で
連結する細いタイバー22とによって構成される矩形領域
に単位リードパターンが構成されている。また、前記枠
21およびタイバー22によって形成される枠内において、
一方のタイバー22から平行に複数のリード２が延在して
いる。これらリード２は、その途中を前記一対の枠21間
に設けられる細いダム23で連結されている。また、前記
ダム23の中央部および一対の枠21から延在する支持リー
ド24によってチップ支持リード部25が形成されている。
また、前記リード２において、前記ダム23からタイバー
22に延在する部分はアウターリード３となり、ダム23か
ら先端（内端）側にインナーリード４となっている。前
記インナーリード４は所定個所で屈曲し、その先端を前
記チップ支持リード部25の周縁に臨ませている。前記チ
ップ支持リード部25と一部のインナーリード４は、二点
鎖線枠で示されるようにチップ取付領域26を形成してい
る。なお、前記枠21には、リードフレーム20の搬送や位
置決め等に使用されるガイド孔27が設けられている。リ
ードフレーム20は鉄ニッケル系あるいは銅系合金からな
るとともに、厚さは0.15〜0.25mmとなっている。
一対の平行に延在する枠21と、これら枠21を所定間隔で
連結する細いタイバー22とによって構成される矩形領域
に単位リードパターンが構成されている。また、前記枠
21およびタイバー22によって形成される枠内において、
一方のタイバー22から平行に複数のリード２が延在して
いる。これらリード２は、その途中を前記一対の枠21間
に設けられる細いダム23で連結されている。また、前記
ダム23の中央部および一対の枠21から延在する支持リー
ド24によってチップ支持リード部25が形成されている。
また、前記リード２において、前記ダム23からタイバー
22に延在する部分はアウターリード３となり、ダム23か
ら先端（内端）側にインナーリード４となっている。前
記インナーリード４は所定個所で屈曲し、その先端を前
記チップ支持リード部25の周縁に臨ませている。前記チ
ップ支持リード部25と一部のインナーリード４は、二点
鎖線枠で示されるようにチップ取付領域26を形成してい
る。なお、前記枠21には、リードフレーム20の搬送や位
置決め等に使用されるガイド孔27が設けられている。リ
ードフレーム20は鉄ニッケル系あるいは銅系合金からな
るとともに、厚さは0.15〜0.25mmとなっている。
このようなリードフレーム20において、第３図に示さ
れるように前記チップ取付領域26の両端側に絶縁テープ
５が貼り付けられる。絶縁テープ５は、たとえば125μ
ｍの厚さのポリイミド樹脂によって形成されているとと
もに、図示はしないがその表裏面にアクリル樹脂，エポ
キシ樹脂，ポリイミド樹脂等の樹脂系の接着剤が塗布さ
れ、かつ全体で0.175mmの厚さとなっている。この絶縁
テープ５は前記チップ支持リード部25および一部のリー
ド２のインナーリード４に亘って貼り付けられている。
前記絶縁テープ５は、第４図に示されるように、複数の
孔７が設けられたメッシュ構造となっている。なお、こ
の実施例では、チップ取付領域26はチップ支持リード部
25と一部のインナーリード４とで形成したが、インナー
リード４のみあるいはチップ支持リード部25のみで形成
してもよい。
れるように前記チップ取付領域26の両端側に絶縁テープ
５が貼り付けられる。絶縁テープ５は、たとえば125μ
ｍの厚さのポリイミド樹脂によって形成されているとと
もに、図示はしないがその表裏面にアクリル樹脂，エポ
キシ樹脂，ポリイミド樹脂等の樹脂系の接着剤が塗布さ
れ、かつ全体で0.175mmの厚さとなっている。この絶縁
テープ５は前記チップ支持リード部25および一部のリー
ド２のインナーリード４に亘って貼り付けられている。
前記絶縁テープ５は、第４図に示されるように、複数の
孔７が設けられたメッシュ構造となっている。なお、こ
の実施例では、チップ取付領域26はチップ支持リード部
25と一部のインナーリード４とで形成したが、インナー
リード４のみあるいはチップ支持リード部25のみで形成
してもよい。
つぎに、第５図に示されるように、チップ取付領域26
にチップ６が貼り付けられる。この貼り付けは、前記絶
縁テープ５の表面の接着剤によって行われる。この際、
前記絶縁テープ５の各孔７は、その一部がチップ支持リ
ード部25やインナーリード４から外れ、後工程のレジン
モールド時、レジンがそれらの孔７内に充填されるよう
にする（第１図参照）ことが、チップ剥離やパッケージ
クラックの発生を防止するために望ましい。
にチップ６が貼り付けられる。この貼り付けは、前記絶
縁テープ５の表面の接着剤によって行われる。この際、
前記絶縁テープ５の各孔７は、その一部がチップ支持リ
ード部25やインナーリード４から外れ、後工程のレジン
モールド時、レジンがそれらの孔７内に充填されるよう
にする（第１図参照）ことが、チップ剥離やパッケージ
クラックの発生を防止するために望ましい。
つぎに、前記チップ６の電極とこの電極に対応するリ
ード２とが導電性のワイヤ８で接続される。より正確に
は、前記ワイヤ８はインナーリード４の先端に接続され
る。
ード２とが導電性のワイヤ８で接続される。より正確に
は、前記ワイヤ８はインナーリード４の先端に接続され
る。
つぎに、チップボンディング，ワイヤボンディングが
終了したリードフレーム20は、常用のトランスファモー
ルドによってモールドされる。すなわち、モールドは、
第５図の二点鎖線枠で示されるように、一対の枠21およ
びインナーリード４側の、タイバー22ならびにダム23で
取り囲まれる領域に施される。モールドによるレジン９
は、インナーリード4,絶縁テープ5,チップ6,ワイヤ８を
被うが、絶縁テープ５の存在する部分では、第１図およ
び第６図に示されるように、レジン９はインナーリード
４間から孔７にまで進入して孔７を塞ぐようになる。ま
た、絶縁テープ５が存在しない領域では、第７図に示さ
れるように、チップ支持リード部25やインナーリード４
とチップ６との間の空間にまで進入して空隙を埋める。
また、前記孔７が小さく、孔の一方の開口部をチップ６
で塞がれ、他方をチップ支持リード部25やインナーリー
ド４で塞がれるような場合、この孔７内にはレジン９が
進入できず空隙となるが、孔７の深さは0.175mmとなる
ことから、所望の耐圧が得られることになり、ショート
は発生しない。
終了したリードフレーム20は、常用のトランスファモー
ルドによってモールドされる。すなわち、モールドは、
第５図の二点鎖線枠で示されるように、一対の枠21およ
びインナーリード４側の、タイバー22ならびにダム23で
取り囲まれる領域に施される。モールドによるレジン９
は、インナーリード4,絶縁テープ5,チップ6,ワイヤ８を
被うが、絶縁テープ５の存在する部分では、第１図およ
び第６図に示されるように、レジン９はインナーリード
４間から孔７にまで進入して孔７を塞ぐようになる。ま
た、絶縁テープ５が存在しない領域では、第７図に示さ
れるように、チップ支持リード部25やインナーリード４
とチップ６との間の空間にまで進入して空隙を埋める。
また、前記孔７が小さく、孔の一方の開口部をチップ６
で塞がれ、他方をチップ支持リード部25やインナーリー
ド４で塞がれるような場合、この孔７内にはレジン９が
進入できず空隙となるが、孔７の深さは0.175mmとなる
ことから、所望の耐圧が得られることになり、ショート
は発生しない。
つぎに、不要なリードフレーム20部分は切断除去され
るとともに、リード２の成形が行われる。リード成形
は、第８図に示されるように、リード２を交互にかつ逆
方向に階段状に一段折り曲げZIP構造に成形する。
るとともに、リード２の成形が行われる。リード成形
は、第８図に示されるように、リード２を交互にかつ逆
方向に階段状に一段折り曲げZIP構造に成形する。
このような実施例によれば、つぎのような効果が得ら
れる。
れる。
（１）本発明の半導体デバイスはメッシュ化された絶縁
テープを介してチップがインナーリードに重なるように
固定された構造となっていることから、大型のチップを
パッケージ寸法を大きくすることなく組み込むことがで
きるという効果が得られる。
テープを介してチップがインナーリードに重なるように
固定された構造となっていることから、大型のチップを
パッケージ寸法を大きくすることなく組み込むことがで
きるという効果が得られる。
（２）本発明の半導体デバイスはメッシュ化された絶縁
テープを介してチップがインナーリードに重なるように
固定された構造となっていることから、半導体デバイス
の製造時チップと絶縁テープとの間に空気が巻き込まれ
ようとした場合、空気はメッシュ化された絶縁テープの
各孔から外に抜き出易いため、気泡（水分）がトラップ
され難いという効果が得られる。
テープを介してチップがインナーリードに重なるように
固定された構造となっていることから、半導体デバイス
の製造時チップと絶縁テープとの間に空気が巻き込まれ
ようとした場合、空気はメッシュ化された絶縁テープの
各孔から外に抜き出易いため、気泡（水分）がトラップ
され難いという効果が得られる。
（３）上記（２）により、本発明の半導体デバイスは、
絶縁テープの各孔内にパッケージ用のレジンが入り込み
かつレジンがチップと接触するため、レジンと絶縁テー
プおよびレジンとチップとの接触面積が増大し、接着強
度が高くなるという効果が得られる。
絶縁テープの各孔内にパッケージ用のレジンが入り込み
かつレジンがチップと接触するため、レジンと絶縁テー
プおよびレジンとチップとの接触面積が増大し、接着強
度が高くなるという効果が得られる。
（４）上記（２）および（３）により、本発明の半導体
デバイスは、絶縁テープとチップとの間に気泡がトラッ
プされ難くかつ接着強度も大きいことから、チップと絶
縁テープとの間にトラップされる水分に起因するチップ
剥離やパッケージクラックの発生を抑えることができる
という相乗効果が得られる。
デバイスは、絶縁テープとチップとの間に気泡がトラッ
プされ難くかつ接着強度も大きいことから、チップと絶
縁テープとの間にトラップされる水分に起因するチップ
剥離やパッケージクラックの発生を抑えることができる
という相乗効果が得られる。
（５）上記（１）〜（４）により、本発明によれば信頼
性の高い半導体デバイスを提供することができるという
相乗効果が得られる。
性の高い半導体デバイスを提供することができるという
相乗効果が得られる。
以上本発明者によってなされた発明の実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、例えば、第９図に示さ
れるように、絶縁テープをインナーリードに貼る代り
に、インナーリード４のチップ取付面にのみ絶縁膜（絶
縁体）30を設ける構造としても、前記実施例同様に、チ
ップ剥離やパッケージクラックの発生し難い半導体デバ
イス製造技術を提供することができるという効果が得ら
れる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、例えば、第９図に示さ
れるように、絶縁テープをインナーリードに貼る代り
に、インナーリード４のチップ取付面にのみ絶縁膜（絶
縁体）30を設ける構造としても、前記実施例同様に、チ
ップ剥離やパッケージクラックの発生し難い半導体デバ
イス製造技術を提供することができるという効果が得ら
れる。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である半導体デバイス製
造技術に適用した場合について説明したが、それに限定
されるものではない。
明をその背景となった利用分野である半導体デバイス製
造技術に適用した場合について説明したが、それに限定
されるものではない。
〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
上記した手段によれば、本発明の半導体デバイスはメ
ッシュ化された絶縁テープを介してチップがインナーリ
ードに重ねられた構造となっていることから、大型のチ
ップをパッケージ寸法を大きくすることなく組み込む本
来の目的を達成できるとともに、絶縁テープはメッシュ
化されたテープとなっていることから、チップと絶縁テ
ープとの間に水分（気泡）がトラップされ難くなる。ま
た、絶縁テープとレジンとの接着面積が広くなり、界面
強度が飛躍的に大きくなる。したがって、本発明によれ
ば、絶縁テープとチップとの界面に空気が巻き込まれ難
いとともに、絶縁テープとレジンとの界面強度が向上す
ることから、チップと絶縁テープとの間の水分による加
熱時の膨張に起因するチップ剥離やパッケージクラック
が発生し難くなり、半導体デバイスの信頼性が高くな
る。
ッシュ化された絶縁テープを介してチップがインナーリ
ードに重ねられた構造となっていることから、大型のチ
ップをパッケージ寸法を大きくすることなく組み込む本
来の目的を達成できるとともに、絶縁テープはメッシュ
化されたテープとなっていることから、チップと絶縁テ
ープとの間に水分（気泡）がトラップされ難くなる。ま
た、絶縁テープとレジンとの接着面積が広くなり、界面
強度が飛躍的に大きくなる。したがって、本発明によれ
ば、絶縁テープとチップとの界面に空気が巻き込まれ難
いとともに、絶縁テープとレジンとの界面強度が向上す
ることから、チップと絶縁テープとの間の水分による加
熱時の膨張に起因するチップ剥離やパッケージクラック
が発生し難くなり、半導体デバイスの信頼性が高くな
る。
第１図は本発明の一実施例による半導体デバイスの要部
を示す断面図、 第２図は本発明の半導体デバイスの製造に用いられるリ
ードフレームの平面図、 第３図は絶縁テープが貼り付けられたリードフレームの
平面図、 第４図は絶縁テープの平面図、 第５図はチップが取り付けられかつワイヤボンディング
が行なわれたリードフレームの平面図、 第６図はモールドされたリードフレームの絶縁テープ部
分での断面図、 第７図は同じくモールドされたリードフレームの断面
図、 第８図は完成状態の半導体デバイスの断面図、 第９図は本発明の他の実施例による半導体デバイスの断
面図である。 １……パッケージ、２……リード、３……アウターリー
ド、４……インナーリード、５……絶縁テープ、６……
半導体素子（チップ）、７……孔、８……ワイヤ、９…
…レジン、20……リードフレーム、21……枠、22……タ
イバー、23……ダム、24……支持リード、25……チップ
支持リード部、26……チップ取付領域、27……ガイド
孔、30……絶縁膜（絶縁体）。
を示す断面図、 第２図は本発明の半導体デバイスの製造に用いられるリ
ードフレームの平面図、 第３図は絶縁テープが貼り付けられたリードフレームの
平面図、 第４図は絶縁テープの平面図、 第５図はチップが取り付けられかつワイヤボンディング
が行なわれたリードフレームの平面図、 第６図はモールドされたリードフレームの絶縁テープ部
分での断面図、 第７図は同じくモールドされたリードフレームの断面
図、 第８図は完成状態の半導体デバイスの断面図、 第９図は本発明の他の実施例による半導体デバイスの断
面図である。 １……パッケージ、２……リード、３……アウターリー
ド、４……インナーリード、５……絶縁テープ、６……
半導体素子（チップ）、７……孔、８……ワイヤ、９…
…レジン、20……リードフレーム、21……枠、22……タ
イバー、23……ダム、24……支持リード、25……チップ
支持リード部、26……チップ取付領域、27……ガイド
孔、30……絶縁膜（絶縁体）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 和平 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 一谷 昌弘 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内
Claims (4)
- 【請求項１】第一の面とそれに対向する第二の面を有す
る半導体チップと、この半導体チップの第一の面が絶縁
体を介してリードに重ね合わされ、これら半導体チップ
とリードが絶縁性のレジンで封止されてなる半導体デバ
イスであって、前記絶縁体は複数の孔を有する絶縁テー
プで形成され、かつ前記絶縁体は前記半導体チップの第
一の面に対面するリード上に設けられ、さらに、前記半
導体チップの第一の面に対面しない複数のリードが前記
半導体チップの周囲に配設され、これら複数のリードは
前記封止レジンの片側からのみ突出していることを特徴
とする半導体デバイス。 - 【請求項２】前記半導体チップの第一の面に重ね合わさ
れるリードは前記半導体チップの支持を行うリードであ
ることを特徴とする特許請求の範囲第１項記載の半導体
デバイス。 - 【請求項３】前記半導体チップの周囲に配設される複数
のリードは前記半導体チップの電極と電気的に接続され
ていることを特徴とする特許請求の範囲第１項記載の半
導体デバイス。 - 【請求項４】複数の電極を有する四角形の半導体チップ
と、この半導体チップを支持するリードと、前記リード
とは別個に存在し前記半導体チップの複数の電極に電気
的に接続される部分を有する複数のリードと、前記半導
体チップ、前記半導体チップを支持するリード、前記複
数のリードの一部を封止するレジンとを有し、さらに前
記複数のリードの前記半導体チップの電極に電気的に接
続される部分とは反対の側の他の部分は全て同一方向に
延在して前記封止レジンから突出していることを特徴と
する半導体デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275822A JP2749153B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1275822A JP2749153B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03138952A JPH03138952A (ja) | 1991-06-13 |
| JP2749153B2 true JP2749153B2 (ja) | 1998-05-13 |
Family
ID=17560909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1275822A Expired - Fee Related JP2749153B2 (ja) | 1989-10-25 | 1989-10-25 | 半導体デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2749153B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5699006B2 (ja) * | 2011-03-01 | 2015-04-08 | 日立オートモティブシステムズ株式会社 | 変速機制御装置及び電子回路装置 |
-
1989
- 1989-10-25 JP JP1275822A patent/JP2749153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03138952A (ja) | 1991-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| JP3213007B2 (ja) | リード・オーバー・プロセス及びリード・アンダー・プロセスを使用したマルチ・チップ・デバイス及び製造方法 | |
| US5596225A (en) | Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| KR960012647B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH09232508A (ja) | パターン金属層と絶縁層を積層してなるリードフレームを用いたマルチチップパッケージ | |
| KR950005450B1 (ko) | 수지봉지형 반도체장치와 그 제조방법 | |
| JP2749153B2 (ja) | 半導体デバイス | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP3124381B2 (ja) | 半導体装置及び実装構造体 | |
| US6169322B1 (en) | Die attach pad adapted to reduce delamination stress and method of using same | |
| KR102016019B1 (ko) | 고열전도성 반도체 패키지 | |
| KR0148078B1 (ko) | 연장된 리드를 갖는 리드 온 칩용 리드프레임 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
| JP2664232B2 (ja) | 樹脂封止型半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP3783497B2 (ja) | 半導体素子搭載用配線テープとそれを用いた半導体装置 | |
| KR0152902B1 (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 | |
| JPH0870087A (ja) | リードフレーム | |
| KR950002001A (ko) | 반도체 패키지 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH04100265A (ja) | 樹脂封止型半導体装置 | |
| JPH0555430A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置 | |
| JPS60110145A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |