JP2747154B2 - I / O processor - Google Patents
I / O processorInfo
- Publication number
- JP2747154B2 JP2747154B2 JP2497592A JP2497592A JP2747154B2 JP 2747154 B2 JP2747154 B2 JP 2747154B2 JP 2497592 A JP2497592 A JP 2497592A JP 2497592 A JP2497592 A JP 2497592A JP 2747154 B2 JP2747154 B2 JP 2747154B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- data transfer
- output
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は入出力処理装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output processing device.
【０００２】[0002]
【従来の技術】従来この種の入出力処理装置は図２に示
すように、入出力処理装置１０１はマイクロプログラム
制御部１１０、データ転送制御部１１１、Ｉ／Ｏインタ
フェース制御部１１２、割り込み発生回路１１３とから
成っている。2. Description of the Related Art Conventionally, as shown in FIG. 2, an input / output processing device of this type includes a microprogram control unit 110, a data transfer control unit 111, an I / O interface control unit 112, and an interrupt generation circuit. 113.
【０００３】Ｉ／Ｏインタフェース制御部１１２は、デ
ータバス１２０、データバス１２０上の情報が制御デー
タである事を示すための一対の制御信号線１２１および
１２２、最終バイト以外のデータのデータ転送時に使用
される一対のストローブ信号線１２３および１２４なら
びに最終バイトのデータのデータ転送時に使用される一
対のストローブ信号線１２５および１２６とで入出力制
御装置１０３と接続されており、入出力制御装置１０３
配下の入出力装置（図示せず）と主記憶装置１０２との
間でデータ転送を行っている。[0003] The I / O interface control unit 112 includes a data bus 120, a pair of control signal lines 121 and 122 for indicating that information on the data bus 120 is control data, and a data bus for transferring data other than the last byte. The pair of strobe signal lines 123 and 124 used and the pair of strobe signal lines 125 and 126 used at the time of data transfer of the last byte data are connected to the input / output control device 103.
Data is transferred between a subordinate input / output device (not shown) and the main storage device 102.
【０００４】また制御信号線１２２は割り込み発生回路
１１３に接続されており、入出力制御装置１０３が制御
信号線１２２をセットしたことを検出すると、割り込み
発生回路１１３はマイクロプログラム制御部１１０に割
り込みを発生し、マイクロプログラム制御部１１０はデ
ータ転送制御部１１１の状態を読み出して、転送の終了
状態を判定しコマンドチェインが可能であるか否かを判
断する。この結果、コマンドチェインの実行が可能であ
れば続くチャネルコマンドエントリを入出力制御装置１
０３に対して指示する。The control signal line 122 is connected to an interrupt generation circuit 113. When the input / output control device 103 detects that the control signal line 122 has been set, the interrupt generation circuit 113 issues an interrupt to the microprogram control unit 110. Then, the microprogram control unit 110 reads the state of the data transfer control unit 111, determines the end state of the transfer, and determines whether or not a command chain is possible. As a result, if the command chain can be executed, the subsequent channel command entry is stored in the input / output control device 1.
03.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来の入出力
処理装置では、図４に示されるように、ストローブ信号
線１２６および１２５によってデータ転送が完了したあ
と、入出力制御装置１０３での内部処理を終えた後に制
御信号線１２２がセットされ、その後に割り込み発生回
路１１３からマイクロプログラム制御部１１０に割り込
みを発生し、マイクロプログラムがデータ転送制御部１
１１の状態を判断するため、入出力処理装置１０１での
内部処理時間が入出力制御装置１０３の内部処理時間と
直列的に加算されるために、入出力制御装置１０３へ新
たなチャネルコマンドエントリの指示が遅れてしまうの
で、磁気ディスク装置などの時間に依存する入出力装置
に関する動作では、コマンドオーバーランなどが発生す
る可能性があるという欠点があった。In the above-mentioned conventional input / output processing device, as shown in FIG. 4, after the data transfer is completed by the strobe signal lines 126 and 125, the internal processing in the input / output control device 103 is performed. Is completed, the control signal line 122 is set, and thereafter, an interrupt is generated from the interrupt generation circuit 113 to the microprogram control unit 110, and the microprogram is executed by the data transfer control unit 1.
Since the internal processing time in the input / output processing device 101 is serially added to the internal processing time in the input / output control device 103 in order to determine the state of 11, a new channel command entry Since the instruction is delayed, there is a disadvantage that a command overrun or the like may occur in an operation relating to a time-dependent input / output device such as a magnetic disk device.
【０００６】[0006]
【課題を解決するための手段】本発明の装置は、入出力
制御装置との間で少なくとも、データバス、データバス
上の情報が制御データである事を示すための一対の制御
信号線、最終バイト以外のデータのデータ転送時に使用
される一対のストローブ信号線および最終バイトのデー
タのデータ転送時に使用される一対のストローブ信号線
とを備えるインタフェースを介して接続されたマイクロ
プログラムによって制御される入出力処理装置におい
て、主記憶装置と入出力装置との間でのデータ転送シー
ケンスでのデータ転送を実行中に入出力処理に対してデ
ータ転送の最終バイトのデータの際に使用されるストロ
ーブ信号を送出し、または入出力処理装置からデータ転
送の最終バイトのデータに際して使用されるストローブ
信号を受信した場合にマイクロプログラムに対して割り
込み信号を発生する手段を有し、マイクロプログラムは
当該割り込みを受け付けた場合には実行中のデータ転送
動作の終結動作を行い、その終結状態を判断することを
特徴とする。According to the present invention, at least a data bus, a pair of control signal lines for indicating that information on the data bus is control data, and a final An input controlled by a microprogram connected via an interface having a pair of strobe signal lines used for data transfer of data other than bytes and a pair of strobe signal lines used for data transfer of last byte data. In the output processing device, a strobe signal used at the time of data of the last byte of the data transfer is input to the input / output process during data transfer in the data transfer sequence between the main storage device and the input / output device. When sending or receiving a strobe signal used for the last byte of data transfer from the I / O processing unit And means for generating an interrupt signal to the microprogram, the microprogram when accepting the interrupt performs a termination operation of the data transfer operation in progress, and wherein the determining the termination state.
【０００７】[0007]
【実施例】次に図面を参照しつつ本発明について説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【０００８】図１は本発明の入出力処理装置の一実施例
のブロック図である。FIG. 1 is a block diagram of one embodiment of the input / output processing device of the present invention.
【０００９】図１において、入出力処理装置１は、マイ
クロプログラム制御部１０、データ転送制御部１１、Ｉ
／Ｏインタフェース制御部１２、割り込み発生回路１３
とから成っている。In FIG. 1, an input / output processing device 1 includes a microprogram control unit 10, a data transfer control unit 11,
/ O interface control unit 12, interrupt generation circuit 13
And consists of
【００１０】Ｉ／Ｏインタフェース制御部１１は、デー
タバス２０、データバス上の情報が制御データである事
を示すための一対の制御信号線２１および２２、データ
転送の最終バイト以外のデータの際に使用される一対の
ストローブ信号線２３および２４、ならびにデータ転送
の最終バイトのデータの際に使用される一対のストロー
ブ信号線２５および２６とで入出力制御装置３と接続さ
れており、入出力制御装置３配下の入出力装置（図示せ
ず）と主記憶装置２との間でデータ転送を行っている。The I / O interface control unit 11 includes a data bus 20, a pair of control signal lines 21 and 22 for indicating that information on the data bus is control data, and a data bus other than the last byte of data transfer. And a pair of strobe signal lines 23 and 24 used for data transfer and a pair of strobe signal lines 25 and 26 used for data of the last byte of data transfer. Data is transferred between an input / output device (not shown) under the control device 3 and the main storage device 2.
【００１１】また制御信号線２６および２５はＯＲ回路
１４に接続され、当該ＯＲ回路の出力は割り込み発生回
路１３に接続されており、入出力制御装置３がストロー
ブ信号線をセットするか、またはＩ／Ｏインタフェース
制御部１２がストローブ信号線２５をセットした場合に
は、ＯＲ回路１４の出力は論理“１”となって割り込み
発生回路１３はマイクロプログラム制御部１０に割り込
みを発生し、マイクロプログラム制御部１０はデータ転
送制御部１１の状態を読み出して転送の終了状態を判定
してコマンドチェインが可能であるか否かを判断する。
この結果、マイクロプログラム制御部１０は入出力制御
装置３が制御信号線２２をセットしたときに、割り込み
発生回路１３から発生する割り込みを受け付けたときに
は、直ちに次に実行するべきチャネルコマンドエントリ
を入出力制御装置３に対して指示することが出来る。The control signal lines 26 and 25 are connected to the OR circuit 14, and the output of the OR circuit is connected to the interrupt generation circuit 13, so that the input / output control device 3 sets the strobe signal line, or When the / O interface control unit 12 sets the strobe signal line 25, the output of the OR circuit 14 becomes logic "1", and the interrupt generation circuit 13 generates an interrupt to the microprogram control unit 10 to control the microprogram control. The unit 10 reads the state of the data transfer control unit 11, determines the transfer end state, and determines whether a command chain is possible.
As a result, when the input / output control device 3 sets the control signal line 22 and receives an interrupt generated from the interrupt generation circuit 13, the microprogram control unit 10 immediately inputs / outputs the next channel command entry to be executed. An instruction can be given to the control device 3.
【００１２】[0012]
【発明の効果】以上説明したように本発明の入出力処理
装置は、図３に示す通り、ストローブ信号線２６および
２５によって最終バイトのデータ転送が行われてから入
出力制御装置３での内部処理と並行して入出力処理装置
１の内部で実行済みのデータ転送の終了状態を判断して
コマンドチェインの実行可否を決定でき、制御信号線２
２によって入出力制御装置３から制御シーケンスへの移
行が通知されたときには直ちに入出力制御装置３に対し
て次に実行するべきチャネルコマンドエントリを通知す
ることが出来るため、コマンドオーバーランの可能性を
削減する事が出来るという効果がある。As described above, in the input / output processing device of the present invention, as shown in FIG. 3, after the data transfer of the last byte is performed by the strobe signal lines 26 and 25, the internal In parallel with the processing, the end state of the data transfer already executed in the input / output processing device 1 can be determined to determine whether or not the command chain can be executed.
2 can immediately notify the input / output control device 3 of the next channel command entry to be executed when the shift to the control sequence is notified from the input / output control device 3, thereby reducing the possibility of command overrun. There is an effect that it can be reduced.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】従来の入出力処理装置の構成を示すブロック図
である。FIG. 2 is a block diagram illustrating a configuration of a conventional input / output processing device.
【図３】本発明の一実施例の動作を示すタイミングチャ
ートである。FIG. 3 is a timing chart showing the operation of one embodiment of the present invention.
【図４】従来の入出力処理装置の一例動作を示すタイミ
ングチャートである。FIG. 4 is a timing chart showing an example operation of a conventional input / output processing device.
１，１０１ 入出力処理装置 ２，１０２ 主記憶装置 ３，１０３ 入出力制御装置 １０，１１０ マイクロプログラム制御部 １１，１１１ データ転送制御部 １２，１１２ Ｉ／Ｏインタフェース制御部 １３，１１３ 割り込み発生回路 １４，１１４ ＯＲ回路 ２０，１２０ データバス ２１，２２，１２１，１２２ 制御信号線 ２３〜２６，１２３〜１２６ ストローグ信号線 ３０〜３４，１３０〜１３３ 信号線 Reference Signs List 1, 101 I / O processing device 2, 102 Main storage device 3, 103 I / O control device 10, 110 Microprogram control unit 11, 111 Data transfer control unit 12, 112 I / O interface control unit 13, 113 Interrupt generation circuit 14 , 114 OR circuit 20, 120 data bus 21, 22, 121, 122 control signal line 23-26, 123-126 strobe signal line 30-34, 130-133 signal line
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−51554（ＪＰ，Ａ) 特開 昭61−3260（ＪＰ，Ａ) 特開 昭53−30240（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-64-51554 (JP, A) JP-A-61-3260 (JP, A) JP-A-53-30240 (JP, A)
Claims (1)
ータバス、データバス上の情報が制御データである事を
示すための一対の制御信号線、最終バイト以外のデータ
のデータ転送時に使用される一対のストローブ信号線お
よび最終バイトのデータのデータ転送時に使用される一
対のストローブ信号線とを備えるインタフェースを介し
て接続されたマイクロプログラムによって制御される入
出力処理装置において、 主記憶装置と入出力装置との間でのデータ転送シーケン
スでのデータ転送を実行中に入出力処理に対してデータ
転送の最終バイトのデータの際に使用されるストローブ
信号を送出し、または入出力処理装置からデータ転送の
最終バイトのデータに際して使用されるストローブ信号
を受信した場合にマイクロプログラムに対して割り込み
信号を発生する手段を有し、 マイクロプログラムは当該割り込みを受け付けた場合に
は実行中のデータ転送動作の終結動作を行い、その終結
状態を判断することを特徴とする入出力処理装置。At least a data bus, a pair of control signal lines for indicating that information on the data bus is control data, and a pair of control signal lines used to transfer data other than the last byte to and from an input / output control device. An input / output processing device controlled by a microprogram connected via an interface having a pair of strobe signal lines and a pair of strobe signal lines used for data transfer of the last byte of data. Sends a strobe signal used for data of the last byte of data transfer to input / output processing during data transfer in the data transfer sequence with the output device, or sends data from the input / output processing device. When a strobe signal used for data of the last byte of transfer is received, Means for generating a write signal, the micro-program when receiving the interrupt performs a termination operation of the data transfer operation in progress, output processing apparatus characterized by determining the termination state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2497592A JP2747154B2 (en) | 1992-02-12 | 1992-02-12 | I / O processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2497592A JP2747154B2 (en) | 1992-02-12 | 1992-02-12 | I / O processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05225113A JPH05225113A (en) | 1993-09-03 |
| JP2747154B2 true JP2747154B2 (en) | 1998-05-06 |
Family
ID=12152981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2497592A Expired - Lifetime JP2747154B2 (en) | 1992-02-12 | 1992-02-12 | I / O processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747154B2 (en) |
-
1992
- 1992-02-12 JP JP2497592A patent/JP2747154B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05225113A (en) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01277928A (en) | Printer | |
| US6085261A (en) | Method and apparatus for burst protocol in a data processing system | |
| JP2747154B2 (en) | I / O processor | |
| JP2643931B2 (en) | Information processing device | |
| JP3134811B2 (en) | Data processing device | |
| JP2638505B2 (en) | Bus interface device | |
| JP2658887B2 (en) | Printer controller | |
| JP3264336B2 (en) | Image conversion processor | |
| JPH0267665A (en) | Interface circuit | |
| JPH05120205A (en) | Processor system with address conversion device for dma transfer and dma transfer method | |
| JP2615504B2 (en) | Microcontroller | |
| JP2635863B2 (en) | Central processing unit | |
| JP2803270B2 (en) | SCSI host adapter circuit | |
| JPS6049465A (en) | Data transfer method between microcomputers | |
| JPH1078913A (en) | Write cache device and write cache circuit | |
| JPH06348644A (en) | Dma circuit | |
| JPS61183764A (en) | Direct memory access controlling system | |
| JPS63147247A (en) | Converting device for data format | |
| JPH0567035A (en) | Data alignment system for dma transfer | |
| JPS6057603B2 (en) | arithmetic processing unit | |
| JPS61127025A (en) | Optical disk controller | |
| JPH064457A (en) | Electronic filing device | |
| JPH104420A (en) | Data transfer method | |
| JPS63106856A (en) | Extending device for distance of channel interface | |
| JPS63300346A (en) | Dma control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |