JP2745937B2 - 送信レベル制御回路 - Google Patents
送信レベル制御回路Info
- Publication number
- JP2745937B2 JP2745937B2 JP3669292A JP3669292A JP2745937B2 JP 2745937 B2 JP2745937 B2 JP 2745937B2 JP 3669292 A JP3669292 A JP 3669292A JP 3669292 A JP3669292 A JP 3669292A JP 2745937 B2 JP2745937 B2 JP 2745937B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- level
- digital
- transmission level
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は移動無線通信装置その他
アナログ信号送信装置に利用する。特に、送信レベル制
御回路での温度特性等による誤差を自動的に補正する手
段に関する。
アナログ信号送信装置に利用する。特に、送信レベル制
御回路での温度特性等による誤差を自動的に補正する手
段に関する。
【０００２】
【従来の技術】従来の送信レベル制御回路は、温度特性
による誤差や素子のばらつきによる誤差等の補正は行っ
ていなかった。
による誤差や素子のばらつきによる誤差等の補正は行っ
ていなかった。
【０００３】
【発明が解決しようとする課題】このような従来の送信
レベル制御回路は、温度特性による誤差や素子のばらつ
きによる誤差等で送信レベルに誤差が生ずる欠点があっ
た。
レベル制御回路は、温度特性による誤差や素子のばらつ
きによる誤差等で送信レベルに誤差が生ずる欠点があっ
た。
【０００４】本発明は、このような欠点を除去するもの
で、温度特性による誤差、素子のばらつきによる誤差な
どの補正を自動的に行う手段をもつ送信レベル制御回路
を提供することを目的とする。
で、温度特性による誤差、素子のばらつきによる誤差な
どの補正を自動的に行う手段をもつ送信レベル制御回路
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、送信中のアナ
ログ信号のレベル値を与えられたアナログ信号に応じて
調整する送信レベル制御器に接続された送信レベル制御
回路において、送信するアナログ信号のレベル値に相当
のディジタルレベル値を設定するレベル値設定手段と、
送信中のアナログ信号のレベルの現在値を検出する送信
レベル検出器と、この送信レベル検出器で検出されたア
ナログ信号のレベル値をディジタルレベル値に変換する
第一変換手段と、微小なアナログレベル値を発生する調
整値発生手段と、この調整値発生手段で発生された微小
なアナログレベル値をディジタルレベル微調整値に変換
する第二変換手段と、与えられたディジタル信号をアナ
ログ信号に変換して上記送信レベル制御器に与える第三
変換手段と、上記レベル値設定手段で設定されたディジ
タルレベル値と上記第二変換手段で変換されたディジタ
ルレベル微調整値との和を演算し、この演算値と上記第
一変換手段で変換されたディジタルレベル値との差を演
算し、この演算値と上記第三変換手段で現時点で変換さ
れているディジタル信号との和を演算し、この演算値を
上記第三変換手段に新たなディジタル信号として与える
演算手段とを備えことを特徴とする。
ログ信号のレベル値を与えられたアナログ信号に応じて
調整する送信レベル制御器に接続された送信レベル制御
回路において、送信するアナログ信号のレベル値に相当
のディジタルレベル値を設定するレベル値設定手段と、
送信中のアナログ信号のレベルの現在値を検出する送信
レベル検出器と、この送信レベル検出器で検出されたア
ナログ信号のレベル値をディジタルレベル値に変換する
第一変換手段と、微小なアナログレベル値を発生する調
整値発生手段と、この調整値発生手段で発生された微小
なアナログレベル値をディジタルレベル微調整値に変換
する第二変換手段と、与えられたディジタル信号をアナ
ログ信号に変換して上記送信レベル制御器に与える第三
変換手段と、上記レベル値設定手段で設定されたディジ
タルレベル値と上記第二変換手段で変換されたディジタ
ルレベル微調整値との和を演算し、この演算値と上記第
一変換手段で変換されたディジタルレベル値との差を演
算し、この演算値と上記第三変換手段で現時点で変換さ
れているディジタル信号との和を演算し、この演算値を
上記第三変換手段に新たなディジタル信号として与える
演算手段とを備えことを特徴とする。
【０００６】ここで、上記レベル値設定手段および上記
演算手段がＣＰＵであっても良い。
演算手段がＣＰＵであっても良い。
【０００７】
【作用】送信レベル検出器の出力の値が期待する値にな
るように送信レベル制御器の制御量を自動的に補正し、
温度特性による誤差や素子のばらつきによる誤差等によ
る送信レベルの誤差を自動的に補正する。
るように送信レベル制御器の制御量を自動的に補正し、
温度特性による誤差や素子のばらつきによる誤差等によ
る送信レベルの誤差を自動的に補正する。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例の構成を示すブロック
構成図である。この実施例は、図１に示すように、送信
中のアナログ信号のレベル値を与えられたアナログ信号
に応じて調整する送信レベル制御器４を備え、さらに、
本発明の特徴とする手段として、送信するアナログ信号
のレベル値に相当のディジタルレベル値を設定するレベ
ル値設定手段であるメインＣＰＵ２と、送信中のアナロ
グ信号のレベルの現在値を検出する送信レベル検出器６
と、この送信レベル検出器６で検出されたアナログ信号
のレベル値をディジタルレベル値に変換する第一変換手
段であるＡＤ変換器５と、微小なアナログレベル値を発
生する調整値発生手段である可変抵抗器８と、この調整
値発生手段で発生された微小なアナログレベル値をディ
ジタルレベル微調整値に変換する第二変換手段であるＡ
Ｄ変換器７と、与えられたディジタル信号をアナログ信
号に変換して送信レベル制御器４に与える第三変換手段
であるＤＡ変換器３と、上記レベル値設定手段で設定さ
れたディジタルレベル値と上記第二変換手段で変換され
たディジタルレベル微調整値との和を演算し、この演算
値と上記第一変換手段で変換されたディジタルレベル値
との差を演算し、この演算値と上記第三変換手段で現時
点で変換されているディジタル信号との和を演算し、こ
の演算値を上記第三変換手段に新たなディジタル信号と
して与える演算手段であるサブＣＰＵ１とを備える。
して説明する。図１はこの実施例の構成を示すブロック
構成図である。この実施例は、図１に示すように、送信
中のアナログ信号のレベル値を与えられたアナログ信号
に応じて調整する送信レベル制御器４を備え、さらに、
本発明の特徴とする手段として、送信するアナログ信号
のレベル値に相当のディジタルレベル値を設定するレベ
ル値設定手段であるメインＣＰＵ２と、送信中のアナロ
グ信号のレベルの現在値を検出する送信レベル検出器６
と、この送信レベル検出器６で検出されたアナログ信号
のレベル値をディジタルレベル値に変換する第一変換手
段であるＡＤ変換器５と、微小なアナログレベル値を発
生する調整値発生手段である可変抵抗器８と、この調整
値発生手段で発生された微小なアナログレベル値をディ
ジタルレベル微調整値に変換する第二変換手段であるＡ
Ｄ変換器７と、与えられたディジタル信号をアナログ信
号に変換して送信レベル制御器４に与える第三変換手段
であるＤＡ変換器３と、上記レベル値設定手段で設定さ
れたディジタルレベル値と上記第二変換手段で変換され
たディジタルレベル微調整値との和を演算し、この演算
値と上記第一変換手段で変換されたディジタルレベル値
との差を演算し、この演算値と上記第三変換手段で現時
点で変換されているディジタル信号との和を演算し、こ
の演算値を上記第三変換手段に新たなディジタル信号と
して与える演算手段であるサブＣＰＵ１とを備える。
【０００９】次に、この実施例の動作を説明する。メイ
ンＣＰＵ２からサブＣＰＵ１に対して送信レベルが指定
される。可変抵抗器８はメインＣＰＵ２による送信レベ
ル値を微調整するものであり、可変抵抗器８の出力はＡ
Ｄ変換器７に入力されてＡＤ変換され、ＡＤ変換器７の
出力はバスを通じてサブＣＰＵ１に入力される。送信レ
ベル検出器６は現在の送信レベル値を検出し、送信レベ
ル検出器６の出力はＡＤ変換器５に入力されてＡＤ変換
され、ＡＤ変換器５の出力はバスを通じてサブＣＰＵ１
に入力される。サブＣＰＵ１はメインＣＰＵ２による送
信レベル値とＡＤ変換器７の出力である送信レベル微調
整の和とＡＤ変換器５の出力である現在の送信レベル検
出値との差を現在のＤＡ変換器３の入力に加えたものを
新たなＤＡ変換器３の入力とする。送信レベル制御器４
はＤＡ変換器３の出力により送信レベル値を変化させ
る。
ンＣＰＵ２からサブＣＰＵ１に対して送信レベルが指定
される。可変抵抗器８はメインＣＰＵ２による送信レベ
ル値を微調整するものであり、可変抵抗器８の出力はＡ
Ｄ変換器７に入力されてＡＤ変換され、ＡＤ変換器７の
出力はバスを通じてサブＣＰＵ１に入力される。送信レ
ベル検出器６は現在の送信レベル値を検出し、送信レベ
ル検出器６の出力はＡＤ変換器５に入力されてＡＤ変換
され、ＡＤ変換器５の出力はバスを通じてサブＣＰＵ１
に入力される。サブＣＰＵ１はメインＣＰＵ２による送
信レベル値とＡＤ変換器７の出力である送信レベル微調
整の和とＡＤ変換器５の出力である現在の送信レベル検
出値との差を現在のＤＡ変換器３の入力に加えたものを
新たなＤＡ変換器３の入力とする。送信レベル制御器４
はＤＡ変換器３の出力により送信レベル値を変化させ
る。
【００１０】
【発明の効果】本発明は、以上説明したように、ＡＤ変
換器５の出力である送信レベル検出値がメインＣＰＵ２
からの送信レベル指定値とＡＤ変換器５の出力である送
信レベル微調整値の和と等しくなるように送信レベル制
御器４の制御量であるＤＡ変換器３の入力を調整するこ
とができるので、温度特性による誤差・素子のばらつき
による誤差等による送信レベルの誤差を自動的に補正す
ることができる効果がある。
換器５の出力である送信レベル検出値がメインＣＰＵ２
からの送信レベル指定値とＡＤ変換器５の出力である送
信レベル微調整値の和と等しくなるように送信レベル制
御器４の制御量であるＤＡ変換器３の入力を調整するこ
とができるので、温度特性による誤差・素子のばらつき
による誤差等による送信レベルの誤差を自動的に補正す
ることができる効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
１ サブＣＰＵ ２ メインＣＰＵ ３ ＤＡ変換器 ４ 送信レベル制御器 ５ ＡＤ変換器 ６ 送信レベル検出器 ７ ＡＤ変換器 ８ 可変抵抗器
Claims (2)
- 【請求項１】 送信中のアナログ信号のレベル値を与え
られたアナログ信号に応じて調整する送信レベル制御器
に接続された送信レベル制御回路において、 送信するアナログ信号のレベル値に相当のディジタルレ
ベル値を設定するレベル値設定手段と、 送信中のアナログ信号のレベルの現在値を検出する送信
レベル検出器と、 この送信レベル検出器で検出されたアナログ信号のレベ
ル値をディジタルレベル値に変換する第一変換手段と、 微小なアナログレベル値を発生する調整値発生手段と、 この調整値発生手段で発生された微小なアナログレベル
値をディジタルレベル微調整値に変換する第二変換手段
と、 与えられたディジタル信号をアナログ信号に変換して上
記送信レベル制御器に与える第三変換手段と、 上記レベル値設定手段で設定されたディジタルレベル値
と上記第二変換手段で変換されたディジタルレベル微調
整値との和を演算し、この演算値と上記第一変換手段で
変換されたディジタルレベル値との差を演算し、この演
算値と上記第三変換手段で現時点で変換されているディ
ジタル信号との和を演算し、この演算値を上記第三変換
手段に新たなディジタル信号として与える演算手段とを
備えたことを特徴とする送信レベル制御回路。 - 【請求項２】 上記レベル値設定手段および上記演算手
段がＣＰＵである請求項１記載の送信レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3669292A JP2745937B2 (ja) | 1992-02-24 | 1992-02-24 | 送信レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3669292A JP2745937B2 (ja) | 1992-02-24 | 1992-02-24 | 送信レベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235786A JPH05235786A (ja) | 1993-09-10 |
| JP2745937B2 true JP2745937B2 (ja) | 1998-04-28 |
Family
ID=12476862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3669292A Expired - Fee Related JP2745937B2 (ja) | 1992-02-24 | 1992-02-24 | 送信レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2745937B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8509290B2 (en) | 2006-12-21 | 2013-08-13 | Icera Canada ULC | Closed-loop digital power control for a wireless transmitter |
-
1992
- 1992-02-24 JP JP3669292A patent/JP2745937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235786A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS597209A (ja) | プロセス変量発信器 | |
| JP2745937B2 (ja) | 送信レベル制御回路 | |
| JP2684848B2 (ja) | 送信電力制御方式 | |
| JP3125804B2 (ja) | 受信信号強度測定装置 | |
| US7120848B2 (en) | Apparatus and method for forward error correction | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPH114132A (ja) | 送信出力制御方法と送信装置 | |
| JP2001211125A (ja) | 検波回路 | |
| JP2668166B2 (ja) | データ伝送システムにおける端末調整装置 | |
| JPH0638507Y2 (ja) | 受信装置 | |
| JPH06314169A (ja) | Ａ／ｄ変換処理方式 | |
| JP2806129B2 (ja) | 送信電力制御装置 | |
| JPH1022757A (ja) | 自動送信電力制御回路 | |
| JPH02244202A (ja) | 調節装置 | |
| JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
| JPS6290549A (ja) | 測定器の入力回路 | |
| JPH06152409A (ja) | オフセット補償回路 | |
| JPH11136057A (ja) | 高速ａｌｃ回路 | |
| JP2773516B2 (ja) | 送信信号レベル制御装置 | |
| JP3129190B2 (ja) | ディジタル変調回路 | |
| JP2780485B2 (ja) | 自動利得制御法 | |
| JPH1168607A (ja) | 受信入力レベル検出値補正回路および補正方法と無線送受信装置 | |
| JP2868070B2 (ja) | 時分割多重通信における自動利得制御方式 | |
| JP2001024456A (ja) | 受信機 | |
| JPH0817335B2 (ja) | 雑音制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |