JP2744246B2 - Method of forming timing signal for television - Google Patents
Method of forming timing signal for televisionInfo
- Publication number
- JP2744246B2 JP2744246B2 JP63078905A JP7890588A JP2744246B2 JP 2744246 B2 JP2744246 B2 JP 2744246B2 JP 63078905 A JP63078905 A JP 63078905A JP 7890588 A JP7890588 A JP 7890588A JP 2744246 B2 JP2744246 B2 JP 2744246B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- television
- horizontal synchronization
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基本発振の周波数の低減を図ったテレビ
ジョン用タイミング信号の形成方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a television timing signal in which the fundamental oscillation frequency is reduced.
NTSC方式のテレビジョン信号では、インタレースや周
波数インターリーブのために、サブキャリア周波数
fSC、水平同期周波数fHおよび垂直同期周波数fVの間に
次のような関係がある。In NTSC television signals, the subcarrier frequency is used for interlacing and frequency interleaving.
The following relationship exists between f SC , the horizontal synchronization frequency f H, and the vertical synchronization frequency f V.
従来、基本発振周波数が４・fSCに設定され、この周
波数４・fSCを1/455に分周して２・fHとし、この周波数
２・fHを1/2に分周して水平同期周波数fH、また1/525に
分周して垂直同期周波数fVが得られている。 Conventionally, the fundamental oscillation frequency is set to 4 · f SC, the frequency 4 · f SC and 1/455 frequency-divided to 2 · f H, the frequency 2 · f H by dividing it by 2 The horizontal synchronization frequency f H and the vertical synchronization frequency f V are obtained by dividing the frequency by 1/525.
ところで、一般に、サブキャリア周波数fSCは、3.58M
Hzに設定されているので、基本周波数４・fSCは、４×
3.58MHz＝14.32MHzに設定されることになる。By the way, generally, the subcarrier frequency f SC is 3.58M
Hz, the fundamental frequency 4 · f SC is 4 ×
3.58MHz = 14.32MHz will be set.
これは、テレビジョンの最高動作周波数が４・fSC＝1
4.32MHzに設定されることであり、テレビジョン受像機
やビデオテープレコーダでは、14.32MHzを発振する発振
子やこの周波数に適応できる高周波デバイスが必要とな
る。特に、周波数が高くなると、動作電流も大きくな
り、リンギングなどのノイズ対策も高度化、複雑化する
などの不都合がある。This means that the maximum operating frequency of the television is 4 · f SC = 1
This is set to 4.32 MHz, and a television receiver or a video tape recorder requires an oscillator that oscillates at 14.32 MHz and a high-frequency device that can adapt to this frequency. In particular, when the frequency increases, the operating current also increases, and there are inconveniences in that measures against noise such as ringing become sophisticated and complicated.
そこで、この発明は、基本周波数の低減を実現するこ
とを目的としてなされたものである。Therefore, the present invention has been made for the purpose of realizing the reduction of the fundamental frequency.
この発明のテレビジョン用タイミング信号の形成方法
は、サブキャリア周波数の２倍の周波数を持つクロック
パルスが基本信号として与えられ、この基本信号を1/45
5に分周して水平同期信号を形成し、前記基本信号の227
番目のパルスを基準にして前記基本信号を1/455に分周
することにより、前記水平同期信号に対して半周期分の
位相変位を持つ水平同期補助信号を形成し、前記水平同
期信号と前記水平同期補助信号とを論理和により両者の
合成信号を形成し、この合成信号を1/525に分周して垂
直同期信号を取り出すようにしたことを特徴とする。According to the method of forming a television timing signal of the present invention, a clock pulse having a frequency twice the subcarrier frequency is given as a basic signal, and this basic signal is divided into 1/45
The horizontal synchronization signal is formed by dividing the frequency by 5 and the basic signal 227
By dividing the basic signal by 1/455 with respect to the third pulse, a horizontal synchronization auxiliary signal having a phase displacement of a half cycle with respect to the horizontal synchronization signal is formed. A composite signal of the horizontal synchronization auxiliary signal and the horizontal synchronization auxiliary signal is formed, and the composite signal is frequency-divided by 1/525 to extract a vertical synchronization signal.
このようにすれば、サブキャリア周波数fSCの２倍の
周波数２・fSCを基本周波数に設定して、従来のサブキ
ャリア周波数fSCの４倍に基本周波数を設定した場合と
同様に、水平同期周波数fHおよび垂直同期周波数fVが得
られる。In this way, a frequency twice 2 · f SC of the subcarrier frequency f SC is set to the fundamental frequency, as in the case of setting the fundamental frequency four times the conventional sub-carrier frequency f SC, horizontal synchronizing frequency f H and the vertical synchronizing frequency f V is obtained.
第１図は、この発明のテレビジョン用タイミング信号
の形成方法の実施例であるテレビジョン用タイミング信
号形成回路を示す。FIG. 1 shows a television timing signal forming circuit which is an embodiment of a television timing signal forming method according to the present invention.
発振器２は水晶発振器などで構成されており、この発
振器２からサブキャリア周波数fSCの２倍の周波数を基
本周波数２・fSCとする第２図のＡに示すクロックパル
スから成る基本信号Ｋが得られる。The oscillator 2 is composed of a crystal oscillator or the like. The oscillator 2 generates a basic signal K composed of a clock pulse shown in FIG. 2A having a fundamental frequency of 2 · f SC whose frequency is twice the subcarrier frequency f SC . can get.
この基本周波数２・fSCの基本信号Ｋは、1/455の分周
を行うための第１の分周器４に加えられ、この分周器４
には、９段の０〜454カウントを行う同期カウンタ41が
設置されており、９ビットの計数出力Q0〜Q8が得られ
る。計数出力Q1、Q2、Q6、Q7、Q8は、AND回路42に加え
られて論理積が取られ、この論理積出力が、次段に設置
されたＤ−フリップフロップ回路（Ｄ−FF）43のＤ入力
に加えられている。このＤ−FF43のクロック入力CKに
は、基本信号Ｋがインバータ44で反転されて加えられて
いる。The basic signal K having the basic frequency of 2 · f SC is applied to a first frequency divider 4 for dividing the frequency by 1/455.
In it is installed synchronous counter 41 for 0-454 counts 9 stages, the 9-bit count output Q 0 to Q 8 are obtained. The count outputs Q 1 , Q 2 , Q 6 , Q 7 , and Q 8 are added to an AND circuit 42 to take a logical product, and the logical product output is output to a D-flip-flop circuit (D -FF) 43 is applied to the D input. The basic signal K is inverted and added to the clock input CK of the D-FF 43 by the inverter 44.
そして、Ｄ−FF43のＱ出力は、次段に設置されたＤ−
FF45のＤ入力に加えられており、そのクロック入力CKに
は、基本信号Ｋが加えられている。したがって、この分
周器４では、基本周波数２・fSCの1/455の分周が行わ
れ、水平同期周波数fHを持つタイミング信号として第２
図のＢに示す水平同期信号H1が取り出される。Then, the Q output of the D-FF 43 is equal to the D-FF installed in the next stage.
A basic signal K is applied to a clock input CK of the FF45. Therefore, the frequency divider 4 divides the frequency by 1/455 of the fundamental frequency 2 · f SC , and outputs a second timing signal having the horizontal synchronization frequency f H.
A horizontal sync signal H 1 shown in figure B is taken out.
また、水平同期信号H1に対して半周期の位相変位を持
つ水平同期補助信号H2を形成するために補助信号形成回
路６が設置されている。この補助信号形成回路６には、
同期カウンタ41から計数出力Q0〜Q8が取り込まれ、各計
数出力Q1、Q5〜Q7とともに、インバータ61、62、63、6
4、65で反転させた計数出力0、2〜4および8がA
ND回路66に加えられて論理積が取られ、この論理積出力
をＤ−FF67のＤ入力に加え、クロック入力CKにはインバ
ータ68で反転された基本周波数２・fSCの基本信号が
加えられている。したがって、Ｄ−FF67のＱ出力には、
第２図のＣに示すように、基本信号Ｋの227番目の立下
りエッジ、すなわち、1/455の分周とは逆関係を持つエ
ッジで取り出される水平同期補助信号H2が得られ、この
水平同期補助信号H2は、水平同期信号H1に対して1/2周
期の位相ずれを持っている。The auxiliary signal forming circuit 6 to form a horizontal synchronizing auxiliary signal H 2 having a phase shift of half a period with respect to the horizontal synchronizing signal H 1 is installed. The auxiliary signal forming circuit 6 includes:
Count output Q 0 to Q 8 from the synchronous counter 41 is captured, along with the count output Q 1, Q 5 ~Q 7, inverter 61,62,63,6
Count output 0 , 2 to 4 and 8 inverted at 4 , 65 are A
The logical product is added to the ND circuit 66 to take a logical product. The logical product output is applied to the D input of the D-FF 67, and the basic signal of the fundamental frequency 2.multidot.f SC inverted by the inverter 68 is applied to the clock input CK. ing. Therefore, the Q output of D-FF67
As shown in C of FIG. 2, 227-th falling edge of the basic signal K, that is, the horizontal synchronization auxiliary signal H 2 to be taken out at the edge with a reverse relationship is obtained from the division of 1/455, the horizontal synchronizing auxiliary signal H 2 has the phase shift of a half period with respect to the horizontal synchronizing signal H 1.
このようにして得られた水平同期信号H1および水平同
期補助信号H2は、OR回路８に加えられて論理和が取られ
る。第２図のＤおよびＥは、時間軸を圧縮して表示した
水平同期信号H1および水平同期補助信号H2であり、両者
の論理和によって、第２図のＦに示す合成信号H0（＝H1
＋H2）が得られる。したがって、合成信号H0は、水平同
期周波数fHの２倍の周波数２・fHを持っている。そし
て、この合成信号H0は1/525の分周を行う第２の分周器1
0に加えられて分周され、第２図のＧに示すように、垂
直同期周波数fVを持つ垂直同期信号Ｖが得られる。Such horizontal synchronizing signals H 1 and horizontal synchronizing auxiliary signal H 2 obtained in the logical sum is applied to the OR circuit 8 is taken. D and E of FIG. 2 is a time horizontal and displayed by compressing the axial synchronizing signals H 1 and horizontal synchronizing auxiliary signal H 2, by the logical sum of the two combined signal H shown in F of FIG. 2 0 ( = H 1
+ H 2 ). Therefore, the composite signal H 0 has a frequency 2 · f H that is twice the horizontal synchronization frequency f H. Then, the synthesized signal H 0 is a second frequency divider 1 that divides the frequency by 1/525.
Added to 0 is divided, as shown in G of FIG. 2, the vertical synchronizing signal V having a vertical synchronizing frequency f V is obtained.
以上のように、サブキャリア周波数fSCの２倍の周波
数２・fSCを持つクロックパルスをタイミング信号とし
て、正規の水平同期周波数fHを持つ水平同期信号H1とと
もに、垂直同期周波数fVを持つ垂直同期信号Ｖが得ら
れ、最高動作周波数を２・fSC＝7.16MHzに低減される。As described above, using the clock pulse having the frequency 2 · f SC twice the subcarrier frequency f SC as the timing signal, the vertical synchronization frequency f V is also used together with the horizontal synchronization signal H 1 having the normal horizontal synchronization frequency f H. As a result, the maximum operating frequency is reduced to 2.multidot.f SC = 7.16 MHz.
以上説明したように、この発明によれば、最高動作周
波数をサブキャリア周波数の２倍に抑えることができる
ので、従来の1/2の周波数の発振素子で対応でき、高周
波デバイスも通常のデバイスに変更でき、しかも、動作
電流の低減、リンギングなどのノイズ対策も容易になる
などの効果が得られる。As described above, according to the present invention, the maximum operating frequency can be suppressed to twice the subcarrier frequency, so that an oscillation element having a frequency 1/2 that of the conventional device can be used, and a high-frequency device can be replaced with a normal device. It is possible to obtain the effect that the operation current can be reduced and noise countermeasures such as ringing can be easily performed.
第１図はこの発明のテレビジョン用タイミング信号の形
成方法の実施例であるテレビジョン用タイミング信号形
成回路を示すブロック図、第２図は第１図に示したテレ
ビジョン用タイミング信号形成回路の動作を示す図であ
る。 ２……発振器 ４……第１の分周器 ６……補助信号形成回路 ８……OR回路 10……第２の分周器FIG. 1 is a block diagram showing a television timing signal forming circuit which is an embodiment of the television timing signal forming method according to the present invention, and FIG. 2 is a block diagram of the television timing signal forming circuit shown in FIG. It is a figure showing an operation. 2 ... Oscillator 4 ... First divider 6 ... Auxiliary signal forming circuit 8 ... OR circuit 10 ... Second divider
Claims (1)
クロックパルスが基本信号として与えられ、この基本信
号を1/455に分周して水平同期信号を形成し、前記基本
信号の227番目のパルスを基準にして前記基本信号を1/4
55に分周することにより、前記水平同期信号に対して半
周期分の位相変位を持つ水平同期補助信号を形成し、前
記水平同期信号と前記水平同期補助信号とを論理和によ
り両者の合成信号を形成し、この合成信号を1/525に分
周して垂直同期信号を取り出すようにしたことを特徴と
するテレビジョン用タイミング信号の形成方法。1. A clock pulse having a frequency twice the subcarrier frequency is given as a basic signal. This basic signal is frequency-divided by 1/455 to form a horizontal synchronizing signal. 1/4 of the basic signal based on the pulse
By dividing the horizontal synchronization signal by 55, a horizontal synchronization auxiliary signal having a phase shift of a half cycle with respect to the horizontal synchronization signal is formed. Wherein the synthesized signal is frequency-divided by 1/525 to extract a vertical synchronizing signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63078905A JP2744246B2 (en) | 1988-03-31 | 1988-03-31 | Method of forming timing signal for television |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63078905A JP2744246B2 (en) | 1988-03-31 | 1988-03-31 | Method of forming timing signal for television |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01252070A JPH01252070A (en) | 1989-10-06 |
| JP2744246B2 true JP2744246B2 (en) | 1998-04-28 |
Family
ID=13674846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63078905A Expired - Fee Related JP2744246B2 (en) | 1988-03-31 | 1988-03-31 | Method of forming timing signal for television |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744246B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104079832B (en) * | 2014-06-30 | 2017-06-06 | 苏州科达科技股份有限公司 | A kind of integrated camera automatic tracking focusing method and system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS516416A (en) * | 1974-07-04 | 1976-01-20 | Hitachi Ltd | Eizosaiseisochino suichokudokikairo |
| JPS57106277A (en) * | 1980-12-23 | 1982-07-02 | Toshiba Corp | Counter device |
| JPS6269775A (en) * | 1985-09-20 | 1987-03-31 | Matsushita Electric Ind Co Ltd | Synchronization stabilizing circuit |
-
1988
- 1988-03-31 JP JP63078905A patent/JP2744246B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01252070A (en) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631284A (en) | Signal processing circuit | |
| US4498106A (en) | Pulse generator for solid-state television camera | |
| JP2744246B2 (en) | Method of forming timing signal for television | |
| JPH0720249B2 (en) | PLL circuit | |
| JPH0548037B2 (en) | ||
| JPS6351596B2 (en) | ||
| KR910004292B1 (en) | Low-frequency converter for carrier chrominance signal | |
| EP0064298B1 (en) | Pulse generating circuit for a television camera using solid state image sensor | |
| JPS63161776A (en) | Clock generator for solid-state image pickup element | |
| JPH0722380B2 (en) | Phase lock circuit for video signal | |
| JP2529288B2 (en) | Video signal sampling clock generator | |
| JPS6247032B2 (en) | ||
| JP2730031B2 (en) | Drive circuit for solid-state image sensor | |
| JP2856394B2 (en) | Synchronous signal generation circuit | |
| KR100243364B1 (en) | Double scan converter circuit using synchronization generating ic | |
| JP3118809B2 (en) | Synchronous circuit | |
| JPH042528Y2 (en) | ||
| JPS637078B2 (en) | ||
| JP2508863B2 (en) | Pedestal clamp circuit | |
| KR100189052B1 (en) | Palm form color ccd camera | |
| JPS6050100B2 (en) | AFC circuit | |
| JP2537821B2 (en) | Signal processor | |
| JPS6046589B2 (en) | Synchronous signal generator | |
| JPS6247389B2 (en) | ||
| JPS6038066B2 (en) | PAL synchronization signal generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |