JP2744002B2

JP2744002B2 - インバータ装置

Info

Publication number: JP2744002B2
Application number: JP63002799A
Authority: JP
Inventors: 博之西野; 雅人大西
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1987-01-14
Filing date: 1988-01-08
Publication date: 1998-04-28
Anticipated expiration: 2013-04-28
Also published as: JPH01194869A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、スイッチング素子とLC直列共振回路を用い
たインバータ装置に関するものである。

［従来の技術］第20図は従来の直列インバータを用いた放電灯点灯装
置の回路図である。直流電源Ｅには、スイッチング素子
Ｑ₁,Q₂の直列回路が接続されている。各スイッチング素
子Ｑ₁,Q₂には、夫々ダイオードＤ₁,D₂が逆並列接続され
ている。スイッチング素子Ｑ₁,Q₂の接続点と直流電源Ｅ
の一端の間には、チョークＬ₁と第１及び第２のコンデ
ンサＣ₁,C₂の直列回路が接続されている。第１のコンデ
ンサＣ₁は、共振用のコンデンサであり、その両端には
放電灯負荷FLが並列接続されている。第２のコンデンサ
Ｃ₂は放電灯負荷FLに直流成分が供給されることを防止
するための直流成分カット用のコンデンサである。通
常、直流成分カット用のコンデンサＣ₂の容量値は、共
振用のコンデンサＣ₁の容量値に比べて十分大きく設定
される。２つのスイッチング素子Ｑ₁,Q₂は、その駆動回
路（図示せず）によって交互にオンされて、LC直列共振
回路に高周波電圧を印加する。これによって、LC直列共
振回路には共振電流が流れて、共振用のコンデンサＣ₁
に発生する共振電圧によって放電灯負荷FLが付勢され
る。放電灯負荷FLのフィラメントの非電源側端子間に
は、予熱用のコンデンサＣ₃が接続されている。

第21図は上記回路の動作波形図である。第21図（ａ）
はスイッチング素子Ｑ₂の導通制御信号、同図（ｂ）は
スイッチング素子Ｑ₁の導通制御信号、同図（ｃ）はス
イッチング素子Ｑ₂の電圧Ｖ及び電流Ｉ、同図（ｄ）ス
イッチング素子Ｑ₁の電圧Ｖ及び電流Ｉ、同図（ｅ）は
コンデンサＣ₂の両端電圧、同図（ｆ）はチョークＬ₁に
流れる主回路電流の波形を夫々示す。スイッチング素子
Ｑ₁,Q₂の導通制御信号は第21図（ａ），（ｂ）に示すよ
うに交互に与えられ、各導通制御信号の間にデッドタイ
ムＴ₁,T₂を設けて、スイッチング素子Ｑ₁,Q₂が同時に導
通することを防止している。スイッチング素子Ｑ₁,Q₂に
導通制御信号が与えられると、スイッチング素子Ｑ₁,Q₂
には第21図（ｃ），（ｄ）に示すように電流Ｉが流れ、
また導通制御信号のない間は電源電圧Ｅに等しい電圧Ｖ
が印加される。なお、第21図（ｃ），（ｄ）における負
方向の電流はダイオードＤ₁,D₂を介して流れる電流であ
り、導通制御信号がなくても流れ得る。第21図（ｃ），
（ｄ）に示したスイッチング素子電流を加えた電流がチ
ョークＬ₁、コンデンサＣ₂を介して流れる主回路電流で
ある（第21図（ｆ）参照）。

［発明が解決しようとする課題］上記従来例において、コンデンサＣ₂は放電灯FLに直
流が流れることを防止する目的で設けられており、通
常、Ｃ₂≫（Ｃ₁＋Ｃ₃）となるように容量を設定され
る。したがって、主回路の共振周波数はチョークＬ₁の
インダクタンスと、コンデンサＣ₁,C₃の合成キャパシタ
ンスでほぼ決定され、コンデンサＣ₂は共振にはほとん
ど寄与しない。コンデンサＣ₂の両端に生じる電圧はス
イッチング素子Ｑ₁,Q₂のオンデューティが等しい場合に
は、電源電圧Ｅの半分の電流電圧E/2となる（第21図
（ｅ）参照）。このコンデンサＣ₂の容量をコンデンサ
Ｃ₁,C₃の合成容量に近付く方向に低減すると、コンデン
サＣ₂が次第に共振に寄与し始め、コンデンサＣ₂の両端
電圧には、第21図（ｅ）に示したように、直流電圧E/2
を中心に発振周波数の交流が重畳されてくる。したがっ
て、コンデンサＣ₂とコンデンサＣ₁,C₃で共振電圧を分
圧することになり、放電灯FLの点灯維持電圧を保つこと
ができなくなる。このような理由から、上述のように、
Ｃ₂≫（Ｃ₁＋Ｃ₃）となるように設定されるものであ
る。したがって、コンデンサＣ₂は、かなり大容量とな
る。例えば、直流電源Ｅの電圧が140V、チョークＬ₁の
インダクタンスが0.23mH、コンデンサＣ₁,C₃の容量が夫
々0.039μＦ及び0.024μＦであるときに、コンデンサＣ
₂の容量は0.47μＦと設定される。また、このコンデン
サＣ₂には第21図（ｆ）に示した主回路電流（高周波電
流）が流れるので、高周波損失による発熱の問題を生ず
る。したがって、高周波損失の小さい特殊なコンデンサ
が必要となり、大形でコスト高になるという問題があっ
た。

また、後述のように、負荷回路のインダクタンス成分
が変化した場合には、インバータ回路が以上な動作に陥
り、回路素子に過大なストレスが加わることがあった。

本発明は上述のような点に鑑みてなされたものであ
り、その目的とするところは、LC直列共振回路を含むイ
ンバータ装置において、装置の小形化、低コスト化及び
特性の安定化を図ることにある。

本発明の他の目的は、負荷の数に応じて変化するイン
ダンタンス成分を含む負荷回路を、LC直列共振回路を有
するインバータ装置により駆動する場合において、一部
の負荷が取り外されても安定に発振できるようにして、
インバータ装置の信頼性を向上させることにある。

本発明のさらに他の目的は、簡単且つ安価な構成で負
荷電流を検出し、低損失で安定に負荷電流の変動を抑制
できるインバータ装置を提供することにある。

［課題を解決するための手段］本発明に係るインバータ装置にあっては、上記の課題
を解決するために、第１図に示すように、直流電源Ｅ
と、直流電源Ｅに接続された第１及び第２のスイッチン
グ素子Ｑ₁,Q₂の直列回路と、各スイッチング素子Ｑ₁,Q₂
を交互にオンさせる駆動回路１と、第１及び第２のスイ
ッチング素子Ｑ₁,Q₂の接続点と直流電源Ｅの一端との間
に接続されたチョークＬ₁と第１のコンデンサＣ₁の直列
回路と、第１のコンデンサＣ₁と並列に接続された負荷F
Lと第２のコンデンサＣ₂との直列回路とを備え、前記負
荷FLは、第３のコンデンサＣ₃を並列接続されており、
第１及び第３のコンデンサＣ₁,C₃の合成容量と前記チョ
ークＬ₁のインダクタンス成分とで実質的な共振周波数
が決定されるように第１、第２及び第３のコンデンサＣ
₁,C₂,C₃の容量を設定したことを特徴とするものであ
る。

［作用］このように、本発明ではコンデンサＣ₂を負荷FLと直
列に挿入し、実質的に共振に寄与するコンデンサＣ₁と
Ｃ₃を直流カット用のコンデンサＣ₂から見て電源側と負
荷側とに分けたので、コンデンサＣ₂に流れる電流は、
主回路電流よりもかなり少ない負荷電流のみとなる。つ
まり、従来例では負荷電流と共振電流を合成した主回路
電流がコンデンサＣ₂に流れていたが、本発明ではコン
デンサＣ₁の共振電流はコンデンサＣ₂には流れず、負荷
FLの電流とコンデンサＣ₃の電流とを合成した負荷電流
のみがコンデンサＣ₂に流れる。したがって、コンデン
サＣ₂の高周波損失が低減され、コンデンサＣ₂の発熱も
低減できる。しかも、負荷FLに流れる直流電流を阻止す
る作用は、従来例と変わらない。

［実施例］第１図は本発明の一実施例の回路図である。この回路
は、第20図従来例における直流成分カット用のコンデン
サＣ₂を放電灯負荷FLと直列に挿入したものである。第
２図は上記回路における各部の動作波形を示す図であ
る。第２図（ａ）はスイッチング素子Ｑ₂の印加電圧、
同図（ｂ）はコンデンサＣ₁に流れる共振電流、同図
（ｃ）は放電灯FL及びコンデンサＣ₃に流れる電流を合
成した負荷電流、同図（ｄ）はチョークＬ₁に流れる主
回路電流を夫々示す。

以下、第２図に基づいて、本発明の第１の効果を説明
する。従来例においては、コンデンサＣ₂はチョークＬ₁
と直列に挿入されていたため、コンデンサＣ₂に流れる
電流は、第２図（ｄ）に示すような主回路電流であった
が、本発明ではコンデンサＣ₂を負荷と直列に挿入した
ため、コンデンサＣ₂に流れる電流は、第２図（ｃ）の
ように主回路電流よりもかなり少ない負荷電流のみとな
る。つまり、従来例では負荷電流と共振電流を合成した
主回路電流がコンデンサＣ₂に流れていたが、本発明で
はコンデンサＣ₁の共振電流はコンデンサＣ₂には流れ
ず、負荷FLの電流とコンデンサＣ₃の電流とを合成した
負荷電流のみがコンデンサＣ₂に流れる。この点から、
まず、コンデンサＣ₂の高周波損失が低減されるため、
コンデンサＣ₂の発熱も低減できる。しかも、負荷に流
れる直流電流を阻止する働きは、従来例と変わらない。

ところで、本発明においてもコンデンサＣ₂の容量を
小さくすると、放電灯の印加電圧はコンデンサＣ₂と予
熱コンデンサＣ₃との分圧比で決まる出力電圧となるこ
とから、放電灯FLの点灯維持に十分な電圧が得られない
ことになるが、従来例においてはＣ₂≫（Ｃ₁＋Ｃ₃）で
あることが必要であったのに対して、本発明ではＣ₂≫
Ｃ₃であればよい。したがって、従来例よりもコンデン
サＣ₂の容量を小さく設定できることになり、それだけ
小形化が期待できる。

なお、第１図における予熱コンデンサＣ₃の値は、放
電灯FLの寿命を考慮して決められるものである。

第３図は本発明及び従来例における直流成分カット用
のコンデンサＣ₂の容量値を変化させた場合における放
電灯電流Ilaの変化を実測した結果を示しており、以
下、これに基づいて本発明の第２の効果を説明する。図
中、は本発明における特性、は従来例における特性
を示し、いずれもコンデンサＣ₂の容量が0.22μＦの時
に、放電灯電流Ilaを485mAに設定した後、コンデンサＣ
₂の容量値を増減し、放電灯電流Ilaの変化を調べた。他
の回路定数については、直流電源Ｅの電圧が140V、チョ
ークＬ₁のインダクタンスが0.23mH、コンデンサＣ₁,C₃
の容量が夫々0.039μＦ及び0.024μＦであった。第３図
に示したグラフから、本発明におけるコンデンサＣ₂の
容量変化に対する放電灯電流Ilaの変化率ΔIla/ΔＣ₂は
従来例に比べて小さく、コンデンサＣ₂のばらつきに対
して放電灯電流Ilaが安定していることが分かる。つま
り、ΔIla/ΔＣ₂が小さいということは、コンデンサＣ₂
の容量値にばらつきが大きくても特性の安定化が図れる
ということである。ちなみに、コンデンサＣ₂の容量が
0.22μＦ付近であるときの変動率を比較すると、本発明
では2.3％、従来例では5.8％となっている。これは、従
来例においては、コンデンサＣ₂はチョークＬ₁と直列に
挿入されており、コンデンサＣ₂の容量変化が、主回路
の共振に大きく影響するのに対し、本発明では、コンデ
ンサＣ₂がチョークＬ₁、コンデンサＣ₁からなる共振回
路には含まれていないため、コンデンサＣ₂の容量変化
が主回路の共振に与える影響が少ないからであると考え
られる。

ところで、第３図に示したグラフでは、コンデンサＣ
₂の容量値を減らしていくと放電灯電流Ilaが増加してお
り、コンデンサＣ₃との分圧効果のため、次第に出力が
低下するという上述の原理には反している。以下、この
点について説明する。

第２図（ｄ）に示すように、主回路電流の位相はスイ
ッチング素子Ｑ₁,Q₂の印加電圧の位相に対して多少遅れ
ている。これは、主回路の共振周波数（回路インピーダ
ンスが最小となる周波数）に対して、スイッチング素子
Ｑ₁,Q₂の駆動周波数が高い場合の現象であり、チョーク
Ｌ₁のリアクタンスがコンデンサＣ₁のリアクタンスより
も大きい。したがって、主回路電流の位相は遅れる。駆
動周波数を上げれば更にこの傾向は顕著となり、主回路
電流は減少する。逆に駆動周波数を下げて主回路の共振
周波数に近付けると、次第に主回路電流の遅れは少なく
なり、同相に近付いて、その電流値は増大する。駆動周
波数と共振周波数が一致すると、電流位相の遅れはなく
なり、電流値は最大となり、同相モードとなる。一般
に、同相モードでのインバータ動作は不安定となり、ま
た、負荷変動特性も悪くなるため、通常は遅相モードに
設定する。上記の現象は、駆動周波数を一定として、共
振周波数を変えても同様であり、第３図の場合はコンデ
ンサＣ₂の容量値を小さくすることで同相モードに近付
き、放電灯電流Ilaが増大している。コンデンサＣ₂の容
量をさらに低減すると、やがて進相モードに入り、キャ
パシタンス分によって電流は減少する。したがって、主
回路電流の位相を一定の状態に保つという条件を付加す
れば、コンデンサＣ₂の容量を小さくすると、コンデン
サＣ₃との分圧効果により出力が低下するものである。

なお、本発明は上述の進相、同相、遅相のいずれの動
作モードでも常に適用できることは言うまでもない。

次に、本発明は、第４図の実施例に示すように、負荷
回路LDが複数の負荷FL1,FL2と負荷の数に応じて変化す
るインダンタンス成分とを含む場合に適用すると、負荷
の数の変化によるインバータの異常動作を防止できる。

まず、第４図の回路に対する比較例として、第22図の
回路について検討する。第22図の回路において、インバ
ータ回路IVの構成は、第20図の従来例と同じであるが、
負荷回路LDが２灯並列点灯回路となっている点が異な
る。２灯の放電灯負荷FL1,FL2はバランサＬ_Bを介して並
列接続されている。放電灯負荷FL1,FL2のフィラメント
の非電源側端子間には、予熱用のコンデンサＣ₃,C₄がそ
れぞれ接続されている。

第23図は上記回路の動作波形図である。同図（ａ），
（ｂ）は各々スイッチング素子Ｑ₁,Q₂の導通制御信号、
同図（ｃ），（ｄ）は各々スイッチング素子Ｑ₁,Q₂の電
流Ｉ及び両端電圧Ｖを示したものである。すなわち、同
図（ａ）に示す導通制御信号によってスイッチング素子
Ｑ₁が導通すると、その間、同図（ｃ）のような電流Ｉ
が流れる。ただし、電流Ｉが負方向に流れている部分
は、ダイオードＤ₁を介して流れるフライホイール電流
である。導通制御信号の立ち下がり（時刻ｔ₁）でスイ
ッチング素子Ｑ₁は非導通となり、スイッチング素子Ｑ₁
には電源電圧Ｅと同じレベルの矩形波電圧Ｖが印加され
る。デッドタイムＴ₁の後、時刻ｔ₂において、スイッチ
ング素子Ｑ₂の導通制御信号（同図（ｂ）参照）が立ち
上がると、同図（ｄ）に示すように電流Ｉが流れる。デ
ッドタイムＴ₁の間は上述のフライホイール電流がダイ
オードＤ₂を介して流れる。導通制御信号（同図（ｂ）
参照）の立ち下がり（時刻ｔ₃）でスイッチング素子Ｑ₂
は非導通となり、スイッチング素子Ｑ₂には電源電圧Ｅ
と同じレベルの電圧Ｖが印加される。デッドタイムＴ₂
の後、時刻ｔ₄において、スイッチング素子Ｑ₁の導通制
御信号（同図（ａ）参照）が立ち上がると、再び同図
（ｃ）に示すように、電流Ｉがスイッチング素子Ｑ₁に
流れる。デッドタイムＴ₂の間はフライホイール電流が
ダイオードＤ₁を介して流れる。前述のデッドタイム
Ｔ₁,T₂はスイッチング素子Ｑ₁,Q₂が同時に導通して短絡
電流が流れることを防止するために必要である。以上の
ような動作によってチョークＬ₁を流れる主回路電流
は、第23図（ｃ），（ｄ）に示す電流Ｉを合わせた正弦
波電流となる。

第22図の回路において、バランサＬ_Bの各巻線は、夫
々0.3mHの巻線インダクタンスを有しているが、２灯の
放電灯FL1,FL2が共に正常に点灯しているときには、各
巻線に流れる電流による磁束が打ち消し合うので、イン
ダクタンス成分は現れない。その他の回路定数は、チョ
ークＬ₁のインダクタンスが230μＨ、共振用のコンデン
サＣ₁の容量が0.039μＦ、直流カット用のコンデンサＣ
₂の容量が0.47μＦ、予熱用のコンデンサＣ₃,C₄の容量
が共に0.012μＦ、放電灯FL1,FL2のワット数は夫々40W,
32Wである。

第22図の回路を等価回路で示すと、第24図のようにな
る。同図において、共振に寄与するコンデンサＣ₀の容
量は0.063μＦ、放電灯FL1,FL2の等価抵抗Ｒの値は100
Ωである。その他の回路定数は、第22図の回路と同じで
あり、Ｌ₁＝230μＨ、Ｃ₂＝0.47μＦである。

第25図（ａ）は第22図の回路において、一方の放電灯
FL2を外して、他方の放電灯FL1のみを接続した場合の回
路図であり、同図（ｂ），（ｃ）はその場合の等価回路
図である。放電灯１灯を外すことによってバランサＬ_B
の一方の巻線には電流が流れなくなり、他方の巻線に流
れる電流による磁束が打ち消されなくなるので、インダ
クタンス成分が生じる。その結果、放電灯FL1と直列に
バランサＬ_Bの巻線インダクタンスＬ_B′＝0.3mHが接続
されることになり、等価回路は第25図（ｂ）に示すよう
になる。同図において、Ｒ′は放電灯FL1の等価抵抗で
あり、１灯点灯時であるから、２灯正常点灯時の２倍の
約200Ωとなる。各コンデンサＣ₁,C₂,C₃の値は、夫々、
0.039μＦ、0.47μＦ、0.012μＦであり、チョークＬ₁
のインダクタンスは230μＨである。

第25図（ｂ）の等価回路において、バランサの巻線イ
ンダクタンスＬ_B′、等価抵抗Ｒ′、及び、コンデンサ
Ｃ₃の合成インピーダンスＺは、Ｚ＝ｊωＬ_B′＋1/（1/R′＋ｊωＣ₃）となる。インバータ回路IVの発振周波数をｆ＝ω/2π＝
50kHzとして、上式に各回路定数を代入すると、Ｚ＝j94＋1/（1/200＋j0.0038）≒128−j2 この合成インピーダンスの虚数部分は実数部分に比べ
て著しく小さい。したがって、第25図（ｂ）の回路は、
第25図（ｃ）に示すように、共振用のコンデンサＣ₁と
並列に等価抵抗Ｒ″＝128Ωのみが接続された回路とほ
ぼ等価である。

ここで、２灯正常点灯時において共振に寄与するコン
デンサＣ₀＝0.063μＦと、１灯点灯時において共振に寄
与するコンデンサＣ₁＝0.039μＦとを比較すると、著し
く異なることが分かる。このような場合には、１灯点灯
時において、インバータ動作に異常現象を生ずることが
ある。異常現象を生じたときのスイッチング波形の実測
例を第26図に示す。同図（ａ）はスイッチング素子Ｑ₂
の導通制御信号、同図（ｂ）はスイッチング素子Ｑ₂の
印加電圧、同図（ｃ）はスイッチング素子Ｑ₂の電流、
同図（ｄ）はスイッチング素子Ｑ₁の導通制御信号、同
図（ｅ）はスイッチング素子Ｑ₁の印加電圧、同図
（ｆ）はスイッチング素子Ｑ₁の電流を示す。

第26図（ｂ），（ｅ）に示すように、スイッチング素
子Ｑ₁,Q₂への印加電圧の波形が割れる現象が現れ、ま
た、同図（ｃ），（ｆ）に示すように、スイッチング素
子Ｑ₁,Q₂の電流にひげ状の突入電流が生じる（時刻ｔ₃,
t₇参照）。これは、スイッチング素子Ｑ₁,Q₂が一瞬の
間、同時に導通したことを意味しており、スイッチング
素子Ｑ₁,Q₂のストレス増大、発熱等によって信頼性が著
しく低下する。

このような異常現象が生じる原因を以下に説明する。
第26図を見ると、印加電圧波形の割れは、スイッチング
素子Ｑ₂が時刻ｔ₁でオフした直後（時刻ｔ₂）に生じて
いる。この時、スイッチング素子Ｑ₁の電流（第26図
（ｆ）参照）は負方向（ダイオードＤ₁を流れる方向）
から正方向に移ろうとする時点であるが、デッドタイム
Ｔ₁が長いために、まだ、スイッチング素子Ｑ₁の導通制
御信号（第26図（ｄ）参照）は立ち上がっていない。こ
の状態では、スイッチング素子Ｑ₁,Q₂は共に非導通であ
り、チョークＬ₁の蓄積エネルギーによってスイッチン
グ素子Ｑ₁,Q₂の接続点の電位は急激に低下する。その結
果、スイッチング素子Ｑ₂の電圧は、第26図（ｂ）に示
すように再び立ち下がり、同時にチョークＬ₁の蓄積エ
ネルギーの一部は、コンデンサＣ₁,C₂を介してダイオー
ドＤ₂に電流を流す。これが第26図（ｃ）の時刻ｔ₂にお
ける負電流である。やがて、時刻ｔ₃において、第26図
（ｄ）に示すようにスイッチング素子Ｑ₁の導通制御信
号が立ち上がって、スイッチング素子Ｑ₁が導通する
と、スイッチング素子Ｑ₁,Q₂の接続点の電位がゼロであ
るため、その瞬間の電流は突入電流となる。この時刻ｔ
₃において、スイッチング素子Ｑ₁の印加電圧がセロに低
下し、スイッチング素子Ｑ₂の印加電圧は再び電源電圧
Ｅに上昇する（第26図（ｂ），（ｅ）参照）。スイッチ
ング素子として、パワーMOSFETを用いた場合には、素子
間電圧が急激に上昇した場合に、一瞬導通する現象が観
測されている。第26図（ｃ）の時刻ｔ₃で現れている突
入電流は、この現象に起因するものと思われ、しかもこ
の時、スイッチング素子Ｑ₁も既に導通しているため、
スイッチング素子Ｑ₁,Q₂が同時に導通したことになり、
かなり大きな突入電流が流れている。

このパワーMOSFETが一瞬導通する現象は、第26図
（ｆ）における時刻ｔ₂でも現れており、スイッチング
素子Ｑ₁の導通制御信号がないにも拘わらず、スイッチ
ング素子Ｑ₁の電圧（第26図（ｅ）参照）が急激に上昇
した結果、正方向の電流が流れている。しかし、この場
合はスイッチング素子Ｑ₂がオフであるため、同時導通
電流は流れていない。

一方、デッドタイムが短い場合には、上述のような異
常現象は生じない。すなわち、時刻ｔ₄では、スイッチ
ング素子Ｑ₁の導通制御信号が立ち下がり、スイッチン
グ素子Ｑ₁の電流が停止すると同時に、その印加電圧Ｖ
は電源電圧Ｅまで立ち上がり、この時点より、同図
（ｃ）に示すように、ダイオードＤ₂を介するフライホ
イール電流が流れるが、デッドタイムＴ₂は比較的短
く、上記フライホイール電流がゼロクロス点まで減少す
るのとほぼ同時に時刻ｔ₅でスイッチング素子Ｑ₂の導通
制御信号が立ち上がっているので、時刻ｔ₂,t₃で見られ
るような異常減少は現れていない。なお、デッドタイム
Ｔ₁,T₂が等しくない状態は、スイッチング素子Ｑ₁,Q₂の
駆動回路における定数のばらつき等によって十分生じ得
るものである。

以上の考察によれば、異常現象が現れるか否かは、デ
ッドタイムの長さと、フライホイール電流の大きさ（特
に継続時間）に依存することが分かるが、まず、デッド
タイムは部品のばらつき等を考慮するとあまり小さく設
定することは難しく、また、フライホイール電流の大き
さは２灯正常点灯時の波形によって制約されるので、自
由に設定することは難しい。

第27図及び第28図は２灯正常点灯時及び１灯点灯時に
おける各部の電流波形を夫々示している。各図におい
て、（ａ）はスイッチング素子Ｑ₂の印加電圧、（ｂ）
はコンデンサＣ₁に流れる共振電流、（ｃ）はバランサ
Ｌ_Bのセンタータップに流れる負荷電流、（ｄ）はチョ
ークＬ₁に流れる主回路電流、（ｅ）はスイッチング素
子Ｑ₂の導通制御信号、（ｆ）はスイッチング素子Ｑ₁の
導通制御信号を示す。

第27図（ｄ）と第28図（ｄ）を比較すれば、１灯点灯
時における主回路電流（第28図（ｄ）参照）は、２灯正
常点灯時における主回路電流（第27図（ｄ）参照）に比
べて進相的になっている。この理由は、次のように考え
られる。

２灯正常点灯時における等価回路（第24図）と１灯点
灯時における等価回路（第25図（ｃ））とを比較してみ
ると、共振に寄与するコンデンサＣ₀（＝0.063μＦ）と
Ｃ₁（＝0.039μＦ）の容量が大きく相違することによ
り、共振周波数が大きく異なることが分かる。２灯正常
点灯時における主回路の共振周波数をｆ₀、１灯点灯時
における主回路の共振周波数をｆ₁とすると、ｆ₀≒1/2π（Ｌ₁Ｃ₀）^1/2 ｆ₁≒1/2π（Ｌ₁Ｃ₁）^1/2 となり、Ｃ₀＞Ｃ₁よりｆ₀＜ｆ₁となる。スイッチング素
子Ｑ₁,Q₂の駆動周波数は一定であるので、主回路の共振
周波数が高くなるほど、主回路電流は進相的となる。

したがって、２灯正常点灯時においてはフライホイー
ル電流は第27図（ｄ）の斜線部で示すようにかなり大き
いが、１灯点灯時には、スイッチング素子Ｑ₂の印加電
圧に対する主回路電流の位相が２灯正常点灯時に比べて
進相的となっているので、フライホイール電流は第28図
（ｄ）の斜線部で示すように非常に少なくなっている。
しかも、１灯点灯時においては、２灯正常点灯時に比べ
て主回路電流の波高値が低いので、フライホイール電流
は一層少なくなる。そして、フライホイール電流の継続
時間が、長い方のデッドタイムＴ₁よりも短くなると、
第26図に示すような異常現象が生じるものである。１灯
点灯時において、主回路電流の波高値が２灯正常点灯時
に比べて下がるのは止むを得ないから、フライホイール
電流の減少を防止するには、主回路電流が進相的になる
ことを防止することが有効であると考えられる。そし
て、そのためには、主回路の共振周波数の変化を緩和す
る必要があると考えられる。

第４図の回路は、この点を考慮したものである。第４
図の回路にあっては、負荷の数が変化すると、負荷回路
LDのインダクタンス成分が変化するが、負荷回路LDは第
22図の従来例回路のように共振用のコンデンサＣ₁に直
接的に接続されているわけではなく、直流成分カット用
のコンデンサＣ₂を途中に介在させて容量結合されてい
るものであるから、負荷回路LDにおけるインダクタンス
成分の変化が、共振用コンデンサＣ₁に対して与える影
響が少なく、共振周波数の変化が緩和されるものであ
る。

以下、具体的な数値を例示しながら説明する。

第４図において、各回路定数は、チョークＬ₁のイン
ダクタンスが230μＨ、共振用のコンデンサＣ₁の容量が
0.039μＦ、直流成分カット用のコンデンサＣ₂の容量が
0.22μＦ、予熱用のコンデンサＣ₃,C₄の容量が共に0.01
2μＦ、バランサＬ_Bの各巻線インダクタンスが0.3mH、
放電灯FL1,FL2のワット数が夫々40W,32Wである。

第４図の回路を等価的に示すと、第５図のように表さ
れる。第５図（ａ）は放電灯が２灯とも接続された２灯
正常点灯時における等価回路である。２灯正常点灯時に
おいては、バランサＬ_Bのインダクタンス分はほとんど
無視でき、したがって放電灯の等価抵抗Ｒ（＝100Ω）
は２灯並列分となる。また、各々の予熱用コンデンサＣ
₃,C₄も単純に合成される。第５図（ａ）の回路を各回路
定数をもとにさらに簡略化すると、第５図（ｂ）に示す
ようになる。同図において、Ｃ₀＝0.063μＦ、Ｒ₀＝111
Ωである。

第５図（ｃ）は放電灯を１灯外した状態における等価
回路を示したもので、バランサＬ_Bがインダクタンス成
分Ｌ_B′＝0.3mHを有する単一チョークとして働き、ま
た、放電灯の等価抵抗Ｒ′は１本分となるため200Ωに
増加し、予熱用コンデンサは一つが除去されるので容量
は半分となり、Ｃ₃＝0.0123μＦのみとなる。この回路
を各回路定数をもとにさらに簡略化すると、第５図
（ｄ）に示すようになる。同図において、Ｃ₀＝0.042μ
Ｆ、Ｒ₀＝129Ωである。主回路の共振周波数ｆはチョー
クＬ₁のインダクタンスと共振に寄与する合成容量Ｃ₀で
ほぼ決まり、ｆ≒1/2π（Ｌ₁Ｃ₀）^1/2とすれば、第５図
（ｂ），（ｄ）における共振周波数はコンデンサＣ₀の
相違分だけ変化することになる。これを第24図及び第25
図の従来例の場合と比較すると、本発明における変化の
方が少ないことが分かる。すなわち、従来例の場合は、
共振に寄与するコンデンサの容量は、0.063μＦから0.0
39μＦへ変化するのに対して、本発明の場合は、0.063
μＦから0.042μＦへ変化する。さらに、定性的に説明
するならば、本発明の場合、コンデンサＣ₂を負荷側に
配置することによって、放電灯１灯外しで生ずるバラン
サＬ_Bのインダクタンス分を、コンデンサＣ₂のキャパシ
タンスで打ち消す効果を生ずるため、等価的に見た共振
コンデンサＣ₀の容量の変化を少なくすることができる
ものである。また、直流成分カット用のコンデンサＣ₂
の容量値を低減すれば、共振に寄与するコンデンサＣ₀
の容量の変化をさらに少なくすることも可能である。

以上の説明から、従来例において放電灯１灯を外した
状態で生じた主回路電流の位相の進み具合を本発明によ
り低減できることは明らかである。このことは、従来、
放電灯の１灯外して生じたスイッチング素子電圧の割れ
及びそれに関連した突入電流の発生等の異常現象に対し
ても改善が期待できるということである。

第６図及び第７図は、本発明の効果をスイッチング波
形の実測によって検証した波形図である。第６図は従来
例における第26図の波形図に対応するものである。時刻
ｔ₂において生じていたスイッチング素子Ｑ₁,Q₂の印加
電圧の割れ及び時刻ｔ₃で生じていたスイッチング素子
Ｑ₁,Q₂の同時導通による突入電流は見られず、安定な動
作が得られた。

第７図は従来例における第28図の波形図に対応するも
のである。第７図（ａ）はスイッチング素子Ｑ₂の印加
電圧、同図（ｂ）はコンデンサＣ₁に流れる共振電流、
同図（ｃ）はバランサＬ_Bのセンタータップに流れる負
荷電流、同図（ｄ）はチョークＬ₁に流れる主回路電流
を示す。共振電流（同図（ｂ）参照）と負荷電流（同図
（ｃ）参照）を合成した主回路電流（同図（ｄ）参照）
の位相が、従来例（第28図（ｄ）参照）の場合に比べて
遅れており、ダイオードＤ₁,D₂を介するフライホイール
電流（図中斜線部）が大きくなっている。したがって、
デッドタイムが多少長くとも放電灯１灯外しによる異常
現象の発生を防ぐことができる。

第８図は本発明の他の実施例の回路図である。本実施
例は、４灯並列点灯回路に本発明を適用したものであ
り、放電灯FL1,FL2をバランサＬ_B2にて並列接続した回
路と、放電灯FL3,FL4をバランサＬ_B3にて並列接続した
回路とを、バランサＬ_B1にて並列接続して、負荷回路と
している。本実施例においては、予熱コンデンサは省略
しているが、本発明は予熱コンデンサを必須要件としな
い。すなわち、放電灯の取り外しによって生じるバラン
サのインダクタンス成分は、共振用のコンデンサのキャ
パシタンス分を低下させる方向に働くものであるから、
バランサのインダクタンス成分を打ち消すように直流成
分カット用のコンデンサを接続すれば、予熱コンデンサ
の有無に拘わらず同様な効果が得られるものである。ま
た、本実施例では、放電灯の灯数を４灯としているが、
任意の多灯並列点灯回路に本発明を適用できることは言
うまでもない。

第９図は本発明のさらに他の実施例の回路図である。
本実施例にあっては、直流成分カット用のコンデンサＣ
₂の一端が直流電源Ｅの負端子に接続されるように、接
続位置を変えた例である。本実施例にあっては、コンデ
ンサＣ₂の両端電圧を検出して、その検出出力によりス
イッチング素子Ｑ₁,Q₂の駆動回路を制御するような場合
に、電圧検出回路のアースレベルと駆動回路のアースレ
ベルとを共通にできるので、好都合である。なお、第10
図に示すように、各放電灯負荷FL1,FL2に直流成分カッ
ト用のコンデンサＣ₂₁,C₂₂を個別に直列接続しても良
い。

第11図は本発明の別の実施例の回路図である。本実施
例にあっては、バランサＬ_Bの代わりに、インダクタン
ス素子Ｌ₂₁,L₂₂を介して放電灯負荷FL1,FL2を並列接続
したものである。本実施例においても、いずれかの放電
灯を取り外すと、負荷回路のインダクタンス成分が増加
するので、本発明を適用する利益がある。

第12図は本発明のさらに別の実施例の回路図である。
本実施例にあっては、放電灯負荷FL1,FL2を直列接続
し、一方の放電灯負荷FL2にインダクタンス素子Ｌ₂を並
列接続したものであり、放電灯負荷FL2を外すと、負荷
回路のインピーダンスの実数部分が小さくなるので、イ
ンダクタンス素子Ｌ₂による虚数部分の影響が相対的に
大きくなるが、直流成分カット用のコンデンサＣ₂の存
在により、主共振回路への影響を少なくし、共振周波数
の変化を緩和することができる。

第13図（ａ）は本発明の他の実施例の回路図である。
本実施例は、直流成分カット用のコンデンサＣ₂の両端
に検出回路２を接続したものである。直列インバータに
接続される負荷は、直列共振回路の共振電圧によって付
勢されるものであるが、負荷が高電圧を必要とする場合
には共振を強めて共振電圧を高くする必要がある。とこ
ろが、共振を強めるほど、共振カーブが急峻となり、電
源電圧等の変動による負荷電流等の変動率が悪くなる。
このような理由により、負荷電流を検出して、スイッチ
ング素子Ｑ₁,Q₂の駆動回路１へフィードバックし、負荷
電流を一定に保つようにしている。第13図回路における
検出回路２は、このようなフィードバック制御を行うた
めに設けたものであり、負荷電流を検出回路２で検出
し、その検出信号に応じて、スイッチング素子Ｑ₁,Q₂の
駆動条件を負荷電流の変動を軽減する方向へ変化させる
ようにしている。スイッチング素子Ｑ₁,Q₂の駆動条件と
しては、発振周波数やオンデューティ等を制御すること
が考えられる。負荷電流の検出方法としては、コンデン
サＣ₂のほかに、抵抗を用いる方法や、低抵抗と電圧増
幅器を組み合わせて用いる方法や、カレントトランスを
用いる方法等が考えられるが、本実施例のように、直列
成分カット用のコンデンサＣ₂を電圧検出用のインピー
ダンス要素として用いれば、簡単且つ安価な構成で負荷
電流を検出し、低損失で安定に負荷電流の変動を抑制で
きるものである。

ここで、検出回路２は第13図（ｂ），（ｃ）に示すよ
うな構成を有する。第13図（ｂ）に示す検出回路２は、
コンデンサＣ₆，抵抗Ｒ₁からなるハイパスフィルターを
有し、このハイパスフィルターを介して抽出された高周
波成分をダイオードＤ₃にて整流し、コンデンサＣ₇，抵
抗Ｒ₂よりなる平滑回路で平滑して、検出出力を得てい
る。また、第13図（ｃ）に示す検出回路２は、抵抗
Ｒ₁₁，チョークＬ₃からなるハイパスフィルターを有
し、このハイパスフィルターを介して抽出された高周波
成分を、第13図（ｂ）の回路と同様に整流平滑して、検
出出力を得ている。

第14図は本実施例の動作波形図である。以下、第14図
を参照しながら、本実施例の動作について説明する。２
つのスイッチング素子Ｑ₁,Q₂が交互にオンオフすること
によって、チョークＬ₁と共振用のコンデンサＣ₁からな
る直列共振回路と共振電流が流れる。これによって、コ
ンデンサＣ₁の両端には共振電圧が得られ、負荷Ｚに電
圧が印加されて、負荷Ｚが付勢される。このときの負荷
電流Izは第14図（ａ）に示すように正弦波状となり、ま
た直流成分カット用のコンデンサＣ₂には第14図（ｂ）
に示すような電圧Ｖ_Cが発生する。この電圧Ｖ_Cは２つの
スイッチング素子Ｑ₁,Q₂のオンデューティ及び電源電圧
Ｅによって決まり、50％のオンデューティであれば、Ｖ
_C≒E/2となる。コンデンサＣ₂の両端電圧Ｖ_Cには負荷電
流Izに伴うリップル成分Ｖ_C′が重畳されており、負荷
電流Izが大きいときには、大きなリップル成分がＶ_C′
が、また、負荷電流Izが小さいときには、小さなリップ
ル成分Ｖ_C′が生ずるものである。

コンデンサＣ₂の両端に、第13図（ｂ）に示す検出回
路２を接続したとすれば、コンデンサＣ₆によって直流
電圧はカットされ、負荷電流Ｉ_Zに伴なう交流信号Ｖ_C′
（第14図（ｃ）参照）のみが抵抗Ｒ₁の両端に得られ
る。この交流信号Ｖ_C′をダイオードＤ₃，コンデンサＣ
₇等で整流平滑すれば、第14図（ｄ）に示すような直流
の検出信号Ｖ₀が得られる。この直流の検出信号Ｖ₀は、
負荷電流Izの値に比例して増減し、しかも十分大きい信
号が得られるため、特に増幅手段を設ける必要がなく、
しかも、検出素子は直流成分カット用のコンデンサＣ₂
を兼用できるので、新たに追加する必要がなく、当然電
力損失も無い。

検出回路２の出力として得られた検出信号Ｖ₀は、例
えば第16図に示すような駆動回路１に入力され、V/Fコ
ンバータ10によって負荷電流が規定値になる方向に駆動
周波数を制御することによって、負荷電流の変動が抑制
されるものである。V/Fコンバータ10は、検出信号Ｖ₀の
変化に応じて発振周波数を変化させる電圧制御型の発振
器よりなり、その発振出力はドライブ回路11,12を介し
てスイッチング素子Ｑ₁,Q₂に入力されている。

第15図は本発明のさらに他の実施例の回路図である。
本実施例にあっては、第13図回路における直流成分カッ
ト用のコンデンサＣ₂からダイオードＤ₄，抵抗Ｒ₁₂を介
して電解コンデンサＣ₈を充電し、駆動回路１の電源と
して使用したものである。通常、駆動回路１の電源は、
直流電源Ｅから限流抵抗を介して得るものであるが、第
15図に示すように、コンデンサＣ₂から得るようにすれ
ば、コンデンサＣ₂の電圧は電源電圧Ｅの約半分である
ので、抵抗Ｒ₁₂の電力損失をほぼ半減させることができ
る。本実施例のように、直流成分カット用のコンデンサ
Ｃ₂の交流リップル分を検出して負荷電流の安定化を図
り、直流分は駆動回路１の電源として利用するように構
成すれば、検出回路２の損失を低減できるのみならず、
駆動回路１の電源回路の損失をも低減させることができ
るので、頗る好都合なものである。

第17図は本発明の別の実施例の回路図である。本実施
例は第13図回路をより具体化したものである。コンデン
サＣ₂の両端には、コンデンサＣ₆と抵抗Ｒ₁の直列回路
が接続されており、コンデンサＣ₂と負荷Ｚとの接続点
にコンデンサＣ₆が接続され、抵抗Ｒ₁が直流電源Ｅの負
端子側に接続されている。抵抗Ｒ₁の両端には、抵抗Ｒ₂
とコンデンサＣ₇の並列回路がダイオードＤ₃を介して接
続されている。コンデンサＣ₇の一端は直流電源Ｅの負
端子側に接続されており、他端は抵抗Ｒ₃を介してトラ
ンジスタＱ₉のベースに接続されている。トランジスタ
Ｑ₉のコレクタ及びエミッタは、それぞれ抵抗Ｒ₈,R₉を
介して抵抗Ｒ₇の両端に接続されている。抵抗Ｒ₇及びコ
ンデンサＣ₅は矩形波発振回路３の時定数回路を構成し
ている。矩形波発振回路３としては、スイッチングレギ
ュレータ用のIC（例えば、NECのμC494）を使用してい
る。矩形波発振回路３の発振出力の一方は、抵抗Ｒ₆を
介してホトカプラＱ₇の発光ダイオードに入力されてお
り、発振出力の他方は抵抗Ｒ₁₀を介してトランジスタＱ
₈のベースに入力されている。直流電源Ｅ₂は、矩形波発
振回路３に電源電圧を供給している。この直流電源Ｅ₂
の負端子は直流電源Ｅの負端子に接続されている。トラ
ンジスタＱ₈のエミッタは直流電源Ｅ₂の負端子に接続さ
れ、コレクタは抵抗Ｒ₅を介して直流電源Ｅ₂の正端子に
接続されている。NPN及びPNP形の各トランジスタＱ₅,Q₆
はベース同士及びエミッタ同士を夫々接続され、相補接
続形のエミッタホロアを構成しており、トランジスタＱ
₅のコレクタは直流電源Ｅ₂の正端子に接続され、トラン
ジスタＱ₆のコレクタは直流電源Ｅ₂の負端子に接続され
ている。トランジスタＱ₅,Q₆のベースはトランジスタＱ
₈のコレクタに接続されており、エミッタはパワーMOSFE
Tよりなるスイッチング素子Ｑ₂のゲートに接続されてい
る。ホトカプラＱ₇の受光部を構成するホトトランジス
タのエミッタは直流電源Ｅ₁の負端子に接続され、コレ
クタは抵抗Ｒ₄を介して直流電源Ｅ₁の正端子に接続され
ている。この直流電源Ｅ₁の負端子は、スイッチング素
子Ｑ₁,Q₂の接続点に接続されている。NPN及びPNP形の各
トランジスタＱ₃,Q₄はベース同士及びエミッタ同士を夫
々接続され、相補接続形のエミッタホロアを構成してお
り、トランジスタＱ₃のコレクタは直流電源Ｅ₁の正端子
に接続され、トランジスタＱ₄のコレクタは直流電源Ｅ₁
の負端子に接続されている。トランジスタＱ₃,Q₄のベー
スはホトカプラＱ₇におけるホトトランジスタのコレク
タに接続されており、エミッタはパワーMOSFETよりなる
スイッチング素子Ｑ₁のゲートに接続されている。その
他の回路構成については、第13図回路と同様である。

以下、その動作について説明する。矩形波発振回路３
は外付けのCR素子の時定数で決まる周波数の１対の発振
出力を生じ、各発振出力によりトランジスタＱ₈とホト
カプラＱ₇のホトトランジスタが交互にオンオフされ
る。トランジスタＱ₈がオンされたときには、スイッチ
ング素子Ｑ₂のゲートが低レベルとなって、スイッチン
グ素子Ｑ₂がオフとなり、トランジスタＱ₈がオフされた
ときには、スイッチング素子Ｑ₂のゲートが高レベルと
なって、スイッチング素子Ｑ₂がオンとなる。スイッチ
ング素子Ｑ₁についても同様に動作する。負荷電流が増
大したときには、負荷Ｚと直列に挿入されたコンデンサ
Ｃ₂の両端電圧の交流リップル分が大きくなり、検出回
路２における平滑コンデンサＣ₇の両端電圧が上昇し、
トランジスタＱ₉のベース電流が増えて、トランジスタ
Ｑ₉のインピーダンスが低くなるので、矩形波発振回路
３の時定数が小さくなる。これによって、駆動回路１の
発振周波数が高くなり、負荷電流が減少するので、負荷
電流の変動は抑制され、インバータ回路の動作が安定化
されるものである。本実施例のように、コンデンサＣ₁,
C₂の一端が直流電源Ｅの一端（特に負端子）に共通に接
続されるように構成すれば、駆動回路１と検出回路２の
アースレベルを共通にすることができるので、検出回路
２の出力により駆動回路１を制御することが容易とな
り、好都合である。

第18図は本発明のさらに別の実施例の回路図である。
本実施例にあっては、第17図回路における検出回路２内
にコンパレータＱ₁₀を設けて、入力電圧が所定の閾値を
越えるか否かで検出出力を発生するか否かを選択し、検
出回路２の動作点を明確化したものである。コンパレー
タＱ₁₀の負入力端子には、直流電源Ｅ₃による基準電圧
が印加されており、正入力端子には、コンデンサＣ₇の
電圧が印加されている。コンパレータＱ₁₀の正入力端子
の電圧が負入力端子の電圧よりも高くなると、コンパレ
ータＱ₁₀の出力端子は“High"レベルとなり、抵抗Ｒ₃を
介してトランジスタＱ₉にベース電流が流れる。コンパ
レータＱ₁₀の正入力端子の電圧が負入力端子の電圧以下
である場合には、コンパレータＱ₁₀の出力端子は“Low"
レベルとなり、トランジスタＱ₉にはベース電流が流れ
ない。したがって、本実施例では負荷電流が過大となっ
たときに、駆動回路１の発振周波数が高くなり、負荷電
流を抑制するように動作するものである。

第19図は本発明の他の実施例の回路図である。本実施
例にあっては、複数の負荷Ｚ₁,Z₂が夫々直流成分カット
用のコンデンサＣ₂₁,C₂₂を介して、共振用のコンデンサ
Ｃ₁に並列接続されている。各コンデンサＣ₂₁,C₂₂に
は、検出回路2a,2bが夫々接続されており、その検出出
力に応じて駆動回路１が制御されるようになっている。
その他の回路構成については、第17図の実施例と同様で
ある。

［発明の効果］本発明は上述のように、LC直列共振回路を有するイン
バータ装置において、直流成分カット用のコンデンサを
負荷と直列に設けたことによって、このコンデンサでの
高周波損失を低減することができ、また、容量の低減も
可能なことから、コンデンサの小形化、低コスト化が可
能となり、しかも、コンデンサの容量ばらつきに対する
負荷電流の変動も少なくできるので、特性の安定化が図
れるという効果がある。また、実質的に共振に寄与する
コンデンサを直流カット用のコンデンサから見て電源側
と負荷側とに分けたので、直流カット用のコンデンサの
容量が従来より小さくても、負荷と並列に接続されたコ
ンデンサと直流カット用のコンデンサとの分圧作用によ
る負荷電圧の低下を少なくできるという利点もある。

また、負荷の数に応じて変化するインダクタンス成分
を含む負荷回路を、LC直列共振回路を有するインバータ
装置により駆動する場合において、本発明のように、直
列成分カット用のコンデンサを負荷回路と直列に設けれ
ば、一部の負荷が取り外されて、負荷回路のインダクタ
ンス成分が変化しても、LC直列共振回路と負荷回路の間
に直流成分カット用のコンデンサが介在することによ
り、LC直列共振回路による共振周波数の変化を緩和して
異常現象の発生を防止できるため、信頼性の高いインバ
ータ装置を実現できるという効果がある。

さらに、この直流成分カット用のコンデンサによる検
出電圧にてインバータの駆動回路を負荷電流が安定する
ように制御したことにより、簡単な構成で安価に負荷電
流を検出することができ、しかも低損失で安定に負荷電
流の変動を抑制することができるという効果がある。

なお、直流成分カット用のコンデンサから駆動回路の
動作電源電圧を得るように構成すれば、直流電源から動
作電源電圧を得る場合に比べて、電源回路での回路損失
をほぼ半減させることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は同上の
動作波形図、第３図は同上の動作説明図、第４図は本発
明の第２実施例の回路図、第５図（ａ）乃至（ｄ）は同
上の等価回路図、第６図及び第７図は同上の動作波形
図、第８図は本発明の第３実施例の回路図、第９図は本
発明の第４実施例の回路図、第10図は本発明の第５実施
例の回路図、第11図は本発明の第６実施例の回路図、第
12図は本発明の第７実施例の回路図、第13図（ａ）は本
発明の第８実施例の回路図、同図（ｂ）及び同図（ｃ）
は同上の要部回路図、第14図は同上の動作波形図、第15
図は本発明の第９実施例の回路図、第16図は同上の要部
ブロック回路図、第17図は本発明の第10実施例の回路
図、第18図は本発明の第11実施例の回路図、第19図は本
発明の第12実施例の回路図、第20図は従来例の回路図、
第21図は同上の動作波形図、第22図は他の従来例の回路
図、第23図は同上の動作波形図、第24図及び第25図
（ａ）乃至（ｃ）は同上の等価回路図、第26図乃至第28
図は同上の動作波形図である。Ｅは直流電源、Ｑ₁,Q₂はスイッチング素子、Ｄ₁,D₂はダ
イオード、Ｌ₁はチョーク、Ｃ₁,C₂はコンデンサ、FL,FL
1,FL2は放電灯負荷、Ｚは負荷、LDは負荷回路、Ｌ_Bはバ
ランサ、１は駆動回路、２は検出回路である。

Claims

(57)【特許請求の範囲】

【請求項１】直流電源と、直流電源に接続された第１及
び第２のスイッチング素子の直列回路と、各スイッチン
グ素子を交互にオンさせる駆動回路と、第１及び第２の
スイッチング素子の接続点と直流電源の一端との間に接
続されたチョークと第１のコンデンサの直列回路と、第
１のコンデンサと並列に接続された負荷回路と第２のコ
ンデンサとの直列回路とを備え、前記負荷回路は、第３
のコンデンサを並列接続されており、第１及び第３のコ
ンデンサの合成容量と前記チョークのインダクタンス成
分とで実質的な共振周波数が決定されるように第１、第
２及び第３のコンデンサの容量を設定したことを特徴と
するインバータ装置。
【請求項２】直流電源と、直流電源に接続された第１及
び第２のスイッチング素子の直列回路と、各スイッチン
グ素子を交互にオンさせる駆動回路と、第１及び第２の
スイッチング素子の接続点と直流電源の一端との間に接
続されたチョークと第１のコンデンサの直列回路と、第
１のコンデンサと並列に接続された負荷回路と第２のコ
ンデンサとの直列回路とを備え、負荷回路は複数の負荷
と負荷の数に応じて変化するインダクタンス成分とを含
むことを特徴とするインバータ装置。
【請求項３】直流電源と、直流電源に接続された第１及
び第２のスイッチング素子の直列回路と、各スイッチン
グ素子を交互にオンさせる駆動回路と、第１及び第２の
スイッチング素子の接続点と直流電源の一端との間に接
続されたチョークと第１のコンデンサの直列回路と、第
１のコンデンサと並列に接続された負荷回路と第２のコ
ンデンサとの直列回路とを備え、第２のコンデンサの両
端電圧を検出する検出回路と、検出回路の検出出力に応
じて負荷電流を安定化するように駆動回路を制御する制
御手段とを備えて成ることを特徴とするインバータ装
置。