JP2738316B2 - Ｆｅｔ電力増幅装置 - Google Patents
Ｆｅｔ電力増幅装置Info
- Publication number
- JP2738316B2 JP2738316B2 JP29324094A JP29324094A JP2738316B2 JP 2738316 B2 JP2738316 B2 JP 2738316B2 JP 29324094 A JP29324094 A JP 29324094A JP 29324094 A JP29324094 A JP 29324094A JP 2738316 B2 JP2738316 B2 JP 2738316B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- amplifier
- output
- stage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高周波電力増幅装置に関
し、特に高周波電力増幅効率を良好としたＦＥＴ高周波
電力増幅装置に関するものである。
し、特に高周波電力増幅効率を良好としたＦＥＴ高周波
電力増幅装置に関するものである。
【０００２】
【従来の技術】従来、２段以上の従属接続で構成される
高周波電力増幅装置において、最終段ＦＥＴ増幅器をド
ライブするドライブ段のＦＥＴ増幅器（最終段以外の増
幅段）は、最終段が最大出力となる飽和状態でも線形領
域で動作するようにバイアス条件を考慮している。これ
は、使用しているＦＥＴが利得及び飽和出力に温度特性
を有していることから、温度変化に対しても、最終段の
ＦＥＴ増幅器を充分にドライブできるようドライブ段の
能力に余裕をもたせている為である。図６は、ドライブ
段増幅器最終段のブロック構成と各々の入出力特性を示
す図である。本図（ａ）において、１は入力端子、２は
ドライブ段増幅器、３は最終段増幅器、４は出力端子で
ある。図６（ｂ）はドライブ段の入出力特性、消費電力
特性、図６（Ｃ）は最終段の入出力特性を示す。図６
（Ｃ）の常温時の入出力特性２１において、最終段出力
の飽和出力近くのＡ点を得るために通常入力レベルはＢ
点となる。また、温度変化時の入出力特性２２におい
て、利得が低下した場合に同一の出力を得るため更にＣ
点の入力が必要となる。一方、図６（ｂ）のドライブ段
の入出力特性２３において、ドライブ段の出力レベルは
通常温度変動時の利得低下まで対応できるようＣ点まで
使用できるバイアス電圧に設定される。その結果、ドラ
イブ段の入力電圧対消費電力特性２４に基づき、ドライ
ブ段の消費電力はＥ点となり常温時の消費電力Ｆ点より
も増加した状態で使用している。即ち、通常の温度で使
用している時は、電力増幅装置が効率的に最良の状態に
なっていないことになる。請求項２記載のカウンタ部
は、クロック信号をカウントし、前記パラレルシリアル
変換部を動作させるロードパルスとＭ発のクロックパル
スを発生する手段と、前記シリアルパラレル変換部を動
作させる前記Ｍ発のクロックの反転信号発生手段と、前
記ラッチ部をラッチさせるラッチパルス発生手段とを有
することを特徴とするＬＳＩ入出力信号制御手段。
高周波電力増幅装置において、最終段ＦＥＴ増幅器をド
ライブするドライブ段のＦＥＴ増幅器（最終段以外の増
幅段）は、最終段が最大出力となる飽和状態でも線形領
域で動作するようにバイアス条件を考慮している。これ
は、使用しているＦＥＴが利得及び飽和出力に温度特性
を有していることから、温度変化に対しても、最終段の
ＦＥＴ増幅器を充分にドライブできるようドライブ段の
能力に余裕をもたせている為である。図６は、ドライブ
段増幅器最終段のブロック構成と各々の入出力特性を示
す図である。本図（ａ）において、１は入力端子、２は
ドライブ段増幅器、３は最終段増幅器、４は出力端子で
ある。図６（ｂ）はドライブ段の入出力特性、消費電力
特性、図６（Ｃ）は最終段の入出力特性を示す。図６
（Ｃ）の常温時の入出力特性２１において、最終段出力
の飽和出力近くのＡ点を得るために通常入力レベルはＢ
点となる。また、温度変化時の入出力特性２２におい
て、利得が低下した場合に同一の出力を得るため更にＣ
点の入力が必要となる。一方、図６（ｂ）のドライブ段
の入出力特性２３において、ドライブ段の出力レベルは
通常温度変動時の利得低下まで対応できるようＣ点まで
使用できるバイアス電圧に設定される。その結果、ドラ
イブ段の入力電圧対消費電力特性２４に基づき、ドライ
ブ段の消費電力はＥ点となり常温時の消費電力Ｆ点より
も増加した状態で使用している。即ち、通常の温度で使
用している時は、電力増幅装置が効率的に最良の状態に
なっていないことになる。請求項２記載のカウンタ部
は、クロック信号をカウントし、前記パラレルシリアル
変換部を動作させるロードパルスとＭ発のクロックパル
スを発生する手段と、前記シリアルパラレル変換部を動
作させる前記Ｍ発のクロックの反転信号発生手段と、前
記ラッチ部をラッチさせるラッチパルス発生手段とを有
することを特徴とするＬＳＩ入出力信号制御手段。
【０００３】また、他の従来例としては、ＦＥＴ増幅器
の温度特性を補償する例として特開平３−９９５０３号
公報による構成を図７示す。本図において、符号１は入
力端子、２はドライブ段増幅器、３は最終段増幅器、４
は出力端子、８はドレイン電圧制御電源回路、９は電源
入力端子、１０は温度センサ、１１はオペアンプ、１２
は可変減衰器である。入力端子から入力された信号はド
ライブ段増幅器２、最終段増幅器３により増幅され、出
力端子４に出力する。この時、温度センサ１０からオペ
アンプ１１を介して可変減衰器１２とドレイン電圧制御
電源回路８を同時に制御し、温度変化に対して利得補償
及び消費電力の増加を抑えるようにしている。
の温度特性を補償する例として特開平３−９９５０３号
公報による構成を図７示す。本図において、符号１は入
力端子、２はドライブ段増幅器、３は最終段増幅器、４
は出力端子、８はドレイン電圧制御電源回路、９は電源
入力端子、１０は温度センサ、１１はオペアンプ、１２
は可変減衰器である。入力端子から入力された信号はド
ライブ段増幅器２、最終段増幅器３により増幅され、出
力端子４に出力する。この時、温度センサ１０からオペ
アンプ１１を介して可変減衰器１２とドレイン電圧制御
電源回路８を同時に制御し、温度変化に対して利得補償
及び消費電力の増加を抑えるようにしている。
【０００４】
【発明が解決しようとする課題】この従来の多段接続し
た電力増幅装置の構成では温度変化により最終段の利得
が低下する分をドライブ段の出力レベルを予め上げてい
る為、通常の温度で使用した場合の消費電力が増加して
電力増幅装置全体の効率が低下するという問題があっ
た。
た電力増幅装置の構成では温度変化により最終段の利得
が低下する分をドライブ段の出力レベルを予め上げてい
る為、通常の温度で使用した場合の消費電力が増加して
電力増幅装置全体の効率が低下するという問題があっ
た。
【０００５】従って、本発明の目的は温度変化により利
得が変化した場合でもドライブ段のバイアス条件を最適
に設定し、全体の効率が最適となるような電力増幅装置
の提供にある。
得が変化した場合でもドライブ段のバイアス条件を最適
に設定し、全体の効率が最適となるような電力増幅装置
の提供にある。
【０００６】
【課題を解決するための手段】本発明のＦＥＴ電力増幅
装置は、複数のＦＥＴ増幅器を従属接続し、最終段のＦ
ＥＴ増幅器の飽和出力を一定となるよう前記最終段のＦ
ＥＴ増幅器以外のＦＥＴ増幅器（ドライブ段のＦＥＴ増
幅器）の出力を制御するＦＥＴ電力増幅装置において、
前記最終段のＦＥＴ増幅器の出力部と入力部のレベルを
検出するレベル検出手段と、前記ドライブ段のＦＥＴ増
幅器のドレイン端子のバイアス電圧を制御する電源回路
と、前記レベル検出手段の出力を入力して前記最終段の
ＦＥＴ増幅器の利得を計算し、前記利得に応じて前記Ｆ
ＥＴ電力増幅装置全体の効率が最適となるよう前記電源
回路の出力電圧を変化させる第１の制御回路とを具備す
ることを特徴とする。
装置は、複数のＦＥＴ増幅器を従属接続し、最終段のＦ
ＥＴ増幅器の飽和出力を一定となるよう前記最終段のＦ
ＥＴ増幅器以外のＦＥＴ増幅器（ドライブ段のＦＥＴ増
幅器）の出力を制御するＦＥＴ電力増幅装置において、
前記最終段のＦＥＴ増幅器の出力部と入力部のレベルを
検出するレベル検出手段と、前記ドライブ段のＦＥＴ増
幅器のドレイン端子のバイアス電圧を制御する電源回路
と、前記レベル検出手段の出力を入力して前記最終段の
ＦＥＴ増幅器の利得を計算し、前記利得に応じて前記Ｆ
ＥＴ電力増幅装置全体の効率が最適となるよう前記電源
回路の出力電圧を変化させる第１の制御回路とを具備す
ることを特徴とする。
【０００７】
【実施例】次に本発明について図面を参照にして説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
である。本図において、符号１は入力端子、２はドライ
ブ段増幅器、３は最終段増幅器、４は出力端子、５は入
力部レベル検出器、６は出力部レベル検出器、７は制御
回路、８はドレイン電圧制御電源回路、９は電源入力端
子である。
である。本図において、符号１は入力端子、２はドライ
ブ段増幅器、３は最終段増幅器、４は出力端子、５は入
力部レベル検出器、６は出力部レベル検出器、７は制御
回路、８はドレイン電圧制御電源回路、９は電源入力端
子である。
【０００９】入力端子１に入力された信号は、ドライブ
段増幅器２、最終段増幅器３により増幅され４に出力さ
れる。最終段増幅器３の入力部及び出力部のレベル検出
部によりレベルを検出、すなわち最終段増幅器３の利得
を検出し、その利得に応じてドライブ段の出力が効率最
大の状態でドライブできるように、制御回路７から電源
回路８を制御してドライブ段に最適なドレイン電圧を供
給している。図２は、図１の入出力特性を示す図であ
る。また、図２（ａ）はドライブ段の入出力特性と消費
電力特性、図２（ｂ）は最終段の入出力特性を示す図で
ある。図２（ｂ）により最終段出力Ａ点を得るために常
温時の通常入力レベルはＢ点の出力レベルとなる。この
出力レベルを得るためドライブ段の出力は図６（ｂ）の
入出力特性２３よりも飽和点の小さいドライブ段の入出
力特性２６に従ってＢ点の出力を得る。また、入出力特
性２６に対応する同図の入力電圧対消費電力特性２５に
より消費電力はＤ点となる。次に温度変化により最終段
の利得低下した場合に同一出力とするためには更にＣ点
の入力が必要となる。この時可能なドライブ段の最大出
力はＢ点であるが、利得低下をレベル検出器５とレベル
検出器６により検出し制御回路７により電源回路８の電
源電圧を制御しドライブ段のバイアス点を上げることに
より、図６に示した入出力特性２３と同一の特性として
最大出力はＣ点の出力を得る。また、消費電力は対応す
る入力電圧対消費電力特性２４に従ってＥ点となる。も
しドライブ段の電源電圧を制御せずに常に最大出力Ｃ点
が出せるよう設定しておくと、図６（ｂ）同一の特性を
有しているため最終段の入力がＢ点で済む利得の時でも
入出力特性２３に従って消費電力はＦ点となる。この消
費電力はＤ点の消費電力よりもかなり大きい値である。
従って、最終段の利得に応じて、ドライブ段の電源電圧
を制御することにより消費電力を最適に設定でき増幅装
置全体の効率を向上できる。
段増幅器２、最終段増幅器３により増幅され４に出力さ
れる。最終段増幅器３の入力部及び出力部のレベル検出
部によりレベルを検出、すなわち最終段増幅器３の利得
を検出し、その利得に応じてドライブ段の出力が効率最
大の状態でドライブできるように、制御回路７から電源
回路８を制御してドライブ段に最適なドレイン電圧を供
給している。図２は、図１の入出力特性を示す図であ
る。また、図２（ａ）はドライブ段の入出力特性と消費
電力特性、図２（ｂ）は最終段の入出力特性を示す図で
ある。図２（ｂ）により最終段出力Ａ点を得るために常
温時の通常入力レベルはＢ点の出力レベルとなる。この
出力レベルを得るためドライブ段の出力は図６（ｂ）の
入出力特性２３よりも飽和点の小さいドライブ段の入出
力特性２６に従ってＢ点の出力を得る。また、入出力特
性２６に対応する同図の入力電圧対消費電力特性２５に
より消費電力はＤ点となる。次に温度変化により最終段
の利得低下した場合に同一出力とするためには更にＣ点
の入力が必要となる。この時可能なドライブ段の最大出
力はＢ点であるが、利得低下をレベル検出器５とレベル
検出器６により検出し制御回路７により電源回路８の電
源電圧を制御しドライブ段のバイアス点を上げることに
より、図６に示した入出力特性２３と同一の特性として
最大出力はＣ点の出力を得る。また、消費電力は対応す
る入力電圧対消費電力特性２４に従ってＥ点となる。も
しドライブ段の電源電圧を制御せずに常に最大出力Ｃ点
が出せるよう設定しておくと、図６（ｂ）同一の特性を
有しているため最終段の入力がＢ点で済む利得の時でも
入出力特性２３に従って消費電力はＦ点となる。この消
費電力はＤ点の消費電力よりもかなり大きい値である。
従って、最終段の利得に応じて、ドライブ段の電源電圧
を制御することにより消費電力を最適に設定でき増幅装
置全体の効率を向上できる。
【００１０】ここで、電源回路８の詳細を図３に示す。
【００１１】本図において、電源入力端子９に入力され
た直流電圧は、制御回路７の出力電圧をＰＷＭ（パルス
幅変調回路）２０でパルス幅制御されたパルス信号に
て、スイッチングトランジスタＱ２１をスイッチングさ
れる。トランスＴ1 に発生するスイッチング電圧は、ダ
イオードＤ1 ，Ｄ2 を通してコイルＬ1 とコンデンサＣ
1 による整流回路を通して直流電圧Ｖd が得られる。
た直流電圧は、制御回路７の出力電圧をＰＷＭ（パルス
幅変調回路）２０でパルス幅制御されたパルス信号に
て、スイッチングトランジスタＱ２１をスイッチングさ
れる。トランスＴ1 に発生するスイッチング電圧は、ダ
イオードＤ1 ，Ｄ2 を通してコイルＬ1 とコンデンサＣ
1 による整流回路を通して直流電圧Ｖd が得られる。
【００１２】すなわち、制御回路７の出力電圧に基づい
て出力電圧が制御可能なスイッチングレキュレータ回路
となっている。
て出力電圧が制御可能なスイッチングレキュレータ回路
となっている。
【００１３】次に、制御回路７の構成及びその動作を示
す。
す。
【００１４】図４は、制御回路７のブロック図である。
【００１５】本図において、レベル検出器５，レベル検
出器６の各出力レベルをＡ／Ｄコンバータ３１に入力
し、ｃｐｕ３２，メモリ３３にて以下の制御動作を行っ
た後、Ａ／Ｄコンバータ３４に出力電圧として出力す
る。即ち、ドライブ段増幅器２の出力レベルに対して効
率最大となる電源電圧のデータをあらかじめ取得し、出
力レベルと効率最大の電源電圧を１対１のテーブルとし
て制御回路内のメモリーに入力しておく。また、前述の
ごとく電源回路８は、スイッチング電源で構成されお
り、制御信号により効率を損なうことなく出力電圧を可
変できる。
出器６の各出力レベルをＡ／Ｄコンバータ３１に入力
し、ｃｐｕ３２，メモリ３３にて以下の制御動作を行っ
た後、Ａ／Ｄコンバータ３４に出力電圧として出力す
る。即ち、ドライブ段増幅器２の出力レベルに対して効
率最大となる電源電圧のデータをあらかじめ取得し、出
力レベルと効率最大の電源電圧を１対１のテーブルとし
て制御回路内のメモリーに入力しておく。また、前述の
ごとく電源回路８は、スイッチング電源で構成されお
り、制御信号により効率を損なうことなく出力電圧を可
変できる。
【００１６】この制御信号電圧と電源出力電圧との関係
も同様にメモリ３３に記憶しておく。
も同様にメモリ３３に記憶しておく。
【００１７】最終段増幅器３の入力部のレベル検出部５
と出力部のレベル検出部６との各出力電圧を入力し、そ
の差分をとり、最終段の動作利得が計算できる。この計
算結果によってドライブ段増幅器２の動作出力レベルが
分かる。
と出力部のレベル検出部６との各出力電圧を入力し、そ
の差分をとり、最終段の動作利得が計算できる。この計
算結果によってドライブ段増幅器２の動作出力レベルが
分かる。
【００１８】この動作出力レベルは、前述したメモリ内
テーブルから効率最大となる電源電圧を読み出し、その
電源電圧を電源回路８から出力するよう制御出力電圧を
得ている。
テーブルから効率最大となる電源電圧を読み出し、その
電源電圧を電源回路８から出力するよう制御出力電圧を
得ている。
【００１９】また、レベル検出部５，６は、共に高周波
信号を検波できれば良く一般に用いられるようにカップ
ラー，検波器，低周波増幅器で簡単に構成しうる。
信号を検波できれば良く一般に用いられるようにカップ
ラー，検波器，低周波増幅器で簡単に構成しうる。
【００２０】図５は本発明による他の実施例のブロック
図である。本図において、最終段の利得を最終段増幅器
３近傍に設置した温度センサ１０で検出しドライブ段増
幅器２のバイアスを制御回路１３により制御するように
したものである。
図である。本図において、最終段の利得を最終段増幅器
３近傍に設置した温度センサ１０で検出しドライブ段増
幅器２のバイアスを制御回路１３により制御するように
したものである。
【００２１】本実施例の制御回路１３は、図１の制御回
路７とは、レベル検出器５，６の出力電圧の差から利得
を求めるのと異なり最終段増幅器３の温度対利得の関係
を予め測定しておきその値を記憶し、実際の温度を温度
センサ１０の出力を入力して、利得を求めることを除い
て、他の動作は同一である。
路７とは、レベル検出器５，６の出力電圧の差から利得
を求めるのと異なり最終段増幅器３の温度対利得の関係
を予め測定しておきその値を記憶し、実際の温度を温度
センサ１０の出力を入力して、利得を求めることを除い
て、他の動作は同一である。
【００２２】
【発明の効果】以上説明したように本発明によれば、最
終段の利得に応じてドライブ段のバイアス条件を消費電
力ミニマム、すなわち効率最大となるように、ドライブ
段のドレイン電源電圧を制御することにより常に電源効
率の高い増幅装置が実現できる。
終段の利得に応じてドライブ段のバイアス条件を消費電
力ミニマム、すなわち効率最大となるように、ドライブ
段のドレイン電源電圧を制御することにより常に電源効
率の高い増幅装置が実現できる。
【図１】本発明による一実施例のブロック図である。
【図２】図１の実施例の入出力及び消費電力の特性を示
す図である。
す図である。
【図３】図１の実施例の電源回路８の構成を示す図であ
る。
る。
【図４】図１の実施例の制御回路７の構成を示す図であ
る。
る。
【図５】本発明の他の実施例のブロック図である。
【図６】従来の電力増幅器のブロック図と、入出力及び
消費電力の特性を示す図である。
消費電力の特性を示す図である。
【図７】従来の他の電力増幅器のブロック図を示す図で
ある。
ある。
１ 入力端子 ２ ドライブ段増幅器 ３ 最終段増幅器 ４ 出力端子 ５ 入力部レベル検出器 ６ 出力部レベル検出器 ７ 制御回路 ８ ドレイン電圧制御電源回路 ９ 電源入力端子 １０ 温度センサ １１ オペアンプ １２ 可変減衰器 １３ 制御回路 ２０ パルス幅変調回路 ２１ 最終段増幅器の常温時の入出力の特性 ２２ 最終段増幅器の温度変化時の入出力特性 ２３ ドライブ段増幅器の入出力特性（温度変動） ２４ ドライブ段増幅器の入力電圧対消費電力特性
（温度変動） ２５ ドライブ段増幅器の入力電圧対消費電力特性
（温度変動） ２６ ドライブ段増幅器の入出力特性（常温） Ｑ１ スイッチングトランジスタ Ｄ1 ，Ｄ2 ダイオード Ｌ1 コイル Ｃ1 コンデンサ Ｔ1 トランス
（温度変動） ２５ ドライブ段増幅器の入力電圧対消費電力特性
（温度変動） ２６ ドライブ段増幅器の入出力特性（常温） Ｑ１ スイッチングトランジスタ Ｄ1 ，Ｄ2 ダイオード Ｌ1 コイル Ｃ1 コンデンサ Ｔ1 トランス
Claims (6)
- 【請求項１】 複数のＦＥＴ増幅器を従属接続し、最終
段のＦＥＴ増幅器の飽和出力を一定となるよう前記最終
段のＦＥＴ増幅器以外のＦＥＴ増幅器（ドライブ段のＦ
ＥＴ増幅器）の出力を制御するＦＥＴ電力増幅装置にお
いて、前記最終段のＦＥＴ増幅器の出力部と入力部のレ
ベルを検出するレベル検出手段と、前記ドライブ段のＦ
ＥＴ増幅器のドレイン端子のバイアス電圧を制御する電
源回路と、前記レベル検出手段の出力を入力して前記最
終段のＦＥＴ増幅器の利得を計算し、前記利得に応じて
前記ＦＥＴ電力増幅装置全体の効率が最適となるよう前
記電源回路の出力電圧を変化させる第１の制御回路とを
具備することを特徴とするＦＥＴ電力増幅装置。 - 【請求項２】 前記第１の制御回路は、前記最終段のＦ
ＥＴ増幅器の出力部と入力部の各々のレベル検出出力を
入力し、両出力電圧の差分をとり、前記最終段の利得を
求め、前記利得に対して前記ドライブ段のＦＥＴ増幅器
がＦＥＴ電力増幅装置全体の効率が最適となるバイアス
電圧を前記電源回路より供給するよう制御することを特
徴とする請求項１記載のＦＥＴ電力増幅装置。 - 【請求項３】 前記第１の制御回路は、あらかじめ記憶
された前記ドライブ段のＦＥＴ増幅器の動作出力レベル
に対する効率を最適とするバイアス電圧及び前記電源回
路の制御電圧とに基づき、前記利得を検出して得られる
所要動作レベルに対する最適なバイアス電圧を決定する
ことを特徴とする請求項２記載のＦＥＴ電力増幅装置。 - 【請求項４】 複数のＦＥＴ増幅器を従属接続し、最終
段のＦＥＴ増幅器の飽和出力を一定となるよう前記最終
段のＦＥＴ増幅器以外のＦＥＴ増幅器（ドライブ段のＦ
ＥＴ増幅器）の出力を制御するＦＥＴ電力増幅装置にお
いて、前記最終段のＦＥＴ増幅器の近傍に設置した温度
センサと、前記ドライブ段のＦＥＴ増幅器のドレイン端
子のバイアス電圧を制御する電源回路と、前記最終段の
ＦＥＴ増幅器の近傍に設置した前記温度センサの出力を
入力して前記最終段のＦＥＴ増幅器の利得を計算し、前
記利得に応じて前記ＦＥＴ電力増幅装置全体の効率が最
適となるよう前記電源回路の出力電圧を変化させる第２
の制御回路とを有することを特徴とするＦＥＴ電力増幅
装置。 - 【請求項５】 前記第２の制御回路は、前記最終段のＦ
ＥＴ増幅器近傍の温度を入力し、あらかじめ記憶してあ
る温度と前記ドライブ段のＦＥＴ増幅器がＦＥＴ電力増
幅装置全体の効率が最適となるバイアス電圧との関係に
基づき、前記ドライブ段のＦＥＴ増幅器の効率が最適と
なるバイアス電圧を前記電源回路より供給するよう制御
することを特徴とする請求項４記載のＦＥＴ電力増幅装
置。 - 【請求項６】 前記電源回路は、前記第１又は第２の制
御回路の出力電圧で出力電圧が制御できるスイッチイン
グレギュレータを用いることを特徴とする請求項１又は
４記載のＦＥＴ電力増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29324094A JP2738316B2 (ja) | 1994-11-28 | 1994-11-28 | Ｆｅｔ電力増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29324094A JP2738316B2 (ja) | 1994-11-28 | 1994-11-28 | Ｆｅｔ電力増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154020A JPH08154020A (ja) | 1996-06-11 |
| JP2738316B2 true JP2738316B2 (ja) | 1998-04-08 |
Family
ID=17792255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29324094A Expired - Fee Related JP2738316B2 (ja) | 1994-11-28 | 1994-11-28 | Ｆｅｔ電力増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738316B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173982A (ja) * | 2005-12-19 | 2007-07-05 | Toshiba Corp | 温度補償増幅器 |
| JP2008271517A (ja) * | 2007-03-23 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器、半導体装置、および高周波電力増幅方法 |
| JP5472115B2 (ja) * | 2008-10-16 | 2014-04-16 | 日本電気株式会社 | 電力増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0648976Y2 (ja) * | 1987-01-16 | 1994-12-12 | 日本電気株式会社 | 温度補償型ｆｅｔ増幅器 |
| JPS63133716U (ja) * | 1987-02-21 | 1988-09-01 |
-
1994
- 1994-11-28 JP JP29324094A patent/JP2738316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08154020A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614310B2 (en) | Zero-overhead class G amplifier with threshold detection | |
| US6396933B1 (en) | High-fidelity and high-efficiency analog amplifier combined with digital amplifier | |
| JP2004529514A5 (ja) | ||
| JP3085274B2 (ja) | 光送信器 | |
| US7124592B2 (en) | Temperature controlling circuit for a semiconductor light-emitting device | |
| US7091790B2 (en) | Power amplifier (PA) efficiency with low current DC to DC converter | |
| JPH06252662A (ja) | 電力増幅装置 | |
| JPH08303629A (ja) | 比例ソレノイドバルブ制御システム | |
| US6181087B1 (en) | Discharge lamp operating device | |
| JP2738316B2 (ja) | Ｆｅｔ電力増幅装置 | |
| US7646187B2 (en) | Method and apparatus for switching regulator capable of quick feedback from load | |
| US5101170A (en) | High-efficiency audio amplifier | |
| JPH09121125A (ja) | 増幅器のバイアス電流制御回路 | |
| JP3403195B2 (ja) | 特にマイクロ波信号増幅用の衛星搭載ｍｅｓｆｅｔ電力増幅器およびその電源ユニット | |
| JP2886322B2 (ja) | 電動機制御装置 | |
| JP2900677B2 (ja) | 電力増幅器 | |
| JPH04278705A (ja) | 高周波電力増幅器 | |
| CN1965472A (zh) | 用于doherty放大器偏置的方法与装置 | |
| JPH06188660A (ja) | 電力増幅回路 | |
| KR200263998Y1 (ko) | 휴대폰에서전력증폭기의효율개선회로 | |
| JPH10215569A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100524949B1 (ko) | 광디스크의 배속에 따라 증폭이득을 제어하는 광신호변환장치 및 그의 증폭이득 제어방법 | |
| US20240056039A1 (en) | Switching amplifier circuitry | |
| JP2001042956A (ja) | 誘導性負荷駆動回路 | |
| JP2001168446A (ja) | 半導体レーザの自動温度制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |
|
| LAPS | Cancellation because of no payment of annual fees |