JP2737823B2 - コンピュータ・システム - Google Patents

コンピュータ・システム

Info

Publication number
JP2737823B2
JP2737823B2 JP6080403A JP8040394A JP2737823B2 JP 2737823 B2 JP2737823 B2 JP 2737823B2 JP 6080403 A JP6080403 A JP 6080403A JP 8040394 A JP8040394 A JP 8040394A JP 2737823 B2 JP2737823 B2 JP 2737823B2
Authority
JP
Japan
Prior art keywords
zone
instruction
address
ccw
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6080403A
Other languages
English (en)
Other versions
JPH06348601A (ja
Inventor
ロジャー・ルイス・コーミア
スティーブン・ガードナー・グラッセン
ムーン・ジュ・キム
アレン・ハーマン・プレストン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06348601A publication Critical patent/JPH06348601A/ja
Application granted granted Critical
Publication of JP2737823B2 publication Critical patent/JP2737823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284Multiple user address space allocation, e.g. using different base addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ・システム
に係り、更に詳細に説明すれば、変更可能なメモリ区分
(区画)機構を有するコンピュータに係る。
【0002】
【従来の技術】次に示す関連出願は、本発明が使用され
る環境を有するシステムにおける幾つかの最近の改善を
表す。米国特許第5345590号(1991年7月5
日に公開の欧州特許出願第472861号に対応)。
【0003】米国特許第5253344号、及び米国特
許第5371867号。
【0004】K.J.Duvalsaint らによる米国特許出願
第014977号 "Multi-Zone Relocation Facility C
omputer Memory System" (1993年2月8日出
願)、及び米国特許第5426748号。
【0005】これらの関連出願及び本願は、IBM社に
譲渡されている。
【0006】これらの関連出願の説明は、本願において
も援用する。
【0007】説明の便宜上、本明細書において使用する
幾つかの用語を定義する。 基本モード:ハイパバイザが不在であり、各オペレーテ
ィング・システム(制御プログラム)がマシン上で直接
実行されるような、IBM社のES/9000などのコ
ンピュータ・システムの動作モード。ES/9000の
プロセッサは、基本モード及びLPARモードを有す
る。基本モードにおいて、プロセッサは、例えば1メガ
バイトの1個又は2個の物理区分を含むことができる。
IBM社のESA/390システムは、任意の仮想空間
及び実メモリにおいて、最大2の31乗、即ち2ギガバ
イトの論理(実又は仮想)アドレッシングを使用するこ
とができる。しかし、仮想空間は、そのように制限され
るものではなく、例えば米国特許第5426748号及
び同第4355355号に開示されているように、更に
拡張することができる。 CCW:チャネル・コマンド・ワード CEC:中央エレクトロニック複合体。最近のコンピュ
ータ・システムは、1つ以上の中央プロセッサ(C
P)、主記憶(MS)及び入出力(I/O)システムを
含んでいる。一般に、入出力システムは、チャネル・コ
マンド・ワード(CCW)のプログラム制御下でチャネ
ル制御を行う処の、コプロセッサ形式の入出力制御装置
を含んでいる。この入出力システムは、別の資源を含む
CEC内に設けられる。 DAT:動的アドレス変換。 拡張記憶(ES):主記憶の一部ではない記憶域であっ
て、通常は、メインフレーム内に設けられている。拡張
記憶は、31アドレス・ビットによりアドレス可能なメ
モリに制限されていた処の、IBMシステム/370体
系に由来するものである。 ゲスト:ホストにより、コンピュータ・システムのメモ
リ内の論理区分又はゾーンに割り当てられるオペレーテ
ィング・システム。 ホスト:システムの異なる区分内にある全てのゲスト・
オペレーティング・システムを監視する処の、VMのよ
うなハイパバイザ・プログラム。 ハイパバイザ:同一の物理CEC上で複数のオペレーテ
ィング・システムの実行を可能とするソフトウェア、又
はソフトウェア及びハードウェアの監視システムであっ
て、同一の物理資源に関する並行論理処理を可能とす
る。VM/370は、初期の例である。監視プログラム
・システムは、複数のデバイスをシミュレートすること
ができる。この点については、IBM Technical Disclosu
re Bulletin, Vol. 16, No. 5, October 1973, pp. 138
6-1388 及び IBM Technical Disclosure Bulletin, Feb
ruary 1974, pp.3016-3017 を参照されたい。 IDAW:間接データ・アドレス・ワード LPAR:各物理区分(PP)が多くの論理区分(L
P)を含むことができるように、複数の物理区分又はサ
イドを論理的に分離することができる、コンピュータ・
システムのモード。LPARモードでは、一のハイパバ
イザが存在して、全ての論理区分内の全てのオペレーテ
ィング・システムを支援する。ハイパバイザの制御下で
は、特定のプロセス/システムが使用するように、論理
区分を割り当てることができる。LPARは、一のハイ
パバイザであって、全体的システム・コンテキストにお
いて、これを「ホスト」と呼ぶことができる。本発明の
環境では、LPARは、一のデータ・サーバとして機能
することができる。 主記憶(MS):コンピュータにおいて直接アドレッシ
ングによりアドレス可能なメモリ。 ORB:動作要求ブロック。動作要求ブロックは、サブ
チャネル開始(SSCH)命令のオペランドである。こ
れは、かかる特定の開始機能を制御するために使用され
る諸パラメータを指定する。 OS:オペレーティング・システム ページ又はページ・フレーム:通常は、アドレス変換及
び再配置のために使用される実メモリの単位。各ページ
は、仮想アドレッシングにより、主記憶と拡張記憶の間
で移動可能である。 PR/SM:IBM社のプロセッサ資源/システム・マ
ネージャ。ホストのマイクロコード又は内部コードによ
り実現される。「PR/SM」は、IBM社の商標であ
る。PR/SMは、単一の物理システムの諸資源が予定
の異なる論理マシン又は「区分」間で分割されることを
許容する処の、マシン・ハードウェア機構をさす。 VM:仮想マシン。ホストのソフトウェア形式を取り、
CECの異なる位置にある全てのゲスト・オペレーティ
ング・システムを監視する。「VM」は、IBM社の商
標である。 MVS:多重仮想記憶。ゲストとして使用されるオペレ
ーティング・システムのソフトウェア形式。「MVS」
は、IBM社の商標である。 MVS/ESA:多重仮想記憶/エンタープライズ・シ
ステム体系。1990年9月に導入されたIBM社のE
S/9000シリーズのコンピュータ・システム体系。
MVS/ESAは、MVSをCECのゲスト・モードに
おけるオペレーティング・システムとして使用する。
「MVS/ESA」並びに「ES/9000」は、IB
M社の商標である。 サーバ/ホスト:ネットワーク内で結合された幾つかの
クライアント又はゲストを有する処の、ホスト又はデー
タ・サーバとして動作可能なマシン。 SSCH:サブチャネル開始命令。 ゾーン:記憶域は、記憶ロケーションの複数のブロック
に分割可能であり、中央エレクトロニック複合体(CE
C)に使用可能な全ての資源から構成可能である。
【0008】次に、従来の技術について述べる。コンピ
ュータ・システム分野の発明又は進歩は、オープン環境
内で有用であるべきである。将来システムのオープン環
境は、過去のシステムと同様に、将来のシステムも含
む。IBM社のマシン、アムダール社のマシンなどは、
システム/390などのIBM社のメインフレームを基
本とするハイパバイザ(米国特許第4564903号な
ど)を使用する。前述のES/9000シリーズは、基
本モード及び諸資源の論理区分化を伴うハイパバイザ・
モードで動作可能である。これらの区分を作成すると、
ハイパバイザ環境内の複数の小さなマシンが、CECに
対応する多重プロセッサ・システム内のメモリを共用す
ることが可能となる(例えば、IBM Technical Disclosu
re Bulletin, No. 7B, December 1991, p.309 を参
照)。また、並列システムや、並列マシン及び区分化メ
モリを利用するネットワークにおいて、メモリ使用度及
びマシンの動作性能を向上させることが望ましい。
【0009】メモリの区分は、メインフレーム及びネッ
トワーク・システム内の並列マシンのプロセッサのため
に使用されるだけでなく、一の制御プロセッサが数百又
は数千もの並列処理ノードを制御するような超並列マシ
ン内でも使用される。超並列マシンの初期の例は、IB
M社の研究用の「RP3」であり、最近の別の例は、コ
ネクション・マシン社の「CM−5」である。こうした
システムでは、一の制御プロセッサが、プロセッサ間通
信ネットワークにより接続された並列処理ノードの機能
を調整するようになっている。一の計算ノードは、一の
メモリ区分を使用するようにグループ化された、1群の
処理ノードから構成可能である。IBM社のメインフレ
ームの構造は、1群のプロセッサ(その各々は複数の機
能ユニットを有することができる)を並列に動作させる
というものである。かかるメインフレームでは、米国特
許第4843541号に開示されているように、実モー
ドが使用可能であるが、ハイパバイザ・モードも存在す
る。このハイパバイザ・モードは、データ処理システム
を複数の論理区分に区分化することを許容する。制御用
のシステムは、ホストと呼ばれる。このホストは、超並
列マシン内の制御プロセッサ又はネットワーク化システ
ム内のデータ・サーバとすることができ、それぞれのゲ
スト又はクライアントが異なる区分内で動作可能となる
ように、ホストの制御コード、ハードウェア及びマイク
ロコードを使用する。一のシステムは、その主記憶、拡
張記憶、チャネル及びサブチャネル資源を、当該システ
ム内の異なる区分(LPAR論理区分)に割り当てるの
で、異なるクライアント又はゲストは、これらの異なる
区分内でそれぞれのアプリケーションを処理することが
できるようになる。多重プロセッサ環境では、チャネル
DATを利用するソフトウェアの存在が知られている。
現在開発中のマシン同様、独自のメモリ・システムを有
する旧来の既存のマシンに関しても、区分の使用度が向
上した環境内で動作可能であることが望ましい。
【0010】更に、こうした開発が、ハイパバイザ環境
を利用するというコンピュータ・システムの現在の傾向
に沿って行われるのであれば、CECの論理区分化をよ
り多くのシステムにおいて活用することが望ましい。こ
うしたシステムは、独自の記憶空間を必要とし、その記
憶空間をアドレス0から最大アドレスまで割り当てられ
た、一の実体としてアドレス可能でなければならない。
チャネルDATを支援しないシステムでは、ハイパバイ
ザは、SSCH命令を発行する前に、CCWアドレスの
変換を実行する。また、メモリの使用度について必要な
発展が、或るコンピュータ製造メーカの旧来のソフトウ
ェアの場合のように、チャネルDATを利用するシステ
ムにおいても使用可能であることが望ましい。
【0011】ユーザ・プログラム又はアプリケーション
をその内部で実行する区分に関する問題の1つは(かか
る区分が実区分か論理区分かに関係なく)、かかる区分
に対し記憶域を割り当てなければならない、ということ
である。これは、オペレーティング・システム又は管理
者により実行される。米国特許第4843541号は、
システム内にある入出力チャネル資源及びサブチャネル
資源の絶対アドレスを、これらの資源の割り当て済み区
分へ自動的に再配置するようにした技術を開示してい
る。即ち、異なるゲスト・プログラミング・システムの
絶対アドレス及び仮想アドレスが、拡張記憶用のページ
・アドレスと同様、それらの割り当て済み区分に再配置
されるようになっている。
【0012】IBM社のES/3090は、LPARハ
イパバイザを有するPR/SMマシンとして機能する。
物理資源の分離及び割り当ては、当該マシンの解釈実行
機能により支援され、「LPAR」と呼ばれるハイパバ
イザの内部コードにより実行される。同様に、個々の区
分は、それぞれ「ゲスト」マシンと呼ばれる。多重クラ
イアント/データ・サーバ・ネットワーク化環境では、
それぞれのクライアント・マシンをゲストのように扱う
ことが望ましい。
【0013】複数のプロセッサが同時に動作するような
ネットワーク環境及び他のシステム(超並列マシン)と
同様、並列システム内のメモリの使用度及びマシンの動
作性能を向上させることが望ましい。実制御式及びハイ
パバイザ制御式の処理システムの両者において、機能的
並列性(入出力動作並びに別個の加算及び乗算動作のよ
うに、異なる機能が同時に実行されること)を向上させ
るのが望ましい。しかし、これを自動的に実行するに当
たっての障害の1つは、区分制御構造である。従来は、
区分を変更する必要がある場合、マシンは静止状態にな
ければならなかった。このため、記憶空間を再配置する
べく、管理コンソール又はデータ・サーバから、マシン
構成が制御されていた。
【0014】ES/3090及び最近のES/9000
シリーズなどの高度並列プロセッサでは、発展技術を使
用すべきである。ES/3090は、後述するように、
一種のゾーン再配置を実行する。このマシンに関する刊
行物は、"Processor Resource/Systems Manager Planni
ng Guide for the ES/3090 Processor Complex"(IB
M発行番号GA22-7123-3)である。ES/9000シリ
ーズの発展技術については、関連出願において、記憶空
間を再配置し、そのサイズ及びロケーションを全体的又
は部分的に変更する方法が開示されている(前掲の米国
特許出願第014977号を参照)。
【0015】
【発明が解決しようとする課題】活動的な処理の間に、
1つ以上のクライアント又はゲストのための記憶空間を
再配置可能とすることが望ましい。将来開発するシステ
ムと同様に、前述の既存のシステムについても、記憶空
間の再配置を実現することが望ましい。また、既存のE
S/9000システムが、独自のアプリケーションを処
理するプロセッサとして動作するだけでなく、データ・
サーバとしても機能できるように、記憶空間の再配置を
実現する方法を提供することが望ましい。これらの環境
内で動作する幾つかのオペレーティング・システムに関
する問題は、これらがCCW内で仮想データ・アドレス
を使用することである。かかる仮想CCWを支援するた
めには、ハイパバイザ(LPAR)は、一のSSCH命
令を発行する前に、かかるCCWアドレスの変換を実行
しなければならない。
【0016】克服しなければならない前述の課題に鑑
み、本発明は、互いに異なる前述の要望を達成すること
に向けられている。
【0017】
【課題を解決するための手段】本発明によれば、既存の
システム及び将来開発されるシステムにおいて、活動的
な処理の間に、1つ以上のクライアント又はゲスト用の
区分の記憶空間を再配置することが可能となる。本発明
の改良されたゾーン再配置機構によれば、ホストの絶対
ロケーションに対するゲスト記憶空間の依存性が除去さ
れる。従って、一のゲストが再配置される場合に、チャ
ネル・プログラムを停止したり、これを再変換する必要
はないのである。
【0018】この結果、一の主記憶と、一のサーバ/ホ
スト内に配置される複数の機能ユニットと、複数のクラ
イアントを有するコンピュータ・システムが提供され
る。各クライアントは、サーバ/ホストのオペレーティ
ング・システムのコピー又は独自のオペレーティング・
システムを有し、当該クライアント及びサーバ/ホスト
又は別のクライアントがアプリケーションを活動的に処
理している間に、当該クライアントの1つ以上のアプリ
ケーション用の記憶空間を動的に再配置するように、サ
ーバ/ホスト又は別のクライアントと共同動作するよう
になっている。
【0019】本発明は、同一の物理システム内の異なる
論理区分内に存在するクライアント/サーバ区分を支援
する。サーバは、入出力動作を開始して、クライアント
の記憶域にデータを直接的に読み出させる。これは、本
発明のCCW再配置機構によるものである。このCCW
再配置機構は、CCW及びそのデータ・アドレスを、サ
ブチャネル(具体的にはSSCH命令。以下同じ。)内
で指定されるのと同一のゾーン内に再配置することを許
容する。更に、このCCW再配置機構は、CCW及びI
DAWを、サブチャネル内で指定されるゾーンとは異な
るゾーン内に配置することを許容するとともに、そのデ
ータ・アドレスを、SSCH命令の発行元プログラム
(以下「発行元」と略記)のゾーン、又はサブチャネル
内で指定されるゾーンの何れかに配置することを許容す
る。
【0020】本発明は、ORB内の一のビットを定義す
る。このビットは、CCWアドレスの変換を制御する。
【0021】また、本発明は、CCW内の一のビット及
びIDAW内の一のビットを定義する。これらのビット
は、CCW内及びIDAW内のデータ・アドレスの変換
を制御する。
【0022】ORB内の前記ビット(再配置標識ビッ
ト、Jと呼ばれる)が1である場合、CCWアドレス
は、SSCH命令の発行元のゾーンに基づく。CCW内
の前記ビット(アドレス標識ビット、Aと呼ばれる)
は、CCW内のデータ・アドレスが、SSCH命令の発
行元のアドレス、又はサブチャネル内で指定されるゾー
ン内のアドレスの何れであるかを指定する。
【0023】「J」ビットが1で、CCW内の間接デー
タ・アドレス(I)ビットが1である場合、IDAW内
の「A」ビットは、IDAW内のデータ・アドレスが、
SSCH命令の発行元のアドレス、又はサブチャネル内
で指定されるゾーン内のアドレスの何れであるかを指定
する。
【0024】本発明によれば、ゲスト記憶空間を変更す
ることなく、CCWアドレスを変換するというコンピュ
ータ・システムの能力が拡張される。従って、一のプロ
グラムは、単一のチャネル・プログラム内のゲスト及び
サーバ/ホストからデータをアクセスできる。このプロ
グラムは、サーバ/ホストに対し、データをその区分内
のどこかに配置するように依頼できる。区分サイズが拡
張可能であるために、このプログラムは、他の活動が処
理されている間に、その区分を変更し且つデータを拡張
された区分に移動させることにより、メモリの要請に動
的に応答することが可能となる。このようにして、サー
バ/ホストのCCWをサーバ/ホスト・ゾーン内に配置
するとともに、データをゲスト・ゾーン内に配置するこ
とができる。ゲスト・ゾーンは、サブチャネル内で指定
される。本発明は、コンピュータ・システムが、サーバ
/ホスト内に配置されるサーバ/ホストのデータ・ワー
ドを(IDAWを介して)、ゲスト・ゾーン内に配置さ
れるデータとともに使用することを可能とする。ゲスト
・ゾーンは、サブチャネル内で指定される。このゲスト
は、サーバ/ホストとして機能する一のデータ・サーバ
の一のクライアントであるか、又はシステムを管理する
ホスト・オペレーティング・システムを有するメインフ
レームの区分内にある一のゲストとすることができる。
【0025】
【実施例】図面を参照して詳細な説明を行う前に、再配
置が必要となる場合において、ハードウェアに対処方法
をどのように通知するか、という点について説明する。
前述のように、これらの環境内で動作する幾つかのオペ
レーティング・システムに関する問題は、これがCCW
内の仮想データ・アドレスを使用することである。この
型のデータ・アドレスを支援するために、ハイパバイザ
(LPAR)は、一のSSCH命令を発行する前に、C
CWアドレスの変換を実行しなければならない。この変
換は、各CCWをハイパバイザの記憶空間(ゾーン0)
にコピーし、次にそれぞれの仮想データ・アドレスをゲ
ストの絶対アドレスに変換することにより実行される。
従来技術では、ゲストの絶対アドレスをホストの絶対ア
ドレスに変換し、次にSSCH命令を発行して入出力動
作を開始させていた。動的記憶再構成の拡張機能は、一
の区分をホストの1つの絶対アドレス・ロケーションか
ら別のロケーションに動的に移動させることを可能とす
る。この機能は、前述の入出力動作を区分の移動に関連
して直列化し、一の移動の完了後に再変換を行うか、又
はデータが配置されているゾーンに基づくデータ・アド
レスをハードウェアが使用することを必要とする。本発
明は、これらの2つの方法の内の後者を達成する手段を
提供する。また、この方法は、2ギガバイトのライン以
上(>31ビット・アドレッシング)に配置される区分
のための入出力動作を支援する方法を提供する。
【0026】図1には、本発明の目的を達成するのに適
した環境が示されている。図1において、サーバ/ホス
ト11は、並列処理コンピュータ・システム又はCEC
であって、LPARなどのハイパバイザにより管理され
るオペレーティング・システムを使用する。こうしたコ
ンピュータ・システムは、数個又は多数の機能ユニット
及びこれらの機能ユニットによりアクセスされる主記憶
を有する。こうしたシステムの1つは、ES/9000
シリーズのメインフレームであるが、このコンピュータ
・システムは、多数の異なる製造メーカからの1例に過
ぎない。サーバ/ホスト11は、複数のクライアント用
のデータ・サーバとして機能する別のコンピュータ・シ
ステムとすることもできる。図1には、複数のクライア
ント用のサーバ/ホストとして機能するコンピュータ・
システムが示されている。これらのクライアントは、図
示の実施例では、LANネットワークの一部である。L
ANサーバ12は、複数のクライアント13をサーバ/
ホスト11に結合する。サーバ・ホストは、空冷マシン
11であっても、水冷サーバ・ホスト14であっても良
い。
【0027】図2には、ES/9000で使用された従
来のCCW再配置機構が示されている。即ち、図2の主
記憶には、この従来例のホストによるCCW処理が示さ
れている。そのオペレーティング・システムは、ハイパ
バイザLPARの下で、一の仮想アドレスをCCW内の
データ・アドレスとして使用可能である。従って、LP
ARは、SSCH命令を発行する前に、CCWアドレス
の変換を実行しなければならない。このシステムのCC
W再配置機構では、変換されたCCW、IDAW及び入
出力データ領域アドレスが、常に同一のゾーン(即ち、
ホスト・ゾーンに相当するゾーン0)内に配置されるよ
うになっている。特定のサブチャネル・ゾーン番号が0
にセットされ、データ・アドレスがゾーン0内に配置さ
れる。
【0028】図3には、本発明の複数ゲストを有するホ
スト環境が簡単に示されている。本発明のCCW再配置
機構は、変換されたデータ・アドレスが、ホスト・ゾー
ン内に存在するか(Aビットが1にセットされている場
合)、又はサブチャネル内で指定されるゲスト・ゾーン
内に存在することを許容する(Aビットが0にセットさ
れている場合)。かかる相互混合機能は、ハイパバイザ
が、単一のチャネル・プログラム内にゲスト記憶空間の
参照及びホスト記憶空間の参照の両方を含むことを許容
する。このことは、自己修飾チャネル・プログラムを支
援するために必要である。
【0029】本発明は、ゾーン再配置機構を有するCE
C内で実現される。このゾーン再配置機構は、前掲の米
国特許出願第014977号の開示内容に従って提供さ
れることが好ましい。チャネル・プログラムは、ゲスト
記憶空間をゲスト記憶空間内の一の相対アドレスとして
参照するので、その参照は、当該ゲスト記憶空間の絶対
ロケーションには依存しない。他のマシンは、ゲスト記
憶空間の絶対ロケーションに対する依存性を有していな
かったが、ゾーン再配置機構は、これを包含する。ゲス
ト記憶空間の絶対ロケーションに対する依存性を除去す
ることにより、チャネル・プログラムが実行されている
間に、ゲスト記憶空間を移動させることが可能となる。
この機構によれば、新しいゲスト・ロケーションにマッ
プするために、チャネル・プログラムを停止させたり、
その再変換を行う必要はない。
【0030】図4には、一のデータ・サーバ区分が複数
のクライアント区分とともに示されている。図示のよう
に、データ・サーバは、その固有の論理区分内で機能
し、その幾つかのクライアントは、他の論理区分内に存
在する。サーバ区分は、システム・コンソール上のユー
ザ・インタフェースを介して、CCW再配置機構を使用
する権限を与えられる。こうすることにより、サーバ
は、クライアント区分との間でデータを移動させるよう
なチャネル・プログラムを構築することができる。
【0031】図3に関連して既に説明したように、CC
W内のAビットは、CCW内のデータ・アドレスの再配
置を行うために、チャネル・サブシステムが、SSCH
命令の発行元のゾーンを使用するか(A=1)、又はサ
ブチャネル内で指定されるゾーンを使用するか(A=
0)を指示する。
【0032】図5及び図6には、LPARの仮想アドレ
ス再配置プロセスの流れ図が示されている。
【0033】ORB(21)は、SSCH命令のオペラ
ンドであり、その内部にある「J」ビットは、CCW再
配置の基礎となるゾーン番号のソースを指定する。も
し、この「J」ビットが1であれば、CCW再配置は、
サブチャネル内で指定されるゾーンの起点に基づき実行
される。他方、「J」ビットが0であれば、CCW再配
置は、SSCH命令の発行元のゾーンの起点に基づき実
行される。LPARに対応する実施例では、「J」ビッ
トが0である場合、CCWアドレスは、ホストの絶対ア
ドレスである。
【0034】もし、「J」ビットが0で、CCW又はI
DAW内の「A」ビットが1であれば、発行元に対し、
プログラム・チェックが与えられる。さもなければ、サ
ブチャネル内で指定されるゾーンに基づき、全てのデー
タ・アドレスが再配置されることになる。
【0035】もし、「J」ビットが1で、CCW又はI
DAW内(CCW内のIビットが1である場合)の
「A」ビットが1であれば、SSCH命令の発行元のゾ
ーン番号に基づき再配置が行われ、「A」ビットが0で
あれば、サブチャネル内で指定されるゾーン番号に基づ
き再配置が行われる。
【0036】図7には、単一のIDAWリストにおい
て、クライアント/ゲストの記憶空間参照及びサーバ/
ホストの記憶空間参照の相互混合を使用するような、C
CW再配置状況が示されている。IDAWリストは、
「A」ビットを使用することにより、サーバ/ホストの
記憶空間又はクライアント/ゲストの記憶空間の何れか
を指定できる。従って、本発明は、単一のIDAWリス
トにおいてこれらの参照の相互混合を許容する。
【0037】代替実施例: 前述の実施例は、同様の目的を達成するための別のアプ
ローチにも適応可能である。例えば、図1に示されるハ
ードウェアを別途使用することにより、2つの「チャネ
ル内転送(TIC)」コマンドが使用される。このCC
Wは、次のCCWがホストの絶対アドレスを保持するこ
とを指示する特殊なチャネル内転送を有し、特殊なTI
Cを有する別のCCWは、次のCCWがゲストの絶対ア
ドレスを保持することを指示する。更に、第3のCCW
が、チャネル内転送を使用し、アドレスがメモリ内の絶
対アドレスであることを指示するコードを上位4ビット
に配置することも可能である。後者の実施例は、OPコ
ードを保持するために長さフィールドの左側バイトを使
用する。
【0038】好ましい実施例及び代替的な実施例につい
て詳述したように、本発明は、ハイパバイザ空間内に存
在するチャネル・プログラムを生成するために、PR/
SMハイパバイザにより使用されるような一般的な機構
を提供する。これらは、ハイパバイザによりホストの絶
対アドレスに変換することなしに、ゲスト/クライアン
トが指定したアドレスを直接的に使用することができ
る。ゲストのデータ空間アドレスをチェックするとい
う、PR/SMハイパバイザの従来の要件が除去される
ので、それに関連するコードを除去して、性能を向上さ
せることができる。従って、本発明は、ゲスト記憶空間
を移動可能にする処の、改良された動的記憶再配置を提
供することができる。
【0039】
【発明の効果】以上説明したように、本発明によれば、
並列、超並列マシン及びデータ・サーバ・ネットワーク
の環境において、クライアント/ゲスト及び1つ以上の
サーバ/ホスト又は別のクライアント・ゲストが入出力
命令を活動的に実行する間に、1つ以上のクライアント
又はゲスト用の区分の記憶空間の再配置を可能とする、
再配置機構が提供される。
【図面の簡単な説明】
【図1】複数のクライアントに対するデータ・サーバと
して機能し、LPAR下で制御されるPR/SM機能を
有するメインフレームとしても機能するサーバ/ホスト
の一部として、CCW再配置機構を有するコンピュータ
・システムを示す図である。
【図2】従来技術のホストによるCCW処理を表す図で
ある。
【図3】複数ゲストを有する環境において、ホストがC
CW再配置機構を使用する態様を示す図である。
【図4】データをそのクライアントに提供するために、
サーバがCCW再配置機構を使用する態様を示す図であ
る。
【図5】本発明の流れ図である。
【図6】CCW及びIDAWの両者を支援するために適
用される場合の、本発明の流れ図である。
【図7】単一のIDAWリストにおいて、クライアント
/ゲストの記憶参照及びサーバ/ホストの記憶参照を混
合して使用する態様を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン・ガードナー・グラッセン アメリカ合衆国12589、ニューヨーク州 ウォールキル、シャーウッド・ドライブ 6 (72)発明者 ムーン・ジュ・キム アメリカ合衆国12590、ニューヨーク州 ワッピンガーズ・フォールズ、シャーウ ッド・ハイツ 26 (72)発明者 アレン・ハーマン・プレストン アメリカ合衆国12601、ニューヨーク州 ポキプシ、イースト・シーダー・ストリ ート 97 (56)参考文献 特開 平3−50651(JP,A) 特開 平4−217040(JP,A)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の区分ゾーンに分割可能な主記憶を有
    し、当該複数の区分ゾーンが一のホスト・ゾーン及び複
    数のクライアント・ゾーンを含み、前記ホスト・ゾーン
    及び1つ以上の前記複数のクライアント・ゾーン内のデ
    ータ・アドレスが変換されるようになっているデジタル
    処理ユニット(CEC)を備え、 前記デジタル処理ユニットが、一のチャネル・サブシス
    テムと、前記複数のクライアント・ゾーンのそれぞれに
    おける相対アドレスで前記ホスト・ゾーン及び前記複数
    のクライアント・ゾーンをアドレスするための一のチャ
    ネル・サブシステム・プログラムとを含んでおり、 前記クライアント・ゾーンにおけるクライアントの1つ
    以上のアプリケーション用の記憶空間を動的に再配置す
    るための再配置機構を備え、 前記再配置機構が、一のチャネル・コマンド・ワード
    (CCW)アドレスを再配置するための一のゾーンを指
    定する一のサブチャネル開始(SSCH)命令と前記
    SSCH命令を解読して、前記SSCH命令が一方の状
    態にある場合は、前記SSCH命令の発行元プログラム
    のゾーンの起点に基づいて前記CCWアドレスを再配置
    し、前記SSCH命令が他方の状態にある場合は、前記
    SSCH命令内で指定されるゾーンの起点に基づいて前
    記CCWアドレスを再配置するための手段とを含んでい
    る、 ンピュータ・システム。
  2. 【請求項2】前記SSCH命令が、前記主記憶内の任意
    絶対記憶アドレスを指定可能である、請求項記載の
    コンピュータ・システム。
  3. 【請求項3】前記デジタル処理ユニットが、同一物理
    システム内の異なる論理ホスト・ゾーン内に存在する
    数のクライアント・ゾーンを支援し、前記チャネル・サ
    ブシステムが入出力動作を開始する場合に、データを
    クライアント・ゾーン内に直接的に読み出させるため
    の手段を有する、請求項記載のコンピュータ・システ
    ム。
  4. 【請求項4】一のサブシステム命令を使用して、前記
    CWアドレスのロケーションを制御するための動作要求
    ブロック内の再配置標識ビットを定義することにより、
    前記SSCH命令の前記一方の状態又は前記他方の状態
    を選択的に設定するようにした、請求項記載のコンピ
    ュータ・システム。
  5. 【請求項5】一のサブシステム命令を使用して、一のC
    CW内のデータ・アドレスのロケーションを制御するた
    めの当該CCW内のアドレス標識ビットを定義すること
    により、前記再配置機構が、前記データ・アドレスを前
    記SSCH命令の発行元プログラムのゾーン内又は前記
    SSCH命令内で指定されるゾーン内に選択的に配置す
    ることができるようにした、請求項1記載のコンピュー
    タ・システム。
JP6080403A 1993-06-01 1994-04-19 コンピュータ・システム Expired - Fee Related JP2737823B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/071,160 US5584042A (en) 1993-06-01 1993-06-01 Dynamic I/O data address relocation facility
US071160 1993-06-01

Publications (2)

Publication Number Publication Date
JPH06348601A JPH06348601A (ja) 1994-12-22
JP2737823B2 true JP2737823B2 (ja) 1998-04-08

Family

ID=22099649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6080403A Expired - Fee Related JP2737823B2 (ja) 1993-06-01 1994-04-19 コンピュータ・システム

Country Status (2)

Country Link
US (1) US5584042A (ja)
JP (1) JP2737823B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5765198A (en) * 1996-02-01 1998-06-09 Cray Research, Inc. Transparent relocation of real memory addresses in the main memory of a data processor
JPH09319645A (ja) * 1996-05-24 1997-12-12 Nec Corp 不揮発性半導体記憶装置
US6567853B2 (en) 1997-12-08 2003-05-20 International Business Machines Corporation Scalable I/O system for the efficient transfer of storage device data by a non-server reconnection
US6820164B2 (en) * 2001-04-17 2004-11-16 International Business Machines Corporation Peripheral component interconnect bus detection in logically partitioned computer system involving authorizing guest operating system to conduct configuration input-output operation with functions of pci devices
US20030110205A1 (en) * 2001-12-07 2003-06-12 Leith Johnson Virtualized resources in a partitionable server
JP4183443B2 (ja) * 2002-05-27 2008-11-19 株式会社日立製作所 データ再配置方法及び装置
US7010596B2 (en) * 2002-06-28 2006-03-07 International Business Machines Corporation System and method for the allocation of grid computing to network workstations
US7530067B2 (en) * 2003-05-12 2009-05-05 International Business Machines Corporation Filtering processor requests based on identifiers
US20050182796A1 (en) * 2004-02-12 2005-08-18 International Business Machines Corporation Method and system for protecting data associated with a replaced image file during a re-provisioning event
US20080043563A1 (en) * 2006-08-15 2008-02-21 International Business Machines Corporation Flexibly controlling the transfer of data between input/output devices and memory
US8380907B2 (en) * 2008-02-26 2013-02-19 International Business Machines Corporation Method, system and computer program product for providing filtering of GUEST2 quiesce requests
US8527715B2 (en) * 2008-02-26 2013-09-03 International Business Machines Corporation Providing a shared memory translation facility
US8458438B2 (en) * 2008-02-26 2013-06-04 International Business Machines Corporation System, method and computer program product for providing quiesce filtering for shared memory
US9116788B2 (en) 2011-06-10 2015-08-25 International Business Machines Corporation Using extended asynchronous data mover indirect data address words
US9021180B2 (en) 2011-06-10 2015-04-28 International Business Machines Corporation Clearing blocks of storage class memory
US9323668B2 (en) 2011-06-10 2016-04-26 International Business Machines Corporation Deconfigure storage class memory command
US9021226B2 (en) 2011-06-10 2015-04-28 International Business Machines Corporation Moving blocks of data between main memory and storage class memory
US9058275B2 (en) 2011-06-10 2015-06-16 International Business Machines Corporation Data returned responsive to executing a start subchannel instruction
US9116789B2 (en) 2011-06-10 2015-08-25 International Business Machines Corporation Chaining move specification blocks
US9116634B2 (en) 2011-06-10 2015-08-25 International Business Machines Corporation Configure storage class memory command
US9021179B2 (en) 2011-06-10 2015-04-28 International Business Machines Corporation Store storage class memory information command
US9058243B2 (en) * 2011-06-10 2015-06-16 International Business Machines Corporation Releasing blocks of storage class memory
US9495107B2 (en) 2014-11-19 2016-11-15 International Business Machines Corporation Dynamic relocation of storage

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128875A (en) * 1976-12-16 1978-12-05 Sperry Rand Corporation Optional virtual memory system
US4467411A (en) * 1981-03-06 1984-08-21 International Business Machines Corporation Scheduling device operations in a buffered peripheral subsystem
US4456954A (en) * 1981-06-15 1984-06-26 International Business Machines Corporation Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations
US4476524A (en) * 1981-07-02 1984-10-09 International Business Machines Corporation Page storage control methods and means
US4779188A (en) * 1983-12-14 1988-10-18 International Business Machines Corporation Selective guest system purge control
US4792895A (en) * 1984-07-30 1988-12-20 International Business Machines Corp. Instruction processing in higher level virtual machines by a real machine
US4695950A (en) * 1984-09-17 1987-09-22 International Business Machines Corporation Fast two-level dynamic address translation method and means
US4754394A (en) * 1984-10-24 1988-06-28 International Business Machines Corporation Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage
US4674038A (en) * 1984-12-28 1987-06-16 International Business Machines Corporation Recovery of guest virtual machines after failure of a host real machine
JPS62159239A (ja) * 1985-12-30 1987-07-15 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 仮想マシンの編集システム
US4742450A (en) * 1986-01-16 1988-05-03 International Business Machines Corporation Method to share copy on write segment for mapped files
US4785392A (en) * 1986-10-14 1988-11-15 Amdahl Corporation Addressing multiple storage spaces
US4843541A (en) * 1987-07-29 1989-06-27 International Business Machines Corporation Logical resource partitioning of a data processing system
US4945480A (en) * 1988-02-10 1990-07-31 International Business Machines Corporation Data domain switching on program address space switching and return
US5117350A (en) * 1988-12-15 1992-05-26 Flashpoint Computer Corporation Memory address mechanism in a distributed memory architecture

Also Published As

Publication number Publication date
US5584042A (en) 1996-12-10
JPH06348601A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
JP2737823B2 (ja) コンピュータ・システム
JP5039029B2 (ja) 動的論理パーティショニングによるコンピューティング環境におけるコンピュータ・メモリの管理
US8495254B2 (en) Computer system having virtual storage apparatuses accessible by virtual machines
JP3629406B2 (ja) メモリ・アクセス割込みを介してプロセッサをリセットする方法
US5704055A (en) Dynamic Reconfiguration of main storage and expanded storage by means of a service call logical processor
US6453392B1 (en) Method of and apparatus for sharing dedicated devices between virtual machine guests
CA2753229C (en) Virtual non-uniform memory architecture for virtual machines
JP2868141B2 (ja) ディスクアレイ装置
US7356677B1 (en) Computer system capable of fast switching between multiple operating systems and applications
US20120185852A1 (en) Storage area network access for virtual machines
US5652853A (en) Multi-zone relocation facility computer memory system
US8135899B1 (en) Expansion of virtualized physical memory of virtual machine
US6202095B1 (en) Defining characteristics between processing systems
JPH04348434A (ja) 仮想計算機システム
TW200406673A (en) Procedure for dynamic reconfiguration of resources of logical partitions
JP2007510198A (ja) ホストシステムのパーティション内に実装されているハイパーバイザを使用したコンピュータシステムの準仮想化
KR101401523B1 (ko) 복수의 가상 머신들 간 조립 공유 gpu 스케줄링 방법 및 장치
JP2010147929A (ja) アドレス割当方法、コンピュータ、及びプログラム
JPH07262093A (ja) 記憶装置の領域再構成制御方式
JP3186244B2 (ja) 仮想計算機システム
KR101765723B1 (ko) 과립형 gpu 자원 스케줄러와 gpu 인지형 스케줄러 간의 상호작용 장치 및 방법
JPH06110715A (ja) 仮想計算機システムにおける計算機資源の動的割付け方法
JPH1063525A (ja) 情報処理装置、情報処理システム及びその制御方法
JPH06110717A (ja) 複合計算機システム
JPS6336012B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees